DE102005030466A1

DE102005030466A1 - Halbleiterwafer mit Verdrahtungsstruktur und Halbleiterbauelement sowie Verfahren zur Herstellung derselben

Info

Publication number: DE102005030466A1
Application number: DE102005030466A
Authority: DE
Inventors: Hans-Joachim Dr. Schulze; Helmut Dr. Strack
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-06-28
Filing date: 2005-06-28
Publication date: 2007-01-04
Anticipated expiration: 2025-06-29
Also published as: US20070023881A1; DE102005030466B4; US7344936B2

Abstract

Die Erfindung betrifft einen Halbleiterwafer mit Verdrahtungsstruktur und ein Halbleiterbauteil (13) sowie Verfahren zur Herstellung derselben. Dazu ist der Halbleiterwafer mit einer Verdrahtungsstruktur und in Zeilen und Spalten angeordneten Halbleiterchippositionen versehen. Der Halbleiterwafer weist mindestens eine Beschichtung (6) als selbsttragende, formstabile Trägerschicht (4) und/oder als Verdrahtungsstruktur aus leitfähigem, hochtemperaturfestem Material auf. Das Beschichtungsmaterial (6) der Trägerschicht (4) bzw. der Verdrahtungsstruktur weist ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff auf.

Description

Die Erfindung betrifft einen Halbleiterwafer mit Verdrahtungsstruktur und ein Halbleiterbauelement mit Halbleiterchip sowie Verfahren zur Herstellung derselben. Insbesondere betrifft die Erfindung gedünnte Halbleiterwafer bzw. gedünnte Halbleiterchips, wie sie in der Patentanmeldung DE 10 2004 054 147 beschrieben werden. Derartige gedünnte Halbleiterwafer bzw. gedünnte Halbleiterchips werden für Leistungsdioden, Feldeffekt-Leistungstransistoren und andere Halbleiterbauteile eingesetzt, um beispielsweise den Durchgangswiderstand herabzusetzen. Außerdem werden derartige gedünnte Halbleiterwafer bzw. gedünnte Halbleiterchips für Halbleitermodule eingesetzt, um die Halbleiterbauelementhöhe drastisch zu reduzieren.

Sowohl bei der Fertigung als auch beim Handling haben diese gedünnten Halbleiterwafer bzw. gedünnten Halbleiterchips erhebliche Nachteile, da sie mechanisch gefährdet sind und dennoch mit Verdrahtungsstrukturen auf ihren Oberseiten und Kontaktschichten auf ihren Rückseiten versehen werden müssen. Wie in der Patentanmeldung DE 10 2004 054 147 beschrieben, werden für die Fertigung und das Handling die Halbleiterwafer bzw. Halbleiterchips auf Zwischenträger fixiert, um die auftretenden Belastungen bei Handling und Fertigung abzufangen.

Ein Nachteil des Fixierens auf einem Zwischenträger ist der zusätzliche Fertigungsaufwand beim Anbringen und Entfernen des Zwischenträgers, womit nicht nur die Kontamination des hochreinen Halbleitermaterials mit Verunreinigungen durch das Material des Zwischenträgers verbunden sein kann, sondern auch eine erhöhte Bruchgefahr für den gedünnten Halbleiterwafer bzw. den gedünnten Halbleiterchip verbunden ist.

Darüber hinaus ist bei Halbleiterwafern und Halbleiterchips insbesondere für Leistungsanwendungen ein Nachteil, dass eine metallische Verdrahtungsstruktur auf dem Halbleiterwafer bzw. den Halbleiterchips erforderlich ist, um die oberflächennahe integrierte Schaltung mit Außenkontakten des Halbleiterbauelementes zu verbinden. Derartige Verdrahtungsstrukturen werden mit Metallen realisiert, die den thermischen Einsatzbereich der Halbleiterelemente herabsetzen, da sie zur Migration und zur Reaktion mit dem Halbleitermaterial neigen, so dass die theoretische Grenze der thermischen Belastbarkeit eines Halbleitermaterials, wie Silizium, nicht erreicht wird. Außerdem werden thermische Prozessschritte nach einer Metallisierung auf niedrige Temperaturen eingeschränkt.

Schließlich werden nach einer Metallisierung die Halbleiterwafer bzw. die Halbleiterchips auf ihren Oberflächen mit einer bei niedrigen Temperaturen aus der Gasphase abgeschiedenen Passivierungsschicht oder Schutzschicht versehen. Aufgrund der begrenzten thermischen Belastbarkeit der metallischen Verdrahtungsschichten eines Halbleiterwafers bzw. eines Halbleiterchips sind derartige, bei niedrigen Temperaturen abgeschiedene Passivierungsschichten nicht hochdicht und somit thermisch nicht ausreichend stabil, so dass bei Halbleiterwafern bzw. Halbleiterchips mit derartigen Passivierungsschichten die Zuverlässigkeit der Halbleiterbauteile herabgesetzt ist.

Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und einen Halbleiterwafer bzw. einen Halbleiterchip zu schaffen, der eine verbesserte thermische Stabilität aufweist und dessen thermische und/oder mechanische Belastbarkeit verbessert ist.

Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß wird ein Halbleiterwafer mit Verdrahtungsstrukturen von in Zeilen und Spalten angeordneten Halbleiterchippositionen geschaffen, wobei der Halbleiterwafer mindestens eine Beschichtung als selbsttragende, formstabile Trägerschicht und/oder als Verdrahtungsstruktur aus leitfähigem und temperaturfestem Material aufweist. Das Beschichtungsmaterial der Trägerschicht bzw. der Verdrahtungsstruktur weist ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff auf.

Ein derartiger Halbleiterwafer, der eine selbsttragende, formstabile Trägerschicht aus einem ternären Karbid und/oder einem ternären Nitrid und/oder aus Kohlenstoff aufweist, hat den Vorteil, dass der Halbleiterwafer selbst auf wenige Mikrometer Dicke gedünnt sein kann, da die selbsttragende, formstabile Trägerschicht die mechanische Festigkeit des Halbleiterwafers bei der Durchführung der unterschiedlichen Fertigungsschritte gewährleistet. Darüber hinaus sind diese Trägerschichtmaterialien derart temperaturfest, dass ohne Beeinträchtigung der Reinheit des gedünnten Halbleitermaterials Hochtemperaturprozesse, wie Störstellendiffusions- und -dotierungsprozesse auf der Oberseite des gedünnten Halbleiterwafers mit erfindungsgemäßer Trägerschicht durchgeführt werden können.

Ein zweiter Vorteil der Trägerschicht liegt in ihrer hohen elektrischen Leitfähigkeit, die besonders bei ternären Karbiden und ternären Nitriden sowie bei Kohlenstoff möglich ist, so dass zunächst auf eine metallische Rückseitenkontaktierung der gedünnten Halbleiterwafer verzichtet werden kann. Wenn überhaupt, dann wird eine derartige Metallisierung lediglich auf einer von der Halbleiterscheibe abgewandten Rückseite der Trägerschicht durchgeführt.

Grundsätzlich sind diese hochtemperaturfesten und leitfähigen Materialien aus ternärem Karbid und/oder aus ternärem Nitrid und/oder aus Kohlenstoff geeignet, als Verdrahtungsstrukturen der in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen eines Halbleiterwafers zu dienen. In diesem Fall kommt es nicht darauf an, dass der Halbleiterwafer gedünnt ist.

Derartige Verdrahtungsstrukturen sind auch für selbsttragende Halbleiterwafer, welche Halbleiterbauteilpositionen für Leistungsbauteile aufweisen, von Vorteil, da einerseits für die Verdrahtungsstruktur die hohe Leitfähigkeit von ternären Karbiden und/oder ternären Nitriden und/oder Kohlenstoff genutzt werden kann und andererseits aufgrund der Hochtemperaturfestigkeit dieser Materialien eine hochtemperaturfeste Verdrahtungsstruktur auf der Oberseite eines Halbleiterwafers, sei es ein selbsttragender oder sei es ein gedünnter Halbleiterwafer mit Trägerschicht, vorteilhaft aufweisen kann. Ein gedünnter Halbleiterwafer kann vorzugsweise eine derart dicke oberseitige Verdrahtungsstruktur aufweisen, die ausreichend ist, um als Trägerstruktur für den gedünnten Halbleiterwafer zu dienen.

Eine derartig leitfähige und hochtemperaturfeste Verdrahtungsstruktur hat den Vorteil, dass sie mit Passivierungsschichten geschützt werden kann, die bei hoher Temperatur aus der Gasphase mit entsprechend verbesserter Dichte der Passivierungsschichten abgeschieden werden können. Eine derartige bei Hochtemperaturen aus der Gasphase abgeschiedene Passivierungsschicht hat somit den Vorteil, dass die Zuverlässigkeit des Halbleiterwafers bzw. des Halbleiterchips und damit des Halbleiterbauelementes gesteigert werden kann. Darüber hinaus kann auch die Temperaturbelastung eines derartigen Halbleiterbauteils vergrößert werden, zumal die leitfähigen hochtemperaturfesten Materialien der Verdrahtungsstruktur keine intermetallischen Phasen mit dem Material des Halbleiterwafers bilden, wie es bei metallischen Verdrahtungsstrukturen nachteilig auftreten kann. Außerdem sind Migrationen und chemische Reaktionen mit der Oberseite und auch mit der Rückseite des Halbleitermaterials weitgehend unterbunden, insbesondere treten auf der Rückseite keine "Spiking-Effekte" wie bei einer herkömmlichen Aluminium-Metallisierung auf, was die Zuverlässigkeit der Bauelemente erhöht.

Für die ternären Karbide und ternären Nitride kommen vorzugsweise Dreistoffsysteme zum Einsatz, die neben den Elementen Kohlenstoff und Stickstoff ein Element aus der Gruppe der Übergangsmetalle Sc, Ti, Cr, V, Zr, Nb, Mo, Hf und/oder Ta aufweisen. Als weiteres Element der Dreistoffsysteme auf Kohlenstoff- oder Stickstoffbasis kommen die halbleitenden Komponenten der Elemente der Gruppe Al, Si, P, S, Ga, Ge, As, Cd, In, Sn, Te und/oder Pb in Betracht. Aus diesen drei Gruppen sind hochleitende und hochtemperaturfeste Materialien des Typs 2-1-1 bekannt, deren Verbindungsmoleküle aus zwei Übergangsmetallatomen der obigen Gruppe, einem Halbleiterelement der obigen Gruppe und entweder aus Kohlenstoff oder Stickstoff bestehen. Allein vierzig Karbide der Zusammensetzung 2-1-1 sind bekannt, die für die erfindungsgemäße Anwendung in Frage kommen. Bei den Nitriden existieren 10 derartige feste und stabile ternäre Verbindungen des 2-1-1-Typs. Darüber hinaus werden vorzugsweise für die erfindungsgemäße Anwendung Karbide eingesetzt, die den 3-1-2-Typ aufweisen, wie Titan-Aluminiumkarbid (Ti₃AlC₂), Titangermaniumkarbid (Ti₃GeC₂) oder Titansiliziumkarbid (Ti₃SiT₂). Eine weitere ternäre Verbindung als ternäres Nitrid ist von Bedeutung und weist den Typ 4-1-3 auf mit Titanaluminiumnitrid (Ti₄AlN₃).

Der Kohlenstoff, der ebenfalls für das erfindungsgemäße Halbleiterbauelement eingesetzt werden kann, kann als amorpher Kohlenstoff oder als kristalliner Kohlenstoff in Form von Graphit vorliegen und kann auch Mischformen aufweisen.

In einer bevorzugten Ausführungsform der Erfindung weist das leitfähige und temperaturfeste Material, sei es für die selbsttragende formstabile Trägerschicht und/oder für die Verdrahtungsstruktur, eine die elektrische Leitfähigkeit erhöhende Donatorionenkonzentration und/oder Akzeptorionenkonzentration bei Betriebstemperatur auf. Mit zunehmender Temperatur wird die Ionisierung derartiger die elektrische Leitfähigkeit erhöhender Donatorionenkonzentrationen und/oder Akzeptorionenkonzentrationen größer, da das mit Donatoratomen oder Akzeptoratomen auf Substitutionsgitterplätzen geimpfte Material mit zunehmender Temperatur überzählige Elektronen der substitutionellen Donatoratome bzw. Akzeptoratome freigibt und sich ein zunehmender Ionisierungsgrad mit entsprechend frei beweglichen Elektronen oder Löchern im Gitter der ternären Verbindungskristalle einstellt.

In einer weiteren bevorzugten Ausführungsform des Halbleiterwafers ist auf der Trägerschicht eine hochtemperaturfeste versiegelnde Abdeckschicht angeordnet. Diese Abdeckschicht sorgt dafür, dass bei den vorgesehenen Hochtemperaturprozes sen, zur Einbringung dotierter Zonen z. B. zur Realisierung einer integrierten Schaltungsstruktur in die oberflächennahen Bereiche des Halbleiterwafers, die Atome der Trägerschicht nicht den hochreinen gedünnten Halbleiterwafer aus monokristallinem Halbleitermaterial verunreinigen oder dotieren. Eine derartige versiegelnde Abdeckschicht, die auch gleichzeitig hochtemperaturfest ist, kann beispielsweise aus abgeschiedenem Polysilizium bestehen.

Ferner ist es vorgesehen, dass auf der Verdrahtungsstruktur eine hochtemperaturfeste Passivierungsschicht angeordnet ist. Diese Passivierungsschicht kann vorzugsweise aus Siliziumnitrid bestehen und ist aufgrund der möglichen Hochtemperaturabscheidung dichter und zuverlässiger als Passivierungsschichten, die im Stand der Technik bei entsprechend niedrigen Temperaturen aus der Gasphase, vorzugsweise einer organometallischen Verbindung, abgeschieden werden. Durch die höhere Dichte des hochreinen abgeschiedenen Siliziumnitrids als Passivierungsschicht bei entsprechend hohen Temperaturen auf der erfindungsgemäßen Verdrahtungsstruktur aus einem ternären Karbid und/oder einem ternären Nitrid und/oder Kohlenstoff wird erreicht, dass beispielsweise Halbleiterchips auf Siliziumbasis im Betrieb mit der maximal zulässigen Betriebstemperatur für PN-Übergänge im Silizium betrieben werden können, ohne dass sich die Verdrahtungsstruktur auf der Oberseite des Siliziumchips verändert.

In einer weiteren bevorzugten Ausführungsform der Erfindung weist die Trägerschicht einen pyrolytisch auf der Rückseite des Halbleiterwafers abgeschiedenen Kohlenstoff und/oder ein pyrolytisch abgeschiedenes ternäres Karbid und/oder ein pyrolytisch abgeschiedenes ternäres Nitrid auf. Die pyrolytische Abscheidung derartiger Materialien hat den Vorteil der Bil dung einer selbsttragenden leitfähigen und hochtemperaturfesten Schicht auf der Rückseite des Halbleiterwafers.

Für eine leitfähige hochtemperaturfeste Verdrahtungsstruktur weist der Halbleiterwafer vorzugsweise einen pyrolytisch auf der Oberseite des Halbleiterwafers abgeschiedenen Kohlenstoff- und/oder ein pyrolytisch abgeschiedenes ternäres Karbid und/oder ein pyrolytisch abgeschiedenes ternäres Nitrid auf, das jedoch derart abgeschieden ist, dass es keine selbsttragende Trägerschicht bildet, sondern lediglich eine dünne Schicht von wenigen Mikrometern Dicke aus einem leitfähigen hochtemperaturfesten Material. Das besondere Merkmal der pyrolytisch abgeschiedenen Schicht liefert den Vorteil eines homogen verteilten Materials auf der Oberseite des Halbleiterwafers. Dieses gleichförmig und homogen abgeschiedene Material in Form einer Verdrahtungsschicht kann anschließend mittels selektiver Trockenätzung vorzugsweise durch ein sauerstoffhaltiges Plasma zu einer leitfähigen hochtemperaturfesten Verdrahtungsstruktur geformt sein.

In einer weiteren bevorzugten Ausführungsform der Erfindung weist der Halbleiterwafer mehrfach übereinander geschichtete leitfähige hochtemperaturfeste Verdrahtungsstrukturen auf seiner Oberseite auf, die ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweisen. Zwischen diesen leitfähigen hochtemperaturfesten Verdrahtungsstrukturen können die üblichen Isolationsschichten vorgesehen werden und als Abschluss kann die bereits oben erwähnte Passivierungsschicht folgen. Somit werden mit den Beschichtungen der vorliegenden Erfindung die bisher üblichen Metallebenen 1, 2 und 3 hochintegrierter Schaltungen durch die Verdrahtungsstrukturen aus ternärem Karbid und/oder aus ternärem Nitrid und/oder aus Kohlenstoff ersetzt. Wird eine dieser Beschichtungen, vorzugsweise die oberste leitfähige Powermetallisierung durch eine ausreichend dicke erfindungsgemäße Beschichtung in der Größenordnung der Dicke d_v mit 50 μm ≤ d_v ≤ 150 μm ersetzt, kann auch diese als selbsttragende strukturierte Trägerschicht dienen.

In den nachfolgenden Ausführungen wird nun auf die verschiedenen Varianten und Kombinationen von gedünnten Halbleiterwafern mit und ohne Trägerschicht bzw. mit und ohne Verdrahtungsstruktur eingegangen. Unter diesen Möglichkeiten ist besonders ein gedünnter Halbleiterwafer mit leitfähiger selbsttragender Trägerschicht hervorzuheben. Ein derartiger gedünnter Halbleiterwafer ist genauso stabil wie ein bisher üblicher dicker Halbleiterwafer von beispielsweise 350 μm bis 900 μm Dicke. Demgegenüber ist das Halbleitermaterial nun auf der leitfähigen selbsttragenden Trägerschicht von einer Dicke d_c mit 50 μm ≤ d ≤ 300 μm nur wenige 10 μm dick. Dennoch können eine Vielzahl von elektronischen Schaltungen durch Integration auf der Oberfläche des Halbleiterwafers realisiert werden und verbesserte Eigenschaften insbesondere in Bezug auf den Durchlasswiderstand einzelner Halbleiterelemente in den einzelnen Halbleiterpositionen erreicht werden.

Eine weitere bevorzugte Variante sieht vor, dass die leitfähige selbsttragende Trägerschicht einen gedünnten Halbleiterwafer mit mindestens einer auf der Oberseite des gedünnten Halbleiterwafers in den Halbleiterchippositionen angeordneten leitfähigen hochtemperaturfesten Verdrahtungsstruktur trägt. Diese Kombination aus beidem, nämlich einer Trägerschicht auf der Unterseite des gedünnten Halbleiterwafers und einer Verdrahtungsschicht auf der Oberseite des Halbleiterwafers jeweils aus einem ternären Karbid und/oder einem ternären Nitrid und/oder aus Kohlenstoff ermöglicht ein Halbleiterbau teil, das in der Dicke und in der Temperaturfestigkeit optimiert ist und das sich durch besonders hohe mechanische Stabilität, durch besonders hohe Temperaturfestigkeit und durch ausgezeichnete Leitfähigkeit sowohl der Verdrahtungsstruktur als auch der Trägerschicht auf der Rückseite auszeichnet.

Weiterhin ist eine Variante möglich, bei der ein selbsttragender Halbleiterwafer mindestens die leitfähige temperaturfeste Verdrahtungsstruktur auf seiner Oberseite in den Halbleiterchippositionen aufweist. In diesem Fall wird lediglich die oben bereits diskutierte pyrolytisch abgeschiedene Schicht aus einem ternären Nitrid und/oder einem ternären Karbid und/oder aus Kohlenstoff aufgebracht und anschließend mit Hilfe des bereits oben erwähnten Trockenätzschrittes strukturiert.

Eine weitere bevorzugte Ausführungsform der Erfindung umfasst mindestens ein Halbleiterbauelement, das mindestens einen Halbleiterchip aufweist, wobei der Halbleiterchip mindestens eine Beschichtung aus selbsttragender formstabiler Trägerschicht und/oder als Verdrahtungsstruktur aus leitfähigem und temperaturfestem Material aufweist. Das Beschichtungsmaterial der Trägerschicht bzw. der Verdrahtungsstruktur weist für dieses Halbleiterbauelement ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff auf.

Das Halbleiterbauelement hat den Vorteil, dass der Halbleiterchip einerseits durch eine selbsttragende, formstabile Trägerschicht aus einem ternären Karbid und/oder einem ternären Nitrid und/oder aus Kohlenstoff, derart gestützt werden kann, dass die Dicke des Halbleiterchips nur wenige 10 Mikrometer aufweisen kann und dennoch mechanisch derart stabil ist, dass der Halbleiterchip, beispielsweise das Aussägen aus einem Halbleiterwafer mit entsprechenden Halbleiterchippositionen übersteht. Auch die Weiterverarbeitung, wie das Aufbringen auf einen übergeordneten Substratträger und das Verdrahten seiner Oberseite, die entsprechende Kontaktflächen einer integrierten Schaltung aufweist, mit einer Verdrahtung auf einem übergeordneten Schaltungsträger, kann ohne Schäden erfolgen.

Die Belastungen, die beim Verpacken in eine Kunststoffgehäusemasse entstehen, können aufgrund der selbsttragenden formstabilen Trägerschicht voll und ganz aufgefangen werden, obgleich die Halbleiterchipdicke nur wenige 10 Mikrometer beträgt. Ein weiterer Vorteil liegt im thermischen Ausdehnungsverhalten des Trägerschichtmaterials, das aufgrund der ternären Karbide bzw. ternären Nitride oder aufgrund des Kohlenstoffs besser an das thermische Ausdehnungsverhalten von Silizium angepasst werden kann, als irgendwelche aus dem Stand der Technik bekannte Kunststoffträger oder Metallträger es ermöglichen.

Weiterhin ist es von Vorteil, dass es nicht nur möglich ist, einen Halbleiterchip mit einer selbsttragenden formstabilen Trägerschicht zu versehen die keine "Spiking-Effekte" aufweist, wie sie bei Verwendung von Aluminium-Metalisierungen auftreten, sondern den Halbleiterchip auch/oder mit einer hochtemperaturfesten und leitfähigen Verdrahtungsstruktur auszustatten. Die heute üblichen metallischen Verdrahtungsstrukturen, sowie Verdrahtungsstrukturen aus Polysilizium zeigen Elektromigrationsfehler bei hohen Strombelastungen und/oder chemische Reaktionen mit den umgebenden Materialien, insbesondere mit dem hochreinen Siliziumhalbleitermaterial des Halbleiterchips. Durch die erfindungsgemäßen ternären Nitride, ternären Karbide oder durch Kohlenstoff können Ver drahtungsstrukturen geschaffen werden, die einerseits hochtemperaturtauglich sind, so dass die maximale Temperatur des Siliziummaterials ausgeschöpft werden kann, und andererseits eine Leitfähigkeit besitzen, welche die Ausbildung als Verdrahtungsstruktur ermöglichen.

Dazu kann das Beschichtungsmaterial eine die elektrische Leitfähigkeit erhöhende Donatorionenkonzentration und/oder Akzeptorionenkonzentration bei Raumtemperatur aufweisen.

Die Verdrahtungsstruktur und/oder die Trägerschicht können das leitfähige und hochtemperaturfeste Material als pyrolytisch abgeschiedene Substanzen aufweisen. Auch können die Verdrahtungsstrukturen auf dem Halbleiterchip mehrfach übereinander geschichtete leitfähige hochtemperaturfeste Verdrahtungsstrukturen aufweisen. Zwischen den Schichten der unterschiedlichen Verdrahtungsstrukturen können die bisher bekannten und/oder höher verdichtete Isolationsschichten angeordnet sein. Geschützt wird die erfindungsgemäße Verdrahtungsstruktur auf einem derartigen Halbleiterchip durch eine, bei hohen Temperaturen aus der Gasphase abgeschiedene Passivierungsschicht, die aufgrund der Hochtemperaturabscheidung eine höhere Dichte aufweist als die bisher in der Technik möglichen und angewandten Niedertemperaturabscheidungen aus organometallischen Verbindungen in der Gasphase.

Die Trägerschicht eines derartigen Halbleiterchips in einem erfindungsgemäßen Halbleiterbauelement kann zusätzlich eine versiegelnde Abdeckschicht aus einer hochschmelzenden und/oder hochleitfähigen Schicht aufweisen. Eine derartige versiegelnde Abdeckschicht hat den Vorteil, dass sie gleichzeitig als Außenkontaktfläche für die Rückseite des Halbleiterchips dienen kann. Andererseits ist es auch möglich, eine versiegelnde Abdeckschicht nur zwischenzeitlich aufzubringen, um sicherzustellen, dass bei entsprechender Hochtemperaturbearbeitung des Halbleiterchips bzw. des Halbleiterwafers, aus dem der Halbleiterchip gefertigt ist, die Rückseite der Trägerschicht schützt, so dass das Trägermaterial nicht das hochreine Halbleitermaterial kontaminiert. Andererseits kann diese versiegelnde Abdeckschicht, wenn sie aus einem isolierenden Material besteht, wie einem amorphen Siliziumdioxid, auch nach dem Hochtemperaturschritt entfernt werden und nicht mehr vorhanden sein und anstelle dessen eine Metallisierung der Rückseite des Halbleiterchips vorgesehen werden.

Die unterschiedlichen molekularen Verbindungen der ternären Nitride und ternären Karbide, die der Halbleiterchip des Halbleiterbauteils aufweist, zeigen die gleiche Variationsbreite, wie für den oben beschriebenen Halbleiterwafer, zumal davon auszugehen ist, dass sowohl die Verdrahtungsstruktur als auch die Trägerschicht nicht erst auf einem Halbleiterchip ausgebildet werden, sondern bereits mit den Halbleiterbauteilpositionen eines entsprechend präparierten Halbleiterwafers für den Zusammenbau von Halbleiterbauelementen zur Verfügung stehen. Derartige Halbleiterbauelemente sind vorzugsweise Leistungshalbleiterbauelemente aus der Gruppe MOS-FET, IGBT, JFET, PIN-Diode oder Schottky-Diode mit einer Driftstrecke, die Ladungskompensationsbereiche aufweist.

In den nachfolgenden Verfahren werden vier Verfahrenvarianten erörtert und dazu Halbleiterwafer auf drei unterschiedliche Weisen präpariert, wobei es in einem ersten Verfahrensbeispiel darum geht, einen Halbleiterwafer auf der Rückseite mit einer Trägerschicht zu versehen, die Oberseite dünn zu schleifen und dann in entsprechenden Hochtemperaturschritten die Oberseite zu strukturieren, sei es durch epitaktische Schritte und/oder durch Diffusions- und Implantationsschritte.

In einem zweiten Verfahrensbeispiel wird auf das Dünnschleifen verzichtet, dafür wird aber eine Verdrahtungsstruktur auf einem selbsttragenden Halbleiterwafer aufgebracht, welche die erfindungsgemäßen ternären Karbide, ternären Nitride oder Kohlenstoff als Material der Verdrahtungsstruktur aufweist.

In einem dritten Verfahrensbeispiel wird nach herkömmlichem Muster ein Zwischenträger eingesetzt, der noch vor dem Ende des Verfahrens wieder entfernt wird, um einen dünngeschliffenen Halbleiterwafer mit entsprechender selbsttragender Trägerschicht herzustellen.

Mit einem vierten Verfahrensbeispiel wird die Reihenfolge der Verfahrensschritte dargestellt, die erforderlich sind, um zunächst ein Dünnschleifen mit Unterstützung einer Trägerschicht zu realisieren, und um anschließend auf der Oberseite nicht nur eine integrierte Schaltung im oberflächennahen Bereich des Halbleiterchips einzubringen, sondern auch diese integrierte Schaltung durch eine leitfähige, hochtemperaturfeste Verdrahtungsstruktur zu verdrahten.

Um Wiederholungen zu vermeiden, werden die vier Verfahrensvarianten zur Herstellung eines Halbleiterwafers im Detail beschrieben, und bei der Herstellung der Halbleiterchips aus den Halbleiterchippositionen der entstandenen Halbleiterwafer werden die üblichen technischen Verfahren des Trennens der Halbleiterchips aus dem Halbleiterwafer, des elektrischen Verbindens des Halbleiterchips mit übergeordneten Substratträgern und schließlich des Verpackens des Halbleiterchips zu einem Halbleiterbauteil mit den in der Halbleiterverfahrens technik üblichen Technologien durchgeführt, ohne dass darauf im Detail eingegangen wird.

Ein erstes Verfahrensbeispiel zur Herstellung eines Halbleiterwafers weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit einer Vielzahl in Zeilen und Spalten angeordneten Halbleiterchippositionen hergestellt, wobei in die Rückseite des Halbleiterwafers für entsprechende flächige Ohm'sche Übergänge geeignete Dotierstoffkonzentrationen in rückseitennahen Bereichen eingebracht werden. Das heißt, dass der ungedünnte Wafer auf der Rückseite Implantations- und/oder Diffusionsschritten ausgesetzt wird, die auf der Rückseite einen flächigen Ohm'schen Übergang des Halbeitermaterials zu den anschließenden Beschichtungen sicherstellen sollen. Anschließend wird auf der Rückseite eine leitfähige, selbsttragende Trägerschicht abgeschieden, die ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist. Damit wird zunächst der Halbleiterwafer zwar dicker, aber im folgenden wird nun von der Oberseite aus gedünnt und die Oberseite anschließend poliert. Dieser dünngeschliffene und polierte Halbleiterwafer wird nun nur noch von der selbsttragenden, formstabilen Trägerschicht als Halbleiterwaferscheibe zusammengehalten. Auf der Oberseite des gedünnten Halbleiterwafers können nun Schaltungsstrukturen in den Halbleiterchippositionen in oberflächennahen Bereichen angebracht werden. Dabei ist es auch möglich, durch Aufwachsen von Epitaxieschichten bei entsprechend hohen Temperaturen eine vorgegebene Struktur für Feldeffekt-Leistungsbauteile auf der Oberseite zu erreichen.

Außerdem werden Hochtemperaturdiffusionen nach entsprechenden Implantationen und umgekehrt durchgeführt. Diese Hochtemperaturprozesse können deshalb stattfinden, weil auf der Rücksei te des Halbleiterwafers keine Metallisierung angeordnet ist, sondern eine tragende Beschichtung aus einem leitfähigen, hochtemperaturfesten, ternären Siliziumkarbid und/oder ternären Siliziumnitrid und/oder Kohlenstoff angeordnet ist. Nach dem Fertigstellen der Schaltungsstrukturen werden auf die Oberseite des Halbleiterwafer Verdrahtungsstrukturen und Isolationsstrukturen in den Halbleiterchippositionen aufgebracht. Diese können mit konventioneller Technik aus unterschiedlichen Metall- und Siliziumlagen hergestellt werden. Zum Abschluss wird noch eine Passivierungsschicht auf die Verdrahtungsstrukturen und/oder die Isolationsstrukturen unter Freilassen von metallischen Kontaktflächen aufgebracht. Diese metallischen Kontaktflächen entstehen automatisch, wenn als letzte leitende Verdrahtungsstruktur eine Metallisierung erfolgt.

In einer weiteren Ausführungsform der Erfindung wird nach Abscheiden der leitfähigen, selbsttragenden Trägerschicht auf der Rückseite des Halbleiterwafers eine versiegelnde Abdeckschicht auf der Trägerschicht angeordnet. Das hat den Vorteil, dass das hochreine, einkristalline Silizium des gedünnten Halbleiterwafers vor Kontaminationen der den Halbleiterwafer tragenden Trägerschicht geschützt wird. Diese schützende und versiegelnde Abdeckschicht kann selbst aus einem leitenden hochtemperaturfestem Material oder aus einer isolierenden Schicht, die nach Durchführen der Hochtemperaturprozesse wider entfernt wird, hergestellt sein. Vorzugsweise wird das Abscheiden einer leitfähigen selbsttragenden Trägerschicht auf der Rückseite des Halbleiterwafers mittels Pyrolyse erreicht.

Ein zweites Verfahrensbeispiel zur Herstellung eines Halbleiterwafers weist die nachfolgenden Verfahrensschritte auf. Zu nächst wird, wie in dem ersten Verfahrensbeispiel, ein Halbleiterwafer mit einer Vielzahl von in Zeilen und Spalten angeordneten Halbleiterchippositionen hergestellt, wobei die Rückseite des Halbleiterwafers für entsprechende flächige Ohm'sche Übergänge geeignete Dotierstoffkonzentrationen in rückseitennahen Bereichen aufweist. Dann jedoch wird dieser Halbleiterwafer nicht dünngeschliffen und auch nicht mit einer Trägerschicht versehen, sondern als selbsttragender Halbleiterwafer weiter bearbeitet. Dazu werden Schaltungsstrukturen in Halbleiterchippositionen in oberflächennahen Bereichen eingebracht, wie das bereits oben geschildert ist. Schließlich wird eine leitfähige, hochtemperaturfeste Verdrahtungsschicht auf der Oberseite des Halbleiterwafers abgeschieden, wobei die Verdrahtungsschicht ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist. Anschließend wird die leitfähige, hochtemperaturfeste Verdrahtungsschicht zu einer Verdrahtungsstruktur strukturiert. Danach wird eine Passivierungsschicht auf die Verdrahtungsstruktur unter Freilassung von Kontaktflächen, die ein ternäres Karbid und/oder ein ternäres Nitrid und/oder einen Kohlenstoff aufweisen, abgeschieden.

Diese Kontaktflächen werden bei Bedarf abschließend noch metallisiert, um ein Verbinden der Kontaktflächen mit entsprechenden Kontaktanschlussflächen auf Substratträgern zu ermöglichen. Bei diesem Verfahrensbeispiel wird lediglich die erfindungsgemäße Verdrahtungsstruktur für einen Halbleiterwafer eingesetzt. Allein durch das Abscheiden dieser Verdrahtungsstruktur ergibt sich ein Vorteil bei diesem Verfahren, indem ein Halbleiterwafer mit Halbleiterchippositionen realisiert wird, der in den Halbleiterchippositionen hochtemperaturfeste Verdrahtungsstrukturen aufweist. Mit diesen hochtemperaturfesten Verdrahtungsstrukturen können die aus dem Halbleiter wafer gefertigten Halbleiterchips mit ihrer Temperaturbelastung bis an die Grenze des jeweiligen Halbleitermaterials thermisch belastet werden.

Beim Abscheiden der leitfähigen, hochtemperaturfesten Verdrahtungsschicht für die Verdrahtungsstruktur wird ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff auf der Oberseite des Halbleiterwafer vorzugsweise mittels Pyrolyse abgeschieden. Das hat den Vorteil, wie auch schon oben erwähnt, dass eine hochleitfähige und hochtemperaturfeste Schicht entsteht, die beispielsweise durch Trockenätzen in einem Sauerstoffplasma strukturiert wird. Vorzugsweise werden auch andere Abscheideverfahren eingesetzt, insbesondere Aufdampfen, Sputtern, und/oder chemische Abscheidung aus der Gasphase (CVD). Wird die Dicke d_v dieser hochleitfähigen, hochtemperaturfesten Verdrahtungsschicht in einer Größenordnung von 50 μm ≤ d_v ≤ 150 μm abgeschieden, so kann auch diese Schicht als strukturierte Trägerschicht dienen und ein zerstörungsfreies Dünnen der Rückseite und ein zerstörungsfreies Weiterprozessieren ermöglichen.

Ein drittes Verfahrensbeispiel zur Herstellung eines Halbleiterwafers geht zunächst auch von der Herstellung eines Halbleiterwafers mit einer Vielzahl von in Zeilen und Spalten angeordneten Halbleiterchippositionen aus, wobei die Schaltungsstrukturen in den Halbleiterchippositionen als erstes in oberflächennahe Bereiche eingebracht werden. Dieses steht im Gegensatz zum ersten Verfahren, bei dem dieser Schritt ja erst erfolgt, wenn der Halbleiterwafer dünn geschliffen ist. Anschließend wird der Halbleiterwafer mit seiner Oberseite auf einen Zwischenträger aufgeklebt und von der Rückseite aus gedünnt. Danach wird die gedünnte Rückseite des Halbleiterwafers für einen Ohm'schen Übergang zur nachfolgenden Rücksei tenbeschichtung bzw. zur Erzeugung von Emittern und/oder Feldstoppzonen im Bereich der Rückseite des Halbleiterwafers präpariert. Nach dieser Präparation kann nun eine leitfähige, selbsttragende Trägerschicht auf der Rückseite des Halbleiterwafer abgeschieden werden, die ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist.

Danach wird der Zwischenträger von der Oberseite entfernt, da ja nun die selbsttragende und leitfähige Trägerschicht auf der Rückseite des Halbleiterwafer vorhanden ist. Damit wird gleichzeitig die Oberseite nun frei zugänglich, um eine Verdrahtungsstruktur auf die Oberseite des Halbleiterwafers aufzubringen. Bei dem Aufbringen der Verdrahtungsstruktur kann es sich um eine konventionelle Verdrahtungsstruktur handeln, und/oder eine hochtemperaturfeste, leitfähige Verdrahtungsschicht kann aus ternären Nitriden, ternären Karbiden und/oder aus Kohlenstoff aufgebracht werden.

Beim Präparieren der gedünnten Rückseite werden vorzugsweise für einen Ohm'schen Übergang der rückseitennahen Bereiche des Halbleiterwafers diese vorzugsweise mit einer Dotierstoffkonzentration zur Ausbildung von Ohm'schen Kontaktübergängen bzw. zur Erzeugung von Emittern und/oder Feldstoppzonen im Bereich der Rückseite des Halbleiterwafers dotiert. Dazu ist jedoch Voraussetzung, dass der Zwischenträger ein hochtemperaturfestes Material aufweist und nicht den Dotierungsprozess stört, oder den Halbleiterwafer während des Prozesses kontaminiert.

Vorsorglich kann nach dem Abscheiden einer leitfähigen, selbsttragenden Trägerschicht auf die Rückseite des Halbleiterwafers eine versiegelnde Abdeckschicht auf der Trägerschicht abgeschieden werden. Dieses kann dann besonders von Vorteil sein, wenn nach einer pyrolytischen Abscheidung einer Trägerschicht auf der Rückseite des Halbleiterwafers eine Abscheidung einer Verdrahtungsschicht und eine Strukturierung dieser Verdrahtungsschicht zu einer Verdrahtungsstruktur folgen soll.

Ein viertes Verfahrensbeispiel zur Herstellung eines Halbleiterwafers weist die nachfolgenden Verfahrensschritte auf. Zunächst wird, wie bei den ersten drei Verfahrensbeispielen, ein Halbleiterwafer mit einer Vielzahl von in Zeilen und Spalten angeordneten Halbleiterchippositionen hergestellt, wobei die in rückseitennahe Bereiche des Halbleiterwafer für entsprechende Ohm'sche Übergänge geeignete Dotierstoffkonzentrationen eingebracht werden. Dies kann ohne weiteres erfolgen, da der Halbleiterwafer in diesem Stadium noch selbsttragend ist. Anschließend wird eine leitfähige, selbsttragende Trägerschicht auf der Rückseite des Halbleiterwafers abgeschieden, wobei die Trägerschicht ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist. Durch die leitfähige, selbsttragende Trägerschicht ist es nun möglich, ein Dünnen des Halbleiterwafers von der Oberseite aus und ein Polieren seiner Oberseite durchzuführen. Anschließend werden in diese polierte Oberseite Bauelementstrukturen wie z. B. Sourcezonen, Bodyzonen, Feldringe und/oder Strukturen für integrierte Schaltungen in den Halbleiterchippositionen in oberflächennahen Bereichen des Halbleiterwafers eingebracht. Dabei kann es sich um Hochtemperaturdiffusionsvorgänge oder um Hochtemperaturepitaxieprozesse handeln. Schließlich wird eine leitfähige, hochtemperaturfeste Schicht auf der Oberseite des Halbleiterwafers abgeschieden, wobei die Verdrahtungsschicht ebenfalls ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist.

Im Gegensatz zur Trägerschicht aus diesen Materialien ist die Verdrahtungsschicht im Allgemeinen entsprechend dünner und weist eine Dicke stellenweise unter fünf Mikrometer auf. Auf diese Verdrahtungsschicht wird eine Passivierungsschicht unter Freilassen von Kontaktflächen aufgebracht, wobei diesmal die Kontaktflächen ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweisen. Für eine weitere Verarbeitung können diese Kontaktflächen bei Bedarf metallisiert werden, um einen Ohm'schen Übergang zu entsprechenden Verbindungselementen zu übergeordneten Substratträgern zu schaffen.

Dieses Verfahren hat den Vorteil, dass ein Zwischenträger vollständig entfällt und dennoch ein Halbleiterwafer zum Schluss vorliegt, der sowohl auf der Rückseite eine den gedünnten Halbleiterwafer tragende erfindungsgemäße Trägerschicht aufweist und auch auf der Oberseite eine Verdrahtungsstruktur besitzt, die aus dem erfindungsgemäßen Material aufgebaut ist. Wie bei den vorhergehenden Verfahrensvarianten kann auf die Trägerschicht auf der Rückseite des Halbleiterwafers eine versiegelnde Abdeckschicht aufgebracht werden, um entweder als isolierende Zwischenschicht zu dienen und dafür zu sorgen, dass keine Kontamination von der Trägerschicht ausgeht, oder als leitende Abdeckschicht aus einem hochschmelzenden hochleitfähiges Material sein, um anschließend bereits als Rückseitenkontakt zu dienen. Das Abscheiden der leitfähigen, selbsttragenden Trägerschicht auf der Rückseite, sowie der Verdrahtungsschicht auf der Vorderseite kann mittels Pyrolyse in vorteilhafter Weise erfolgen. Ein Strukturieren der leitfähigen Verdrahtungsschicht zu einer Verdrahtungsstruktur erfolgt mittels Trockenätzen, vorzugsweise mittels Sauerstoffplasmaätzen.

Zusammenfassend ist festzustellen, dass mit der Erfindung zunächst im Bereich der Waferrückseite die für die Funktion des Bauelements erforderliche Struktur, wie zum Beispiel ein P- oder ein N-Emitter und/oder eine Feldstoppzone oder auch eine Drainzone beispielsweise mittels einer Ionenimplantation und einer darauffolgenden Diffusion, erzeugt wird. Anschließend wird auf diese Waferrückseite eine Kohlenstoffschicht oder eine Schicht aus einem ternären Nitrid oder eine Schicht aus einem ternären Karbid abgeschieden, die vorzugsweise zusätzlich dotiert ist, um eine möglichst hohe Leitfähigkeit in dieser Schicht zu erzielen. Die Dicke einer solchen Trägerschicht ist ausreichend, um die Tragfunktion in gewünschter Weise erfüllen zu können.

Anstelle einer pyrolytischen Abscheidung oder einem anderen bevorzugten Abscheideverfahren wie Aufdampfen, Sputtern oder CVD ist es auch möglich, die Siliziumscheibe mit einer aus Kohlenstoff oder aus einem ternären Nitrid bzw. einem ternären Karbid bestehenden Scheibe über ein "Waferbonding-Verfahren" stoffschlüssig zu verbinden. Auf einer derartigen Trägerschicht, entweder aus einer Scheibe eines erfindungsgemäßen Materials oder durch entsprechende Abscheidung auf der Waferrückseite, kann daraufhin eine Deckschicht zur Versiegelung abgeschieden werden, die einerseits die Trägerschicht bei eventuellen Oxidationsschritten schützen kann und andererseits eine Kontamination der hochreinen Siliziumscheibe behindert.

Als derartige Versiegelungsschicht kann eine Polysiliziumschicht, eine SiO₂-Schicht oder eine Schicht aus hochschmelzendem Material eingesetzt werden, wobei diese Schicht bei Bedarf am Ende des Herstellungsprozesses des Halbleiterbauelementes auch wieder entfernt werden kann. Nun kann der Halbleiterwafer auf seiner Oberseite auf die gewünschte Enddicke gedünnt werden, zum Beispiel durch Schleifen und Polieren. Ferner können zur Herstellung der entsprechenden Bauelementstrukturen auf der Oberseite die erforderlichen Prozesse durchgeführt werden, wie Epitaxieprozesse, Diffusionsprozesse oder Implantationen.

Als eine weitere Variante wäre es auch denkbar, die zu der Herstellung des Bauelementes erforderlichen Vorderseitenprozesse bis zu dem Dünnungsschritt wie üblich vorzunehmen, und zwar bis auf die Abscheidung von Metall- und Passivierungsschichten, und nach dem Dünnungsschritt die erforderlichen Rückseitenprozesse, die bei relativ geringeren Temperaturen durchgeführt werden können, wie zum Beispiel Ionenimplantationsschritte, nachträglich durchzuführen und anschließend die Trägerschicht aus dem erfindungsgemäßen Material abzuscheiden. Die Aktivierung der Rückseitenimplantation würde dann entweder während der Kohlenstoffabscheidung durch Pyrolyse oder einem nachfolgenden, zusätzlichen Hochtemperaturschritt erfolgen. Danach sind nur noch die Ionenimplantationen im dünnen Scheibenzustand durchzuführen.

Zuletzt können dann auf der Oberseite des Halbleiterwafers die Metallschicht und die Polyimidschichten abgeschieden werden, die zur Verdrahtung erforderlich sind. Bei besonderen Halbleiterbauelementen, wie zum Beispiel bei Dioden, könnte auch auf der Oberseite eine Schicht aus Kohlenstoff, ternärem Karbid und/oder ternärem Nitrid abgeschieden werden, die dann gleichzeitig als eine Verdrahtungsstruktur dient. Es können auf diese Verdrahtungsstruktur auch weitere Verdrahtungsstrukturen aufgebracht werden, wenn dazwischen entsprechende Isolationsstrukturen vorgesehen werden.

Eine Verdrahtungsstruktur aus Kohlenstoff und/oder ternärem Nitrid und/oder ternärem Karbid hat den Vorteil, dass bei höheren Temperaturen abgeschiedene, und somit dichtere und stabilere Passivierungsschichten, als zum Beispiel die gegenwärtig verwendeten, die bei relativ geringen Temperaturen abgeschieden werden, wie Oxyd- und Nitridschichten, hergestellt werden können. Ebenso ist aufgrund der Härte der erfindungsgemäßen Trägerschicht eine geringere Wechselwirkung zwischen Halbleiterchip und Chipgehäuse zu erwarten, was zu einem vergleichsweise robusten Gesamtsystem für das Halbleiterbauteil aus Halbleiterchip und Gehäuse führt. Die heute schon verwendeten hochtemperaturfesten Wolfram-Außenkontakte könnten durch entsprechende, strukturierte Trägerschichten aus Kohlenstoff und/oder ternärem Nitrid und/oder ternärem Karbid ersetzt werden und damit könnte auch die weit verbreitete Kupfermehrlagentechnologie ersetzt werden.

Wie oben bereits erwähnt, liegt der thermische Ausdehnungskoeffizient einer Kohlenstoffschicht und/oder einer ternären Nitridschicht und/oder einer ternären Karbidschicht bedeutend näher an dem Ausdehnungskoeffizienten des heutzutage verwendeten Siliziums als Halbleiterwerkstoff, als der von den Metallen Kupfer, sodass stabilere Verhältnisse bei Temperaturwechselbelastungen erreicht werden. Beispielsweise liegt der thermische Ausdehnungskoeffizient von Kupfer bei 17 ppm/°C, der von Halbleitersilizium bei 2 ppm/°C und der von reinem Kohlenstoff bei etwa 1 ppm/°C. Außerdem kann insbesondere Kohlenstoff durch das bereits oben erwähnte Trockenätzen in einem Sauerstoffplasma fein strukturiert werden.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.

1 zeigt schematisch eine Leistungsdiode aus einem Halbleiterchip, gemäß einer ersten Ausführungsform der Erfindung;

2 bis 9 zeigen schematische Querschnitte durch einen Abschnitt eines Halbleiterwafers beim Herstellen eines Halbleiterchips, gemäß einem ersten Verfahrensbeispiel;

2 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Halbleiterwafers;

3 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers, gemäß 2, nach Präparieren der rückseitennahen Bereiche des Halbleiterwafers;

4 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers, gemäß 4, nach Aufbringen einer Trägerschicht auf die präparierte Rückseite des Halbleiterwafers;

5 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers, gemäß 4, nach Dünnen des Halbleiterwafers;

6 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers, gemäß 5, nach Versiegeln der Trägerschicht;

7 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers, gemäß 6, nach Einbringen von Halbleiterelementstrukturen in die oberflächennahen Bereiche des Halbleiterwafers und Aufbringen einer Isolationsstruktur auf die Oberseite des Halbleiterwafers;

8 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers, gemäß 7, nach Aufbringen einer Verdrahtungsstruktur auf die Isolationsstruktur;

9 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers, gemäß 8, nach Aufbringen einer Passivierungsschicht auf die Verdrahtungsstruktur und nach Trennen des Halbleiterwafers in Halbleiterchips;

10 bis 17 zeigen schematische Querschnitte durch einen Ausschnitt eines Halbleiterwafers beim Herstellen eines Halbleiterchips, gemäß einem zweiten Verfahrensbeispiel;

10 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Halbleiterwafers;

11 zeigt einen schematischen Querschnitt durch den Abschnitt eines Halbleiterwafers, gemäß 10, nach Einbringen von Halbleiterelementstrukturen in oberflächennahe Bereiche des Halbleiterwafers und Aufbringen einer Isolationsstruktur auf die Oberfläche des Halbleiterwafers;

12 zeigt einen schematischen Querschnitt durch den Abschnitt eines Halbleiterwafers, gemäß 11, nach Aufkleben des Halbleiterwafers mit seiner Oberseite auf einen Zwischenträger;

13 zeigt einen schematischen Querschnitt durch den Abschnitt eines Halbleiterwafers, gemäß 12, nach Dünnen des Halbleiterwafer von seiner Rückseite aus;

14 zeigt einen schematischen Querschnitt durch den Abschnitt eines Halbleiterwafers, gemäß 13, nach Präparieren von rückseitennahen Bereichen des Halbleiterwafers;

15 zeigt einen schematischen Querschnitt durch den Abschnitt eines Halbleiterwafers, gemäß 14, nach Aufbringen einer Trägerschicht auf die Rückseite des Halbleiterwafers;

16 zeigt einen schematischen Querschnitt durch den Abschnitt eines Halbleiterwafers, gemäß 15, nach Entfernen des Zwischenträgers und Aufbringen einer Verdrahtungsstruktur auf die Isolationsstruktur;

17 zeigt einen schematischen Querschnitt durch den Abschnitt eines Halbleiterwafers, gemäß 16, nach Aufbringen einer Passivierungsschicht auf die Verdrahtungsstruktur.

1 zeigt schematisch eine Leistungsdiode 23 aus einem Halbleiterchip 14, gemäß einer ersten Ausführungsform der Erfindung. Diese Leistungsdiode 23 weist einen von der Oberseite her dünngeschliffenen Halbleiterchip 14 mit einer Dicke d_H von beispielsweise 30 μm auf. Diese Dicke d_H ist durch Dünnen eines mit 10¹⁵ cm^–3 dotierten und etwa 350 μm dicken Halbleiterwafers eines n-Leistungstyps entstanden, wobei der Siliziumwafer vor der Abscheidung der Trägerschicht 4 auf seiner Rückseite 9 einer Ionenimplantation und Diffusion von Donatoren unterworfen wird, sodass er auf seiner Rückseite 9 vor dem vorderseitigen Dünnen eine hochdotierte n-leitende Schicht in einem rückseitennahem Bereich 20 aufweist. Diese hohe Dotierung im rückseitennahen Bereich 20 sorgt für einen Ohm'schen Kontakt zu der auf der Rückseite 9 abgeschiedenen Trägerschicht 4 in einer Dicke d_c von beispielsweise 150 μm und auch gleichzeitig für einen n⁺-dotierten Emitter einer Diode oder eines IGBTs.
Diese auf der Rückseite 9 vor dem Dünnungsprozess abgeschiedene Trägerschicht 4 weist ein Beschichtungsmaterial 6 aus einem ternären Nitrid und/oder einen ternärem Karbid und/oder einem Kohlenstoff auf. Diese Beschichtung 6 kann – insbesondere bei einer Kunststoffbeschichtung – zur Verbesserung ihrer Leitfähigkeit mit einer hohen Konzentration an substitutionellen Donatoren dotiert werden und stützt gleichzeitig den dünngeschliffenen Halbleiterchip 14. Aufgrund der Dotierung des Beschichtungsmaterials 6 ist diese stützende Trägerschicht 4 elektrisch sehr gut leitend und aufgrund der Beschichtungsmaterialien hochtemperaturfest. Die Unterseite der Beschichtung 6 weist – insbesondere bei Einsatz einer Kunststoffbeschichtung – eine versiegelnde Abdeckschicht 7 aus Polysilizium auf, die dafür sorgt, dass beim Dotieren der Oberseite die Oberfläche 11 des dünngeschliffenen Halbleiterwafers nicht kontaminiert wird.
Aufgrund einer Ionenimplantation von Akzeptormaterial in die dünngeschliffene Oberseite 11 des Halbleiterwafers weist die se Leistungsdiode 23 einen p-leitenden oberflächennahen Bereich 19 auf, der mit einer Akzeptorenkonzentration von z. B. 10¹⁸ cm^–3 dotiert ist, sodass in einer Tiefe t von etwa 2 bis 5 μm ein PN-Übergang vorhanden ist. Die Leistungsdiode 23 weist zusätzlich auf ihrer Oberseite 11 eine Metallschicht 24 aus Aluminium auf, die eine Annode A der Diode D bildet, während die Kathode K von der Abdeckschicht 7 aus polykristallinem Silizium gebildet wird.
Ein derartiges Halbleiterelement 13 in Halbleiterchipgröße hat den Vorteil, dass es einerseits aufgrund des gedünnten Halbleiterbereichs einen niedrigen Durchlasswiderstand aufweist und andererseits den Vorteil, dass es mechanisch vollkommen stabil ist, da die auf der Rückseite 9 angebrachte Trägerschicht 4, die den Rückseitenkontakt bzw. die Kathode K bildet, aus einem hochleitenden, temperaturfesten Beschichtungsmaterial 6 aus Kohlenstoff und/oder einem ternären Nitrid und/oder einem ternären Karbid hergestellt ist.
In den nachfolgenden Figuren werden zwei Verfahrensbeispiele der Erfindung zur Herstellung derartiger Halbleiterbauteile 13 vorgestellt, wobei der relativ einfach aufgebaute oberflächennahe Bereich 19 einer derartigen Diode 23 durch eine komplexere Struktur von integrierten Schaltungen und/oder von Hochleistungs-Feldeffektbauelementen ersetzt ist.
Die 2 bis 9 zeigen schematische Querschnitte durch einen Abschnitt eines Halbleiterwafers 3 beim Herstellen eines Halbleiterchips 14, gemäß einem ersten Verfahrensbeispiel.
2 zeigt einen schematischen Querschnitt durch einen Abschnitt eines Halbleiterwafers 3, der eine hochpolierte Ober seite 11 und eine Rückseite 9 aufweist. Der Halbleiterwafer 3 weist in Zeilen und Spalten angeordnete Halbleiterchippositionen 2 auf, deren Grenzen in dieser Darstellung durch strichpunktierte Linien 25 markiert sind. In diesem Verfahrensbeispiel weist der Halbleiterwafer ein monokristallines Halbleitermaterial auf, wobei in der Darstellung der 2 bis 4 die Rückseite 9 nach oben liegend dargestellt ist.
3 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 3, gemäß 2, nach Präparieren eines rückseitennahen Bereichs 20 des Halbleiterwafers 3. Bei dieser Rückseitenpräparation kann es sich, je nach Halbleiterbauteiltyp, der hergestellt werden soll, um eine p- oder n-Emitterschicht und/oder eine Feldstoppzone oder auch um eine Drain-Zone handeln, die beispielsweise mittels der üblichen Ionenimplantationsverfahren mit anschließender Diffusion eingebracht wird. Dabei können flächige Ohm'sche Übergänge 18 zu einem noch abzuscheidenden Beschichtungsmaterial vorbereitet werden.
4 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 3, gemäß 2, nach Aufbringen einer Trägerschicht 4 auf die präparierte Rückseite 9 des Halbleiterwafers 3. Bei diesem Aufbringen kann es sich um ein pyrolytisches Abscheiden von Kohlenstoff und/oder eines ternären Nitrids und/oder eines ternären Karbids zu einer Trägerschicht 4 handeln. Die Dicke dieser Trägerschicht 4 ist so bemessen, dass sie formstabil und selbsttragend ist. Vorzugsweise ist die Dicke d_c der Trägerschicht 50 μm ≤ d_c ≤ 300 μm insbesondere 50 μm ≤ d_c ≤ 150 μm. Anstelle einer abgeschiedenen Trägerschicht 4 aus den entsprechenden Materialien kann auch ein vorbereiteter Wafer aus dem Beschichtungsmaterial 6 der Trägerschicht 4 auf der Rückseite 9 des Halbleiterwafers z. B. durch Anwendung des "Wafer-Bonding"-Verfahrens stoffschlüssig fixiert werden.
5 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 3, gemäß 4, nach Dünnen des Halbleiterwafers 3 auf eine Dicke d_H. Die nun frei zugängliche, dünngeschliffene und polierte Oberfläche 11 des dünngeschliffenen Halbleiterwafers 12 kann nun mittels entsprechender Hochtemperaturschritte, beispielsweise mit Epitaxieschichten und/oder mit Diffusionsschichten zu entsprechenden Hochleistungsbauteilen oder integrierten Schaltungen strukturiert werden. Dabei besteht jedoch – insbesondere bei Verwendung einer Kohlenstoffschicht – die Gefahr, dass das Beschichtungsmaterial 6 der Trägerschicht 4 das hochreine Siliziummaterial des dünngeschliffenen Halbleiterwafers 12 kontaminiert und/oder verunreinigt, sodass es von Vorteil sein kann, dass vor den Hochtemperaturschritten die Unterseite der Trägerschicht 4 versiegelt wird.
6 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 3, gemäß 5, nach Versiegeln der Trägerschicht 4 mit einer versiegelnden Abdeckschicht 7 aus beispielsweise hochdotiertem Polysilizium. Dieses hochdotierte Polysilizium hat den Vorteil, dass es bei den Hochtemperaturprozessen zur Strukturierung der oberflächennahen Bereiche 19 des gedünnten Halbleiterwafers 12 keine störenden Fremdstoffatome in die heiße umgebende Prozessatmosphäre von teilweise über 1000 °C abgibt. Bei diesen Strukturierungsprozessen der oberflächennahen Bereiche 19 des gedünnten Halbleiterwafers 12 in den einzelnen Halbleiterchippositionen 2 entstehen nicht nur in den oberflächennahen Bereichen 19 neue Strukturen, sondern es können auch auf der Oberseite 11 schützende, isolierende Oxydschichten, die oft mals als Ionenimplantations- oder Diffusionsmasken dienen, gebildet werden.
7 zeigt einen schematischen Querschnitt durch den Abschnitt des gedünnten Halbleiterwafers 12, gemäß 6, nach Einbringen von Halbleiterelementstrukturen in die oberflächennahen Bereiche 19 des Halbleiterwafers 12 und nach Aufbringen einer Isolationsstruktur 21 auf die Oberseite 11 des Halbleiterwafers 12.
Nach der Strukturierung der Oberseite 11 des gedünnten Halbleiterwafers 12 in oberflächennahen Bereichen 19 kann nun auf der Isolationsstruktur 21 eine Verdrahtungsschicht 5 abgeschieden werden.
8 zeigt einen schematischen Querschnitt durch den Abschnitt des gedünnten Halbleiterwafers 12, gemäß 7, nach Aufbringen einer Verdrahtungsstruktur 1 auf die Isolationsstruktur 21. Dazu sind in der Isolationsstruktur 21 Fenster offen gelassen, die es ermöglichen, an den oberflächennahen Bereichen 19 Kontakte heranzubringen. Für die Verdrahtungsstruktur 1 wird in diesem Ausführungsbeispiel des erfindungsgemäßen Verfahrens zunächst eine Verdrahtungsschicht 5 abgeschieden, die aus Kohlenstoff und/oder ternären Nitrid und/oder einem ternären Karbid besteht.
Eine derartige hochtemperaturfeste und leitfähige Verdrahtungsschicht 5 hat den Vorteil, dass Hochtemperaturprozesse mit aufgebrachten Verdrahtungsschichten 5 durchgeführt werden können, ohne die Eigenschaften der Verdrahtungsschicht 5 zu ändern. Ferner ist es möglich, Passivierungsschichten aufzubringen, die ein deutlich dichteres Material aufweisen, als die bisher bei niedrigen Temperaturen abgeschiedenen Passi vierungsschichten aus Siliziumnitrid oder Siliziumdioxyd. Die Verdrahtungsschicht 5 wird vor dem Aufbringen einer Passivierungsschicht noch zu einer Verdrahtungsstruktur 1 strukturiert, indem eine selektive Trockenätzung, vorzugsweise in einem Sauerstoffplasma, durchgeführt wird. Bei einer derartigen Trockenätzung können exakte Verdrahtungsstrukturen 1 hergestellt werden, die Leiterbahnen, Kontaktflächen und andere Geometrien auf der Oberseite 11 des gedünnten Halbleiterwafer 12 aufweisen.
9 zeigt einen schematischen Querschnitt durch den Abschnitt des gedünnten Halbleiterwafers 12, gemäß 8, nach Aufbringen einer Passivierungsschicht 8 auf die Verdrahtungsstruktur 1. Dazu kann in einem Hochtemperaturprozess eine hochdichte Passivierungsschicht 8 aus beispielsweise Siliziumnitrid auf der Verdrahtungsstruktur 1, bestehend aus Kohlenstoff, einem ternären Karbid und/oder einem ternären Nitrid, abgeschieden werden. Anschließend wird der Halbleiterwafer 12 entlang der Ränder 26 der Halbleiterchippositionen 2 zu Halbleiterchips 14 getrennt werden. Nach dem Auftrennen des Halbleiterwafers in Halbleiterchips 14 können diese zu Bauelementen in Halbleiterchipgröße verarbeitet werden und/oder Prozessen unterworfen werden, um sie in die entsprechenden Gehäuse von Halbleiterbauteilen einzubringen. Nach dem Auftrennen des Halbleiterwafers 12 entlang der Trennlinien 25 in Halbleiterchips 14 weist jeder gedünnte Halbleiterchip 17 eine Rückseite 16 mit flächigen ohm'schen Übergängen 18 und eine Oberseite 15 mit strukturierten oberflächennahen Bereichen 19 auf.
Die 10 bis 17 zeigen schematische Querschnitte durch einen Ausschnitt eines Halbleiterwafers 3 beim Herstellen eines Halbleiterchips 14, gemäß einem zweiten Verfahrensbei spiel. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden in den 10 bis 17 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
Zunächst wird auch in dem zweiten Verfahrensbeispiel der Erfindung ein Halbleiterwafer 3, wie er in 10 im Querschnitt gezeigt wird, zur Verfügung gestellt.
Im Gegensatz zum ersten Verfahrensbeispiel wird bei dem zweiten Verfahrensbeispiel nun nicht die Rückseite 9 des ungedünnten Halbleiterwafers 3 behandelt, sondern es werden Halbleiterelementstrukturen in die oberflächennahen Bereiche 19 des Halbleiterwafers 3 für die jeweiligen Halbleiterchippositionen 2 eingebracht. Anschließend werden die Halbleiterelementstrukturen im oberflächennahen Bereich 19 durch eine Isolationsschicht 21 geschützt. Damit ist praktisch der Prozess in den oberflächennahen Bereichen 19 des Halbleiterwafers 3 abgeschlossen, sodass in diesem zweiten Verfahrensbeispiel das Dünnen des Halbleiterwafers 3 von der Rückseite 9 des Halbleiterwafers 3 aus durchgeführt werden kann.
12 zeigt einen schematischen Querschnitt durch den Abschnitt eines Halbleiterwafers 3, gemäß 11, nach Aufkleben des Halbleiterwafers 3 mit seiner Oberseite 11 auf einen Zwischenträger 22. Dieser Zwischenträger 22 kann seinerseits ein Halbleiterwafer oder ein Wafer aus Kohlenstoff oder ein Wafer aus einem ternären Karbid bzw. ternärem Nitrid sein. Das stoffschlüssige Aufbringen des Halbleiterwafers 3 auf den Zwischenträger 22 kann mittels einer temperaturfesten, klebenden Folie 27 erfolgen, sodass der Zwischenträger 22 und der zu dünnende Halbleiterwafer 3 stoffschlüssig aufeinander fixiert sind.
13 zeigt einen schematischen Querschnitt durch den Abschnitt des Halbleiterwafers 3, gemäß 12, nach Dünnen des Halbleiterwafers 3 von seiner Rückseite 9 aus. Der gedünnte Halbleiterwafer 12 wird nun von dem formstabilen, selbsttragenden Zwischenträger 22 gehalten, während auf der Rückseite 9 des gedünnten Halbleiterwafers 12 in den rückseitennahen Bereichen 20 die für unterschiedliche Halbleiterbauelemente erforderlichen Strukturen eingebracht werden.
14 zeigt einen schematischen Querschnitt durch den Abschnitt eines gedünnten Halbleiterwafers 12, gemäß 13, nach Präparieren von rückseitennahen Bereichen 20 des Halbleiterwafers 12. Bei diesem Verfahrensschritt ist noch der Zwischenträger 22 stoffschlüssig über eine hochtemperaturfeste Klebstofffolie 27 verbunden.
15 zeigt einen schematischen Querschnitt des Abschnitts des Halbleiterwafers 12, gemäß 14, nach Aufbringen einer Trägerschicht 4 auf die Rückseite 9 des Halbleiterwafers 12. Dazu wird auf der Rückseite 9 des gedünnten Halbleiterwafers 12 eine Trägerschicht 4 aus einem Beschichtungsmaterial 6 aus Kohlenstoff und/oder einem ternären Karbid und/oder einem ternären Nitrid abgeschieden. Nach dem Abscheiden dieser Trägerschicht 4 kann der Zwischenträger 22 und die Klebefolie 27 entfernt werden. Bei Bedarf können danach noch Hochtemperaturschritte zur Aktivierung bzw. zur Durchführung von Diffusionsprozessen vor der Abscheidung der Trägerschicht 4 für implantierte Dotierungsschichten durchgeführt werden.
16 zeigt einen schematischen Querschnitt durch den Abschnitt eines gedünnten Halbleiterwafers 12, gemäß 15, nach Entfernen des Zwischenträgers 22 und Aufbringen einer Verdrahtungsschicht 5 auf die Isolationsstruktur 21. Diese Verdrahtungsschicht 5 weist vorzugsweise Kohlenstoff und/oder ein ternäres Karbid und/oder ein ternäres Nitrid auf und wird mit Hilfe einer Trockenätzung, beispielsweise durch Sauerstoffplasma, zu einer Verdrahtungsstruktur 1 strukturiert, wie sie in 17 gezeigt wird. Andererseits kann die Verdrahtungsschicht auch aus konventionellen Metallschichten wie z. B. aus Aluminium bestehen.
17 zeigt einen schematischen Querschnitt durch den Abschnitt eines gedünnten Halbleiterwafers 12, gemäß 16, nach Aufbringen einer Passivierungsschicht 8 auf die Verdrahtungsstruktur 1. Die Passivierungsschicht 8 kann dabei aus einem hochdichten Siliziumnitrid bestehen, das bei hoher Prozesstemperatur auf der Verdrahtungsstruktur 1 abgeschieden wurde. Danach kann der gedünnte Halbleiterwafer 12 mit der Trägerschicht 4 entlang der Ränder 26 der Halbleiterchippositionen 2 in einzelne Halbleiterchips 14 aufgetrennt werden.

1: Verdrahtungsstruktur
2: Halbleiterchipposition
3: Halbleiterwafer
4: Trägerschicht
5: Verdrahtungsschicht
6: Beschichtungsmaterial
7: Abdeckschicht
8: Passivierungsschicht
9: Rückseite des Halbleiterwafers
11: Oberseite des Halbleiterwafers
12: gedünnter Halbleiterwafer
13: Halbleiterbauelement
14: Halbleiterchip
15: Oberseite des Halbleiterchips
16: Rückseite des Halbleiterchips
17: gedünnter Halbleiterchip
18: flächige ohmsche Übergänge
19: oberflächennahe Bereiche mit Schaltungsstruktur
20: rückseitennahe Bereiche mit Hochdotierung
21: Isolationsstruktur
22: Zwischenträger
23: Leistungsdiode
24: Metallschicht
25: strichpunktierte Linie
26: Rand der Halbleiterchippositionen
27: Klebstofffolie
28: PN-Übergang
A: Annode
K: Kathode
D: Diode
t: PN-Übergangstiefe
d_H: Halbleiterchipdicke
d_c: Trägerschichtdicke
d_v: Verdrahtungsschichtdicke

Claims

Halbleiterwafer mit Verdrahtungsstrukturen (1) von in Zeilen und Spalten angeordneten Halbleiterchippositionen (2), wobei der Halbleiterwafer (3) mindestens eine Beschichtung als selbsttragende formstabile Trägerschicht (4) und/oder als Verdrahtungsstruktur (1) aus leitfähigem und temperaturfestem Material aufweist, wobei das Beschichtungsmaterial (6) der Trägerschicht (4) bzw. der Verdrahtungsstruktur (1) ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist.
Halbleiterwafer nach Anspruch 1, dadurch gekennzeichnet, dass das Beschichtungsmaterial (6) eine bei Betriebstemperatur die elektrische Leitfähigkeit erhöhende Donatorionenkonzentration und/oder Akzeptorionenkonzentration aufweist.
Halbleiterwafer nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass auf der Trägerschicht (4) eine hochtemperaturfeste, versiegelnde Abdeckschicht (7) angeordnet ist.
Halbleiterwafer nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass die Trägeschicht (4) eine Dicke d_c von 50 μm ≤ d_c ≤ 300 μm, vorzugsweise 50 μm ≤ d_c ≤ 150 μm aufweist.
Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Verdrahtungsstruktur (1) eine hochtemperaturfes te Passivierungsschicht (8) angeordnet ist, die eine Dicke aufweist, die einer selbsttragenden Trägerschicht entspricht.
Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verdrahtungsstruktur (1) eine Dicke d_v von 50 μm ≤ d_v ≤ 150 μm aufweist.
Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trägerschicht (4) einen auf der Rückseite (9) des Halbleiterwafers (3) abgeschiedenen Kohlenstoff und/oder eine abgeschiedenes ternäres Karbid und/oder ein abgeschiedenes ternäres Nitrid aufweist, wobei die Trägerschicht (4) pyrolytisch oder durch Aufdampfen oder durch Sputtern oder durch chemische Abscheidung aus der Gasphase (CVD) hergestellt ist.
Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterwafer (3) mehrfach übereinander geschichtete leitfähige, hochtemperaturfeste Verdrahtungsstrukturen (1) auf seiner Oberseite (11) aufweist, die ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweisen.
Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die leitfähige hochtemperaturfeste Verdrahtungsstruktur (1) einen auf der Oberseite (11) des Halbleiterwafers (3) abgeschiedenen Kohlenstoff und/oder ein abgeschiedenes ternäres Karbid und/oder ein abgeschiedenes ternäres Nitrid aufweist, wobei die Verdrahtungsstruktur (1) in den Halbleiterchippositionen (2) mittels selektiver Trockenätzung einer Verdrahtungsschicht geformt ist, wobei die Verdrahtungsstruktur pyrolytisch, oder durch Sputtern oder durch Aufdampfen oder durch chemische Abscheidung aus der Gasphase (CVD) hergestellt ist.
Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die leitfähige selbsttragende Trägerschicht (4) einen gedünnten Halbleiterwafer (12) trägt.
Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die leitfähige selbsttragende Trägerschicht (4) einen gedünnten Halbleiterwafer (12) mit mindestens einer auf der Oberseite (11) des gedünnten Halbleiterwafers (12) in den Halbleiterchippositionen (2) angeordnete, leitfähige, hochtemperaturfeste Verdrahtungsstruktur (1) trägt.
Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein selbsttragender Halbleiterwafer (3) mindestens die leitfähige temperaturfeste Verdrahtungsstruktur (1) auf seiner Oberseite (11) in den Halbleiterchippositionen (2) aufweist.
Halbleiterbauelement, das mindestens einen Halbleiterchip (14) aufweist, wobei der Halbleiterchip (14) mindestens eine Beschichtung als selbsttragende formstabile Trägerschicht (4) und/oder als Verdrahtungsstruktur (1) aus leitfähigem und temperaturfestem Material aufweist, wobei das Beschichtungsmaterial (6) der Trägerschicht (4) bzw. der Verdrahtungsstruktur (1) ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist.
Halbleiterbauelement nach Anspruch 13, dadurch gekennzeichnet, dass das Beschichtungsmaterial (6) eine die bei Raumtemperatur elektrische Leitfähigkeit erhöhende Donatorionenkonzentration und/oder Akzeptorionenkonzentration aufweist.
Halbleiterbauelement nach Anspruch 13 oder Anspruch 14, dadurch gekennzeichnet, dass die Trägerschicht (4) einen auf der Rückseite (16) des Halbleiterchips (14) abgeschiedenen Kohlenstoff und/oder ein abgeschiedenes ternäres Karbid und/oder ein abgeschiedenes ternäres Nitrid aufweist, wobei die Trageschicht (4) pyrolytisch oder durch Aufdampfen oder durch Sputtern oder durch chemisches Abscheiden aus der Gasphase (CVD) hergestellt ist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass der Halbleiterchip (14) mehrfach übereinander geschichtete leitfähige hochtemperaturfeste Verdrahtungsstrukturen (1) auf seiner Oberseite (15) aufweist, die ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweisen.
Halbleiterbauelement nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass die leitfähige hochtemperaturfeste Verdrahtungsstruktur einen auf der Oberseite (15) des Halbleiterchips (14) abgeschiedenen Kohlenstoff und/oder ein abgeschiedenes ternäres Karbid und/oder ein abgeschiedenes ternäres Nitrid aufweist, wobei die Verdrahtungsstruktur (1) mittels selektiver Trockenätzung einer Verdrahtungsschicht (5) geformt ist, wobei die Verdrahtstruktur pyrolytisch oder durch Aufdampfen oder durch Sputtern oder durch chemische Abscheidung aus der Gasphase (CVD) hergestellt ist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass die leitfähige selbsttragende Trägerschicht (4) einen gedünnten Halbleiterchip (17) trägt.
Halbleiterbauelement nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass die leitfähige selbsttragende Trägerschicht (4) einen gedünnten Halbleiterchip (17) mit mindestens einer auf der Oberseite (15) des gedünnten Halbleiterchips (17) angeordneten leitfähigen hochtemperaturfesten Verdrahtungsstruktur (1) trägt.
Halbleiterbauelement nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, dass das Halbleiterbauelement (13) einen selbsttragenden Halbleiterchip (14) aufweist, der mindestens eine leitfähige hochtemperaturfeste Verdrahtungsstruktur (1) auf seiner Oberseite (15) aufweist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, dass die Trägerschicht (4) eine versiegelnde Abdeckschicht (7) aufweist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, dass der Halbleiterchip (14) auf seiner Oberseite (15) eine hochdichte Passivierungsschicht (8) auf der leitfähigen hochtemperaturfesten Verdrahtungsstruktur (1) aufweist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 22, dadurch gekennzeichnet, dass das Halbleiterbauelement ein Halbleiterleistungsbauelement der Gruppe MOSFET, IGBT, JFET, PIN-Diode oder Schottky-Diode ist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 23, dadurch gekennzeichnet, dass das Halbleiterbauelement eine Driftstrecke mit Ladungskompensationsbereichen aufweist.
Verfahren zur Herstellung eines Halbleiterwafers (3), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers (3) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen (2), wobei die Rückseite (9) des Halbleiterwafers (3) für entsprechende flächige ohmsche Übergänge (18) geeignete Dotierstoffkonzentrationen in rückseitennahen Bereichen (20) aufweist; – Abscheiden einer leitfähigen selbsttragenden Trägerschicht (4) auf die Rückseite (9) des Halbleiterwafers (3), wobei das Beschichtungsmaterial (6) der Trägerschicht (4) ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist; – Dünnen des Halbleiterwafers (3) von der Oberseite (11) des Halbleiterwafers (3) aus und Polieren seiner Oberseite (11); – Einbringen von Schaltungsstrukturen in den Halbleiterchippositionen in oberflächennahen Bereichen (19); – Aufbringen von Verdrahtungsstrukturen (1) und Isolationsstrukturen (21) auf die Oberseite (11) des Halbleiterwafers (3) in den Halbleiterchippositionen (2); – Aufbringen eine Passivierungsschicht (8) auf die Verdrahtungsstrukturen (1) und Isolationsstrukturen (21) unter Freilassung von metallischen Kontaktflächen.
Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass nach dem Abscheiden der leitfähigen selbsttragenden Trägerschicht (4) auf der Rückseite (9) des Halbleiterwafers (3) eine versiegelnde Abdeckschicht (7) auf der Trägerschicht (4) abgeschieden wird.
Verfahren nach Anspruch 25 oder Anspruch 26, dadurch gekennzeichnet, dass das Abscheiden einer leitfähigen selbsttragenden Trägerschicht (4) auf die Rückseite (9) des Halbleiterwafers (3) mittels Pyrolyse Sputtern, Aufdampfen oder chemischer Abscheidung aus der Gasphase (CVD) erfolgt.
Verfahren zur Herstellung eines Halbleiterwafers (3), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers (3) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen (2), wobei die Rückseite (9) des Halbleiterwafers (3) für entsprechende flächige ohmsche Übergänge (18) geeignete Dotierstoffkonzentrationen in rückseitennahen Bereichen (20) aufweist; – Einbringen von Schaltungsstrukturen in den Halbleiterchippositionen (2) in oberflächennahen Bereichen (19); – Abscheiden einer leitfähigen hochtemperaturfesten Verdrahtungsschicht (5) auf der Oberseite (11) des Halbleiterwafers (3), wobei die Verdrahtungsschicht (5) ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist; – Strukturieren der leitfähigen hochtemperaturfesten Verdrahtungsschicht (5) zu einer Verdrahtungsstruktur (1); – Aufbringen einer Passivierungsschicht (8) auf die Verdrahtungsstruktur (1) unter Freilassung von Kontaktflächen, die ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweisen; – Metallisieren der Kontaktflächen.
Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass beim Abscheiden der leitfähigen, hochtemperaturfesten Verdrahtungsschicht (5) für die Verdrahtungsstruktur (1) ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff auf der Rückseite bzw. der Oberseite des Halbleiterwafers mittels Pyrolyse, Sputtern, Aufdampfen oder chemischer Abscheidung aus der Gasphase (CVD) abgeschieden wird.
Verfahren nach Anspruch 28 oder Anspruch 29, dadurch gekennzeichnet, dass das Strukturieren der leitfähigen hochtemperaturfesten Verdrahtungsschicht (5) zu einer Verdrahtungsstruktur (1) mittels Trockenätzen, vorzugsweise mittels Sauerstoffplasmaätzen erfolgt.
Verfahren zur Herstellung eines Halbleiterwafers (3), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers (3) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen (2), wobei Schaltungsstrukturen in den Halbleiterchippositionen (2) in oberflächennahen Bereichen (19) eingebracht werden; – Aufkleben der Oberseite (11) des Halbleiterwafers auf einen Zwischenträger (22) und Dünnen des Halbleiterwafers (3) von der Rückseite (9) aus; – Präparieren der gedünnten Rückseite (9) des Halbleiterwafers (3) für einen ohmschen Übergang zur nachfolgenden Rückseitenbeschichtung; – Abscheiden einer leitfähigen selbstragenden Trägerschicht (4) auf der Rückseite (9) des Halbleiterwafers (3), die ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist; – Entfernen des Zwischenträgers (22) von der Oberseite (11); – Aufbringen einer Verdrahtungsstruktur (1) auf die Oberseite (11) des Halbleiterwafers (3).
Verfahren nach Anspruch 31, dadurch gekennzeichnet, dass zum Präparieren der gedünnten Rückseite (9) für einen ohmschen Übergang der rückseitennahe Bereich (20) des Halbleiterwafers (3) mit einer Dotierstoffkonzentration zur Ausbildung von ohmschen Kontaktübergängen dotiert wird.
Verfahren nach Anspruch 31 oder Anspruch 32, dadurch gekennzeichnet, dass zum Präparieren der gedünnten Rückseite Hochtemperaturschritte zur Aktivierung bzw. zur Durchführung von Diffusionsprozessen vor einer Abscheidung einer Trägerschicht auf der Rückseite für implantierte Dotierungsschichten erfolgen.
Verfahren nach einem der Ansprüche 31 bis 33, dadurch gekennzeichnet, dass nach dem Abscheiden einer leitfähigen selbstragenden Trägerschicht (4) auf die Rückseite (9) des Halbleiterwafers (3) eine versiegelnde Abdeckschicht (7) auf der Trägerschicht (4) abgeschieden wird.
Verfahren zur Herstellung eines Halbleiterwafers, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers (3) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen (2), wobei in die Rückseite (9) des Halbleiterwafers (3) für entsprechende flächige ohmsche Übergänge geeignete Dotierstoffkonzentrationen eingebracht werden; – Abscheiden einer leitfähigen selbsttragenden Trägerschicht (4) auf der Rückseite (9) des Halbleiterwafers (3), wobei die Trägerschicht (4) ein ter näres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist; – Dünnen des Halbleiterwafers (3) von der Oberseite (11) aus und Polieren seiner Oberseite (11); – Einbringen von Schaltungsstrukturen in den Halbleiterchippositionen (2) in oberflächennahen Bereichen (19), – Abscheiden einer leitfähigen hochtemperaturfesten Verdrahtungsschicht (5) auf der Oberseite (11) des Halbleiterwafers (3), wobei die Verdrahtungsschicht (5) ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweist; – Strukturieren der leitfähigen Verdrahtungsschicht (5) zu einer Verdrahtungsstruktur (1); – Aufbringen einer Passivierungsschicht (8) auf die Verdrahtungsstruktur (1) unter Freilassung von Kontaktflächen, wobei die Kontaktflächen ein ternäres Karbid und/oder ein ternäres Nitrid und/oder Kohlenstoff aufweisen; – Metallisieren der Kontaktflächen.
Verfahren nach Anspruch 35, dadurch gekennzeichnet, dass nach dem Abscheiden einer leitfähigen selbstragenden Trägerschicht (4) auf der Rückseite (9) des Halbleiterwafers (3) eine versiegelnde Abdeckschicht (7) auf der Trägerschicht (4) abgeschieden wird.
Verfahren nach Anspruch 35 oder Anspruch 36, dadurch gekennzeichnet, dass das Abscheiden einer leitfähigen selbsttragenden Trägerschicht (4) auf der Rückseite (9) des Halbleiterwafers (3) mittels Pyrolyse, Sputtern, Aufdampfen oder chemischer Abscheidung aus der Gasphase (CVD) erfolgt.
Verfahren nach einem der Ansprüche 35 bis 37 dadurch gekennzeichnet, dass das Strukturieren der leitfähigen Verdrahtungsschicht (5) zu einer Verdrahtungsstruktur (1) mittels Trockenätzen, vorzugsweise mittels Sauerstoffplasmaätzen erfolgt.