[go: up one dir, main page]

DE102005016244A1 - Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung - Google Patents

Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102005016244A1
DE102005016244A1 DE102005016244A DE102005016244A DE102005016244A1 DE 102005016244 A1 DE102005016244 A1 DE 102005016244A1 DE 102005016244 A DE102005016244 A DE 102005016244A DE 102005016244 A DE102005016244 A DE 102005016244A DE 102005016244 A1 DE102005016244 A1 DE 102005016244A1
Authority
DE
Germany
Prior art keywords
memory cell
nanostructure
memory
nanoparticle
cell according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005016244A
Other languages
English (en)
Inventor
Klaus Dr. Ufert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005016244A priority Critical patent/DE102005016244A1/de
Priority to US11/399,744 priority patent/US7655939B2/en
Publication of DE102005016244A1 publication Critical patent/DE102005016244A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/046Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/34Material includes an oxide or a nitride
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/77Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/811Of specified metal oxide composition, e.g. conducting or semiconducting compositions such as ITO, ZnOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es werden eine nichtflüchtige Speicherzelle (10), eine Speichereinrichtung (1) sowie ein entsprechendes Herstellungsverfahren vorgeschlagen. Erfindungsgemäß wird dabei als Speicherelement (11) zwischen einer ersten Elektrodeneinrichtung (14) und einer zweiten Elektrodeneinrichtung (18) ein Speichermaterialbereich (16) vorgesehen. Der Speichermaterialbereich (16) ist mittels mindestens einer Spezies aktivierbar. Der Speichermaterialbereich (16) ist oder wird mit oder aus einer Nanostruktur (16') ausgebildet.

Description

  • Die vorliegende Erfindung betrifft eine Speicherzelle, eine Speichereinrichtung sowie ein Verfahren zu deren Herstellung. Die Erfindung betrifft insbesondere eine Methode zur Herstellung eines resistiv schaltenden nichtflüchtigen Speicherelements.
  • Bei der Weiterentwicklung moderner Halbleiterspeichertechnologien werden zur Erreichung einer möglichst hohen Integrationsdichte bei gleichzeitiger Steigerung oder Beibehaltung einer hohen Verarbeitungsgeschwindigkeit und ausreichenden funktionalen Integrität neben typischen Siliziumtechnologien im Bereich der nichtflüchtigen Speichereinrichtungen auch neuartige Speicherkonzepte untersucht und weiterentwickelt. Bei so genannten resistiv schaltenden Speicherzellen werden in einem an sich elektrisch schlecht leitenden Speichermaterial, z. B. in einem Festkörperelektrolyten oder in einem Chalcogenidmaterial, durch Einbringen einer oder mehrerer aktivierender Spezies im Rahmen eines Aktivierungsvorgangs unterschiedliche Leitfähigkeitszustände ausbildbar, die unterschiedlichen Informationszuständen zugeordnet werden.
  • Bei bekannten derartigen Speicherkonzepten ist für die Betriebszeit oder Zykluszeit zwischen einem Speichervorgang und einem Löschvorgang maßgeblich diejenige Zeitspanne, die benötigt wird, um den Leitfähigkeitszustand auszubilden, z. B. über das Ausbilden entsprechender Strompfade, sowie auch diejenige Zeitspanne, die notwendig ist, um einen Leitfähigkeitszustand zurückzubilden oder zu löschen, z. B. durch Abbauen oder Dekonstruieren eines vorhandenen Strompfads.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine derartige Speicherkonzeption weiterzuentwickeln, so dass das Rückbilden eines Speicherzustands und eines entsprechenden Stromleitungspfads und damit ein entsprechender Löschvorgang vergleichsweise schnell ausführbar sind.
  • Die der Erfindung zugrunde liegende Aufgabe wird bei einer Halbleiterspeicherzelle mit den Merkmalen des unabhängigen Patentanspruchs 1 gelöst. Ferner wird die der Erfindung zugrunde liegende Aufgabe durch ein Herstellungsverfahren mit den Merkmalen des unabhängigen Patentanspruchs 19 gelöst. Darüber hinaus wird die der Erfindung zugrunde liegende Aufgabe erfindungsgemäß auch bei einer Halbleiterspeichereinrichtung mit den Merkmalen des unabhängigen Patentanspruchs 37 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Speicherzelle und der erfindungsgemäßen Speichereinrichtung sind jeweils Gegenstand der abhängigen Unteransprüche.
  • Erfindungsgemäß wird eine nichtflüchtige Speicherzelle vorgeschlagen, bei welcher als Speicherelement zwischen einer ersten oder unteren Elektrodeneinrichtung und einer zweiten oder oberen Elektrodeneinrichtung ein mittels mindestens einer Spezies aktivierter oder aktivierbarer Speichermaterialbereich vorgesehen ist und bei welcher der Speichermaterialbereich (16) mit oder aus einer Nanostruktur ausgebildet ist.
  • Es ist somit eine Kernidee der vorliegenden Erfindung, bei einer entsprechenden Speicherzelle den zugrunde liegenden Speichermaterialbereich des Speicherelements mit oder aus einer Nanostruktur auszubilden. Durch diese Maßnahme werden eine geometrische Verkleinerung des Speicherelements und/oder eine Vereinzelung der zugrunde liegenden Strompfade oder eine Ausbildung des Speicherelements mit einer vergleichsweise geringeren Anzahl zugrunde liegenden Strompfade im Speicher material möglich, wodurch sich auch eine Reduktion der Löschzeiten ergibt.
  • Bei einer Weiterbildung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung kann die Nanostruktur als selbst organisierte Struktur ausgebildet sein.
  • Zusätzlich oder alternativ kann bei einer anderen Weiterbildung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung die Nanostruktur teilweise oder vollständig oxidisch ausgebildet sein.
  • Ferner ist es alternativ oder zusätzlich denkbar, dass gemäß einer weiteren Fortbildung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung die Nanostruktur mit oder aus Nanopartikeln ausgebildet ist.
  • Insbesondere ist es vorteilhaft, wenn gemäß bevorzugten zusätzlichen oder alternativen Ausgestaltung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung die Nanostruktur aus einem einzelnen Nanopartikel ausgebildet ist.
  • Der Speichermaterialbereich und insbesondere die Nanostruktur können zusätzlich oder alternativ bei einer anderen vorteilhaften Weiterbildung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung mit oder aus einem Material oder einer Mehrzahl von Materialien aus der Gruppe ausgebildet sind, die besteht aus einem Wolframoxid oder WOx, einem Titanoxid oder TiOx und einem Molybdänoxid oder MoOx.
  • Besonders vorteilhaft ist es, wenn die Nanostruktur zusätzlich oder alternativ bei einer anderen vorteilhaften Weiterbildung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung als eine Monoschicht ausgebildet ist.
  • Es ist von besonderem Vorteil, wenn die Nanostruktur und insbesondere das Nanopartikel gemäß einer anderen alternativen oder zusätzlichen Ausgestaltung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung mit oder aus einer eine Abfolge von Schichten oder Bereichen ausgebildet sind.
  • Es ist ferner in vorteilhafter Weise bei einer anderen alternativen oder zusätzlichen Ausgestaltung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung vorgesehen, dass die Nanostruktur und insbesondere das Nanopartikel mit einer lateralen Ausdehnung im Bereich von etwa 7 nm bis etwa 3 nm ausgebildet sind.
  • Bei einer anderen bevorzugten Weiterbildung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung können das Speicherelement und insbesondere das Nanopartikel zusätzlich oder alternativ mit einer lateralen Flächendimensionierung im Bereich von etwa 7 nm × 7 nm ausgebildet sein.
  • Des Weiteren kann es bei einer anderen vorteilhaften Weiterbildung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung vorgesehen sein, dass die Nanostruktur und insbesondere das Nanopartikel mit oder aus einem Chalcogenidmaterial oder einem Festkörperelektrolyten ausgebildet sind.
  • Auch hinsichtlich der Elektroden bieten sich verschiedenen vorteilhafte materielle Ausgestaltungen an.
  • So kann es bei einer anderen vorteilhaften Weiterbildung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung alternativ oder zusätzlich vorgesehen sein, dass die erste oder untere Elektrodeneinrichtung mit oder aus einem Material oder einer Mehrzahl von Materialien ausgebildet ist aus der Gruppe, die gebildet wird von Wolfram, Molybdän, Titan und deren Nitride.
  • Alternativ oder zusätzlich ist gemäß einer anderen Ausgestaltung der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung denkbar, dass die zweite oder obere Elektrodeneinrichtung mit oder aus einem Material oder einer Mehrzahl von Materialien ausgebildet ist aus der Gruppe, die gebildet wird von Silber, Kupfer und Aluminium.
  • Als eine oder als die aktivierende Spezies kann gemäß einer besonders bevorzugten Ausführungsform der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung zusätzlich oder alternativ eine Spezies aus der Gruppe vorgesehen sein, die aus Metallionen, Silberionen und Silberkationen besteht.
  • Das Speicherelement und insbesondere das Nanopartikel können gemäß einer anderen alternativen oder zusätzlichen und bevorzugten Ausführungsform der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung lateral in einem Isolationsbereich eingebettet ausgebildet sein.
  • Alternativ dazu ist es denkbar, dass gemäß einer anderen alternativen und bevorzugten Ausführungsform der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung das Speicherelement und insbesondere das Nanopartikel in Ausnehmungen oder in einer Ausnehmung eines zwischen der ersten oder unteren Elektrodeneinrichtung und der zweiten oder oberen Elektrodeneinrichtung vorgesehenen Isolationsbereich ausgebildet sind.
  • Alternativ oder zusätzlich ist es auch denkbar, dass das Speicherelement und insbesondere das Nanopartikel gemäß einer anderen alternativen oder zusätzlichen Ausgestaltungsform der nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung mit einer vergleichsweise geringen Zahl potentieller Strompfade oder Leitungspfade ausgebildet sind, insbesondere mit einer Anzahl von Strompfaden im Bereich von etwa 1 bis etwa 5.
  • Vorzugsweise ist die nichtflüchtige Speicherzelle gemäß der vorliegenden Erfindung als CBRAM-Zelle ausgebildet ist.
  • Gemäß einem weiteren Aspekt der vorliegenden wird ein Verfahren zum Herstellen einer Speicherzelle geschaffen.
  • Erfindungsgemäß wird Verfahren zum Herstellen einer nichtflüchtigen Speicherzellen vorgeschlagen, bei welchem als Speicherelement zwischen einer ersten oder unteren Elektrodeneinrichtung und einer zweiten oder oberen Elektrodeneinrichtung ein mittels mindestens einer Spezies aktivierter oder aktivierbarer Speichermaterialbereich vorgesehen wird und bei welchem der Speichermaterialbereich (16) mit oder aus einer Nanostruktur ausgebildet wird.
  • Es ist somit eine Kernidee des Herstellungsverfahrens gemäß der vorliegenden Erfindung, bei einer entsprechenden Speicherzelle den zugrunde liegenden Speichermaterialbereich des Speicherelements mit oder aus einer Nanostruktur auszubilden. Durch diese Maßnahme werden eine geometrische Verkleinerung des Speicherelements und/oder eine Vereinzelung der zugrunde liegenden Strompfade oder eine Ausbildung des Speicherelements mit einer vergleichsweise geringeren Anzahl zugrunde liegenden Strompfade im Speichermaterial möglich, wodurch sich auch eine Reduktion der Löschzeiten ergibt.
  • Bei einer Weiterbildung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung kann die Nanostruktur als selbst organisierte Struktur ausgebildet werden.
  • Zusätzlich oder alternativ kann bei einer anderen Weiterbildung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung die Nanostruktur teilweise oder vollständig oxidisch ausgebildet werden.
  • Ferner ist es alternativ oder zusätzlich denkbar, dass gemäß einer weiteren Fortbildung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung die Nanostruktur mit oder aus Nanopartikeln ausgebildet wird.
  • Der Speichermaterialbereich und insbesondere die Nanostruktur können zusätzlich oder alternativ bei einer anderen vorteilhaften Weiterbildung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung mit oder aus einem Material oder einer Mehrzahl von Materialien aus der Gruppe ausgebildet werden, die besteht aus einem Wolframoxid oder WOx, einem Titanoxid oder TiOx und einem Molybdänoxid oder MoOx.
  • Besonders vorteilhaft ist es, wenn die Nanostruktur zusätzlich oder alternativ bei einer anderen vorteilhaften Weiterbildung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung als eine Monoschicht ausgebildet wird.
  • Es ist von besonderem Vorteil, wenn die Nanostruktur und insbesondere das Nanopartikel gemäß einer anderen alternativen oder zusätzlichen Ausgestaltung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung mit oder aus einer eine Abfolge von Schichten oder Bereichen ausgebildet werden.
  • Es ist ferner in vorteilhafter Weise bei einer anderen alternativen oder zusätzlichen Ausgestaltung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung vorgesehen, dass die Nanostruktur und insbesondere das Nanopartikel mit einer lateralen Ausdehnung im Bereich von etwa 7 nm bis etwa 3 nm ausgebildet werden.
  • Bei einer anderen bevorzugten Weiterbildung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung können das Speicherelement und insbesondere das Nanopartikel zusätzlich oder alternativ mit einer lateralen Flächendimensionierung im Bereich von etwa 7 nm × 7 nm ausgebildet werden.
  • Des Weiteren kann es bei einer anderen vorteilhaften Weiterbildung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung vorgesehen sein, dass die Nanostruktur und insbesondere das Nanopartikel mit oder aus einem Chalcogenidmaterial oder einem Festkörperelektrolyten ausgebildet werden.
  • Auch hinsichtlich der Elektroden bieten sich verschiedenen vorteilhafte materielle Ausgestaltungen beim Herstellen an.
  • So kann es bei einer anderen vorteilhaften Weiterbildung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung alternativ oder zusätzlich vorgesehen sein, dass die erste oder untere Elektrodeneinrichtung mit oder aus einem Material oder einer Mehrzahl von Materialien ausgebildet wird aus der Gruppe, die gebildet wird von Wolfram, Molybdän, Titan und deren Nitride.
  • Alternativ oder zusätzlich ist gemäß einer anderen Ausgestaltung des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung denkbar, dass die zweite oder obere Elektrodeneinrichtung mit oder aus einem Material oder einer Mehrzahl von Materialien ausgebil det wird aus der Gruppe, die gebildet wird von Silber, Kupfer und Aluminium.
  • Als eine oder als die aktivierende Spezies kann gemäß einer besonders bevorzugten Ausführungsform des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung zusätzlich oder alternativ eine Spezies aus der Gruppe vorgesehen werden, die aus Metallionen, Silberionen und Silberkationen besteht.
  • Das Speicherelement und insbesondere das Nanopartikel können gemäß einer anderen alternativen oder zusätzlichen und bevorzugten Ausführungsform des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung lateral in einem Isolationsbereich eingebettet ausgebildet werden.
  • Alternativ dazu ist es denkbar, dass gemäß einer anderen alternativen und bevorzugten Ausführungsform des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung das Speicherelement und insbesondere das Nanopartikel in Ausnehmungen oder in einer Ausnehmung eines zwischen der ersten oder unteren Elektrodeneinrichtung und der zweiten oder oberen Elektrodeneinrichtung vorgesehenen Isolationsbereich ausgebildet werden.
  • Alternativ oder zusätzlich ist es auch denkbar, dass das Speicherelement und insbesondere das Nanopartikel gemäß einer anderen alternativen oder zusätzlichen Ausgestaltungsform des Verfahrens zum Herstellen einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung mit einer vergleichsweise geringen Zahl potentieller Strompfade oder Leitungspfade ausgebildet werden, insbesondere mit einer Anzahl von Strompfaden im Bereich von etwa 1 bis etwa 5.
  • Vorzugsweise wird die nichtflüchtige Speicherzelle gemäß der vorliegenden Erfindung als CBRAM-Zelle ausgebildet.
  • Des Weiteren wird gemäß der vorliegenden Erfindung auch eine Speichereinrichtung geschaffen. Diese weist erfindungsgemäß eine Mehrzahl erfindungsgemäßer Speicherzellen auf.
  • Diese und weitere Aspekte der vorliegenden Erfindung werden nachfolgend mit anderen Worten weiter erläutert:
    Die Erfindung betrifft insbesondere auch eine Methode zur Herstellung einer resistiv schaltenden und nichtflüchtigen Speicherzelle.
  • Ziel der Erfindung ist unter anderem die Schaffung eines nichtflüchtigen Speicherelements, welches sich durch eine gute Skalierbarkeit, z. B. bis zu nanoskaligen Dimensionen auszeichnet, niedrige Schaltspannungen bei niedrigen Schaltzeiten gewährleistet und bei guter Temperaturstabilität eine hohe Anzahl von Schaltzyklen erreicht.
  • Im Gegensatz dazu werden die bisher eingesetzten Speicherkonzepte, z. B. Floating-Gate-Speicher, Flashspeicher und DRAM-Konzepte, aufgrund ihres auf Speicherung von Ladungen basierendem Mechanismus in absehbarer Zeit an Skalierungsgrenzen stoßen.
  • Weiterhin stellen – wie im Fall des Flash-Konzeptes – die hohen Schaltspannungen und die begrenzte Zahl der Lese- und Schreibzyklen und – wie im Fall des DRAM – die sehr begrenzte Dauer der Speicherung des Ladungszustandes, zusätzliche. Probleme dar, die bisher nicht optimal gelöst werden konnten.
  • Das mit dieser Erfindung vorgeschlagene Speicherkonzept bietet eine Alternative zu den Flash- und DRRM-Konzepten und vermeidet die beschriebenen Probleme in beiden Technologien: [Kozicki97], [Kozicki02], [Kozicki03].
  • Mit dieser Erfindung soll insbesondere das Ausschaltverhalten oder das Verhalten bei einem Erase-Vorgang bei WOx-Speicherelementen in Richtung kürzerer Löschzeiten verbessert werden.
  • Dies erfolgt erfindungsgemäß insbesondere dadurch, dass die aktiven Speicherelemente in Form von oxidierten Nanopartikeln mit Dimensionen im Bereich von etwa 3 nm bis etwa 7 nm auf der Bottomelektrode gebildet werden.
  • Bekannte Technologien verfolgen in der Mehrzahl das Prinzip der Ladungsspeicherung, und zwar basierend auf den in den Standard-CMOS-Prozessen verwendeten Materialien. Das beim DRAM-Konzept bestehende Problem der Leckströme im Speicherkondensator, die zum Ladungsverlust führt, wird derzeit durch ständiges Auffrischen der gespeicherten Ladung nur unbefriedigend gelöst.
  • Bei den Flashkonzepten begegnet man dem Problem der begrenzten Schreib- und Lesezyklen durch das Vorsehen von Barrierenschichten, während für die hohen Spannungen und langsamen Lese- und Schreibzyklen derzeit noch keine optimale Lösung gefunden wurde.
  • Das hier verwendete Speicherkonzept beruht nicht auf der Speicherung von Ladungen, sondern auf dem Widerstandsunterschied zwischen zwei stabilen Zuständen im Speichermaterialbereich der Speicherzelle. Dieser Effekt kann z. B. durch eine hohe Beweglichkeit von z. B. Silberionen in z. B. einem isolierenden WOx-Matixmaterial bei einem angelegten elektrischen Feld hervorgerufen werden.
  • Während das Programmieren eines solchen Speicherelementes im Bereich von Nanosekunden erfolgen kann, ist der Löschprozess bei herkömmlichen derartigen Zellen erheblich langsamer.
  • Beim Programmieren ist es für das Speicherelement ausreichend, das bei anliegendem Feld ein Strompfad bzw. eine leitfähige, elementare Ag-Brücke durch das WOx-Matrixmaterial von Top – zu Bottomelektrode sich ausbildet. Im niederohmigen On-Zustand erreichen aber bei größer dimensionierten Strukturen eine oder mehrere eigenständige Ag-Brücken mit größeren lateralen Dimensionen die Bottomelektrode, die dann beim Löschvorgang bei umgekehrter Polarität wieder in Ag-Ionen und Elektronen aufgelöst werden müssen. Dieser Prozess bis zum Wiederherstellen des hochohmigen Zustandes erfolgt bisher in einer erheblich längeren Zeitspanne. Eine Methode oder Vorrichtung diese Löschzeiten des CBRAMs spürbar zu verkürzen ist bisher nicht bekannt geworden.
  • Das in der Erfindung beschriebene Speicherkonzept beruht nicht auf der Speicherung von Ladungen, sondern auf dem Widerstandsunterschied zwischen zwei stabilen Zuständen, der durch die große Beweglichkeit von Silberionen in einem Matrixmaterial bei einem angelegten elektrischen Feld hervorgerufen wird.
  • Im programmierten, niederohmigen Zustand des Speicherelementes überbrückt eine von der Topelektrode zur Bottomelektrode reichende durchgängige Ag-Ionenbrücke das hochohmige WOx-Matrixmaterial.
  • Während das Programmieren des Speicherelementes im Bereich von Nanosekunden erfolgen kann, ist der Löschprozess erheblich langsamer. Beim Programmieren ist es für das Speicherelement ausreichend, dass sich bei anliegendem Feld mindestens ein Strompfad bzw. eine leitfähige Ag-Brücke durch das WOx-Matrixmaterial hindurch von der Topelektrode zur Bottomelektrode ausbildet. Etwaig entstehende weitere Brücken ändern an dem niederohmigen Zustand prinzipiell nichts mehr, weil das Matrixmaterial bereits mit der ersten Brücke kurzgeschlossen wird.
  • In der Funktionsweise des CBRAMs werden bei den bisher erreichten lateralen Dimensionen des Speicherelementes von ca. 50 nm offensichtlich mehrere Brücken ausgebildet oder aber, falls nur eine Brücke existiert, erreicht diese solche Dimensionen, dass es eine erhebliche längere Zeit dauert, um diese wieder beim Löschvorgang aufzulösen bzw. zu unterbrechen.
  • In der vorliegenden Erfindung wird eine Anordnung vorgeschlagen, mit der die Zahl der leitenden Brücken reduziert und/oder die Ausbildung von durchgängig größeren clusterartigen Ag-Ionenbrücken im programmierten Zustand verhindert werden kann.
  • Vorzugsweise soll je Speicherzelle, also je Speicherelement nur eine Strompfad ausbildbar sein.
  • Der Erfindung liegt damit die Idee zugrunde, beispielsweise mittels einer selbst organisierten WOx-Nanostruktur, abgeschieden auf der W-Bottomelektrode, eine Nanospeicherzelle zu erzeugen, die insbesondere aufgrund ihrer lateralen Dimension im Bereich von etwa 3 nm bis etwa 7 nm in der Regel nur einen Strompfad bzw. nur eine durchgängige Ag-Brücke von der Topelektrode bis hin zur Bottomelektrode zulässt, wobei insbesondere deren Dimension durch die Nanopartikelspeicherzelle begrenzt wird.
  • Die Bildung von oxidischen Nanopartikeln, z. B. von ZnO-Nanopartikeln, wird inzwischen technologisch beherrscht und aufgrund der Art der chemischen Synthese auf viele Elemente bzw. Moleküle anwendbar: [Clay 98] und [Mulligan03].
  • Aufgrund der begrenzten Konglomeratausdehnung der Ag-Atome in dem WOx-Nanopartikel wird es möglich die durchgängigen Ag-Brücken im niederohmigen Zustand schneller zu unterbrechen, d. h. die Ag-Brücke im Reoxidationsvorgang bei entsprechender Polung in positive Ag-Ionen und Elektronen aufzutrennen und den entsprechenden Elektroden zu zuführen, und das Speicherelement schneller, d. h. in kürzeren Zeiten mit vergleichbaren Strom / Spannungsimpulsen vom niederohmigen in den hochohmigen Zustand zurückzuführen. Außerdem kann mit diesem Lösungsansatz die Packungsdichte des CBRAM Speichers erheblich erhöht werden, da die effektive Speicherzelle Dimensionen von 7nm × 7 nm und weniger erreichen kann.
  • Ein Aspekt der Erfindung basiert auf der Herstellung bzw. selbst organisierten Abscheidung oder SAM-Abscheidung einer Nanopartikelstruktur aus einem oder mit einem WOx-Matrixmaterial auf der Bottomelektrode.
  • Damit kann die effektive Fläche der CBRAM-Speicherzelle auf Dimensionen von etwa 7 nm × 7 nm und kleiner verringert werden und somit auch die Packungsdichte erhöht werden. Mittels dieser Nanopartikelspeicherzelle ist es somit möglich, die Anzahl der Ag-Clusterbrücken, die sich im programmierten Zustand des Speicherelementes ausbilden können auf nahezu eine Brücke zu reduzieren.
  • Es kann damit eine Brücke mit einer lateral sehr begrenzten Ausdehnung erreicht werden, die in erheblich kürzeren Zeiten als bisher realisiert durch Anlegen eines Eraseimpulses oder Löschpulses wieder in Ag-Ionen und Elektronen aufgelöst werden kann.
  • Eine bevorzugte Ausführung der hier vorgeschlagenen Speicherzelle sieht einen Sandwichaufbau oder Schichtaufbau, bestehend aus
    • a) eine erster Elektrode,
    • b) einer Nanopartikelstruktur,
    • c) einem Teil der WOx-Partikelstruktur, der mit Ag dotiert ist, und
    • d) einer zweiter Elektrode,
    vor.
  • Diese Anordnung kann in horizontaler oder vertikaler Ausführung auf einem Halbleitersubstrat realisiert werden und ist unabhängig von den gewählten Elektrodenmaterialien.
  • Eine bevorzugte Ausführungsform sieht jedoch vor, die Elektrodenmaterialien aus inerten oder hoch schmelzenden Elementen zu wählen, z. B. W, Mo, Ti, die einen ohmschen Kontakt mit dem Ag-dotierten oxidischen Matrixmaterial bilden. Das unter b) angeführte Chalcogenidmaterial kann in einer vorteilhaften Ausführung eine der folgenden Verbindungen sein: WOx, TiOx MoOx. Für die zweite Elektrode wird vorteilhafterweise Ag, Cu oder Al verwendet.
  • Die verschiedenen oxidischen Nanopartikelmaterialien mit Dimensionen zwischen 3 nm bis 15 nm eingesetzt werden. Die Schichtdicke dieser Nanopartikel sollte im Bereich von 3 nm bis 5 nm liegen, so dass die Nanopartikelmatrix elektrisch isolierend wirkt.
  • Diese sandwichartige oder schichtartige Struktur kann z. B. in folgender Weise hergestellt werden:
    Das Abscheiden einer ersten Elektrodenschicht, z. B. von oder mit Mo oder W, kann mittels konventionellem Sputterverfahren oder jedem beliebigen anderen Abscheideverfahren geleistet werden, z. B. Aufdampfen, CVD-Verfahren, PLD, etc. Dieses Material wird dabei i.a. in ein vorher geätztes Loch gefüllt und dann mittels CMP (Chemisch Mechanisches Polieren) planarisiert. Dabei sind alternative Strukturierungsverfahren wie Abscheiden und anschließendes Ätzen entsprechend analog einsetzbar. Im weiteren wird die so gefertigte erste Elektrode mit einem Dielektrikum beschichtet und ein Loch durch dieses Dielektrikum geätzt, so dass das im folgenden abgeschiedene Chalkogenidmaterial einen direkten (elektrischen) Kontakt zur Elektrodenschicht aufweist. Neben der Viastruktur ist es ebenso möglich, die Bottomelektrode in einer so genannten Steckerform oder Plugform auszubilden, indem mittels Lithographischer Methoden eine steckerförmige Bottomelektroden erzeugt wird, über die nachfolgend eine Isolierschicht (SiO2 oder SiN) mittels CVD abgeschieden wird. Diese Isolierschicht wird über der Bottomelektrode mittels CMP entfernt, so dass die Bottomelektrode eingebettet in der Isolierschicht nach oben offen mit der Nanomaske belegt werden kann.
  • Die Herstellung einer oxidischen Nanomaskenstruktur wird in [Mulligan 03] und [Clay 98] am Beispiel von ZnO ausführlich beschrieben. Ausgangssubstanzen für die Synthese sind Diblock-Copolymere bestehend aus Polynorborene und Polynorborene-dicarboxyl-Säure. Diese Copolymere bilden die Vorlage für die Nanopartikelstruktur. Nach der Synthese des Copolymers wird dieser nach dem Trocknen wieder in Lösung gebracht, in diese dann die entsprechende stöchiometrische Menge WC12 (gewonnen durch Disproportionierung des W-Tetrachlorids) ebenfalls in Lösung in Tetrahydrofuran (THF) befindlich eingebracht wird. Die WCl2+ Kationen verbinden sich in der Lösung mit den Carboxylgruppen des zweiten Copolymers im Block.
  • Wird diese Lösung auf das Substrat, beispielsweise eine W-Bottomelektrodenschicht, gebracht, wächst die Schicht in einem selbst organisierten Prozess in hexagonal geordneter Weise. Dabei kann die Lösung mittels schleudern aufgebracht oder aber der Wafer in die Lösung getaucht werden. Das Metallsalz kann mittels NH4OH Lauge in ein Metalloxid umgewandelt werden und das Copolymer mittels Plasmaashing entfernt werden. Nach dieser Prozedur verbleibt auf dem Wafer eine Nanomaskenstruktur gebildet aus Nanopartikeln. Die Partikelgröße und die Nanomaskenöffnungen lassen in Dimensionen sich zwischen 3nm und 15nm variieren [Landfester 04].
  • Nach dem Aufbringen der Ag-Dotierschicht mittels Sputtern in einer Ar-Atmosphäre erfolgt die Photodiffusion der Ag-Dotierschicht in die Nanopartikel hinein. Die so hergestellte Schichtenfolge wird dann mittels Abscheiden der zweiten Elektrode in einem Sputterprozess zur Speicherzelle komplettiert. Im Anhang wird der Herstellungsprozess schematisch dargestellt.
  • Diese und weitere Aspekte der vorliegenden Erfindung werden nachfolgend anhand bevorzugter Ausführungsformen auf der Grundlage der beigefügten schematischen Zeichnungen weiter erläutert.
  • 1-10 zeigen in schematischer und geschnittener Seitenansicht Zwischenstufen oder Zwischenzustände, die bei einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erreicht werden.
  • 11 zeigt in schematischer und geschnittener Draufsicht eine Ausführungsform der erfindungsgemäßen Speichereinrichtung.
  • Nachfolgend werden funktionell oder strukturell ähnliche oder vergleichbare Elemente mit denselben Bezugszeichen bezeich net, ohne dass in jedem Fall ihres Auftretens eine detaillierte Beschreibung der jeweiligen Strukturen oder Elemente wiederholt wird.
  • Gemäß dem in 1 dargestellten Zwischenzustand wird zunächst ein Halbleitermaterialbereich 20 mit einem Oberflächenbereich 20a ausgebildet oder bereitgestellt, wobei der Oberflächenbereich 20a im Wesentlichen planar ist.
  • Im Übergang zu dem in 2 dargestellten Zwischenzustand wird dann auf dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 eine Schicht eines Material 15 für eine erste oder untere Elektrodeneinrichtung 14 mit einem Oberflächenbereich 14a, 15a ausgebildet.
  • Im Übergang zu dem in 3 dargestellten Zwischenzustand wird dann auf dem Oberflächenbereich 14a, 15a des Materials 15 für die erste oder untere Elektrodeneinrichtung 14 äquidistant eine Mehrzahl Halbleitermaterialbereiche 16 für eine Mehrzahl auszubildender Halbleiterspeicherelemente 10 ausgebildet. Erfindungsgemäß sind die Speichermaterialbereiche 16 aus oder mit einer Nanostruktur 16' ausgebildet. Insbesondere kann jeder der Speichermaterialbereiche 16 als solcher auch jeweils von einem einzelnen Nanopartikel 16'' gebildet werden. Die Speichermaterialbereiche 16 besitzen jeweils einen Oberflächenbereich 16a. Zwischen direkt benachbarten Speichermaterialbereichen 16, Nanostrukturen 16' oder Nanopartikeln 16'' ist jeweils eine Ausnehmung 32' vorgesehen, durch welche die Oberfläche 14a der darunter liegenden ersten Elektrodeneinrichtung 14 freigelegt wird..
  • Im Übergang zu dem in 4 dargestellten Zwischenzustand werden nun die zwischen den Speichermaterialbereichen 16 vorgesehenen Ausnehmungen 32' oder Zwischenräume 32' mit einem Isolationsbereich 30 aus einem Isolationsmaterial 31 aufgefüllt, so dass deren Oberflächenbereiche 30a, 31a mit den Oberflächenbereichen 16a der Speichermaterialbereiche 16 bündig abschließen.
  • Die Speichermaterialbereich 16 bestehen z. B. aus einem Festkörperelektrolyten oder aus einem Chalcogenidmaterial.
  • Im Übergang zu dem in 5 dargestellten Zwischenzustand wird dann auf den Oberflächenbereichen 30a und 16a der Isolationsbereiche 30 bzw. der Speichermaterialbereiche 16 eine Schicht 40 mit oder aus einem aktivierenden Material 41 mit einem Oberflächenbereich 40a, 41a abgeschieden. Diese Schicht 40 bzw. das aktivierende Material 41 beinhalten mindestens eine aktivierende Spezies, durch welche die Speichermaterialbereiche 16 aktivierbar sind.
  • Im Übergang zu dem in 6 dargestellten Zwischenzustand wird nun auf die Struktur der 5 eine aktivierende Strahlung 50 über den Oberflächenbereich 40a der Schicht 40 bzw. des aktivierenden Materials 41 eingekoppelt. Auf diese Art und Weise können die aktivierenden Spezies aus der Schicht 40 des aktivierenden Materials 41 über die Oberfläche 16a der Speichermaterialbereiche 16 in diese eintreten und die jeweiligen Speichermaterialbereiche 16 aktivieren.
  • Dies ist in 7 dargestellt, wo sich durch Übertritt, das heißt durch fotoinduzierte Diffusion der Spezies aus der Materialschicht 40 mit dem Aktivierungsmaterial 41 in die jeweiligen Speichermaterialbereiche 16 hinein in diesen eine zweigeteilte Struktur ergibt, so dass nunmehr ein unveränderter erster oder unterer Bereich 16-1 der Speichermaterialbereiche 16 und ein aktivierter zweiter oder oberer Bereich 16-2 vorliegen, welche durch Aufnahme aktivierender Spezies mittels Diffusion aus der Schicht 40 und dem aktivierenden Material 41 als Reservoir entstehen. Auf diese Art und Weise entsteht, wie das in 7 dargestellt ist, der jeweilige Speichermaterialbereich 16 im Sinne einer Nanostruktur 16', z. B. jeweils im Sinne eines einzelnen Nanopartikels 16'', des jeweiligen Speicherelements 11 mit einem ersten oder unteren Bereich 16-1 und einem zweiten oder oberen Bereich 16-2 des Speichermaterialbereichs 16.
  • In 8 ist dargestellt, dass entweder die in 7 noch vorhandene Schicht 40 mit dem aktivierenden Material 41 aufgebraucht oder aber nach Abschluss der Aktivierung von den Oberflächen 30a und 16a entfernt wird. Somit liegen die Oberflächen 30a und 16a der Isolationsbereiche 30 bzw. der Speichermaterialbereiche 16 wieder frei.
  • Im Übergang zu dem in 9 dargestellten Zwischenzustand können, nämlich in einem optionalen Zwischenschritt, mittels eines Rasterkraft- oder Rastertunnelmikroskops 60 die unterschiedlichen Oberflächenbereiche 16a der in 8 und 9 gezeigten Struktur kontaktiert werden. Dies lässt auch eine entsprechende Dimensions- oder Größenanalyse zu.
  • Im Übergang zu dem in 10 dargestellten Zwischenzustand wird dann auf den Oberflächen 16a und 30a der Speichermaterialbereiche 16 bzw. der dazwischen vorgesehenen Isolationsbereiche 30 ein Material 19 für die zweite oder obere Elektrodeneinrichtung 18 mit einem Oberflächenbereich 18a ausgebildet. Aus der Anordnung der 10 ergibt sich, dass die erste oder untere Elektrodeneinrichtung 14 und die zweite oder obere Elektrodeneinrichtung 18 gemäß der in 10 gezeigten Struktur zunächst für sämtliche Speicherzellen 10 mit den Speicherelementen 11 gemeinsam ausgebildet sind.
  • In 11 ist in Draufsicht auf die in 10 gezeigte Struktur zusätzlich angedeutet, wie die einzelnen Speicherzellen 10 mit den Speicherelementen 11 im Rahmen einer ge meinsamen Speichereinrichtung 1 auf dem zugrunde liegenden Halbleitermaterial 20 voneinander isoliert oder vereinzelt werden können.
  • Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens werden z. B. auf der Oberfläche 20a eines Siliziumwafers 20 und einem darauf vorgesehenen Wolfram-Bottomkontakt als erster oder unteren Elektrodeneinrichtung 14 auf deren Oberflächenbereich 14a voneinander lateral beabstandet Nanopartikel 16'' aus einem Wolframoxid ausgebildet, die für eine jeweilige auszubildende Speicherzelle 10 mit einem entsprechenden Speicherelement 11 den Speichermaterialbereich 16 mit der Nanostruktur 16' bilden. In den Zwischenräumen 32' zwischen benachbarten Nanopartikeln 16'' wird dann ein Isolationsbereich 30 ausgebildet, z. B. durch ganzflächiges Abscheiden einer Siliziumdioxidschicht, z. B. mittels CVD, und nachfolgendem CMP mit Stopp auf den Oberflächenbereich 16a der Speichermaterialbereiche 16. Es folgt dann das Abscheiden einer Reservoirschicht 40 mit einem aktivierenden Material 41, z. B. durch Sputtern von Silber, mit nachfolgender Fotodiffusion über Einkoppeln entsprechender Strahlung 50. Das gesputterte Silber 41 dient also als Silberdiffusionsschicht 40 für die Aktivierung der zugrunde liegenden Speichermaterialbereiche 16 oder Nanopartikel 16'. Nachfolgend wird dann nach der Silberdiffusion die verbleibende Silberschicht durch Silber-CMP oder Silberätzen mittels einer KJ/J2-Lösung entfernt, so dass auf diese Art und Weise eine W/WOx-Struktur als Speicherelement 11 für eine Speicherzelle 10 vorliegt, z. B. mit einem Topkontakt auf einer Fläche von ca. 15 nm × 16 nm. Mittels Elektronenstrahlunterteilung kann die oben beschriebene WOx-Struktur in Segmente unterteilt werden. Ein Metalltopkontakt kann dann in gesputterter Art und Weise aufgebracht werden, z. B. unter Verwendung von Silber oder unter Verwendung von Aluminium. Als Speicherelement 11 dient dann eine Kombination aus einem undotierten Teil 16-1 eines Wolframoxidnanopartikels 16'', welcher unten angeordnet ist und in direktem Kontakt steht mit der Oberfläche 14a der ersten oder unteren Elektrodeneinrichtung 14, und einem mit Silber dotierten Teil 16-2 des mit Silber dotierten Wolframoxidnanopartikels 16'', welcher innerhalb der Nanostruktur 16' des Speichermaterialbereichs 16 oben und somit in direktem Kontakt mit der zweiten oder oberen Elektrodeneinrichtung 18 ausgebildet ist.
  • Zitierte Literatur
    • [Kozicki97] M. Kozicki, WO97/48032, 1997, und dort genannte Literatur.
    • [Kozicki02] M. Kozicki, US Patent US6418049B1, 2002, und dort genannte Literatur.
    • [Kozicki03] M. Kozicki, WO03/032392A2,3, 2003, M. Kozicki, US2003/0209971A1, 2003, und M. Kozicki, US2003/0209728A1, 2003, sowie dort genannte Literatur.
    • [Clay 98] R. T. Clay, R. E. Cohen; Supramol. Scienc. Vol. 5 (1998), S. 41.
    • [Mulligan 03] R. F. Mulligan, A. Iliadis, P. Kofinas: J. Appl. Polymer Science, Vol. 89, (2003), S. 1058.
    • [Landfester 04] K.Landfester; SFB 569 (TP G2), Uni Ulm, 2004.
  • 1
    Speichereinrichtung, Halbleiterspeichereinrich
    tung
    10
    Speicherzelle, Halbleiterspeicherzelle
    11
    Speicherelement, Halbleiterspeicherelement
    14
    erste Elektrodeneinrichtung, untere Elektroden
    einrichtung, Bottomelektrodeneinrichtung
    14a
    Oberflächenbereich
    15
    Material für die erste oder untere Elektroden
    einrichtung 14
    15a
    Oberflächenbereich
    16
    Speichermaterialbereich
    16a
    Oberflächenbereich
    16'
    Nanostruktur
    16''
    Nanopartikel
    16-1
    erster oder unterer Bereich des Speichermateri
    albereichs 16, insbesondere undotiert
    16-2
    zweiter oder oberer Bereich des Speichermateri
    albereichs 16, insbesondere dotiert
    18
    zweite Elektrodeneinrichtung, obere Elektroden
    einrichtung, Topelektrodeneinrichtung
    18a
    Oberflächenbereich
    19
    Material der ersten/oberen Elektrodeneinrichtung
    18
    19a
    Pberflächenbereich
    20
    Halbleitermaterialbereich, Substrat
    20a
    Oberflächenbereich
    30
    Isolationsbereich
    30a
    Oberflächenbereich
    31
    Material für den Isolationsbereich 30
    31a
    Oberflächenbereich
    40
    Materialschicht/Materialbereich für das aktivie
    rende Material 41, Reservoir
    40a
    Oberflächenbereich
    41
    Material des Reservoirs 40
    41a
    Oberflächenbereich
    50
    aktivierende Strahlung
    60
    Rastersondenmikroskop

Claims (38)

  1. Nichtflüchtige Speicherzelle (10), – bei welcher als Speicherelement (11) zwischen einer ersten oder unteren Elektrodeneinrichtung (14) und einer zweiten oder oberen Elektrodeneinrichtung (18) ein mittels mindestens einer Spezies aktivierter oder aktivierbarer Speichermaterialbereich (16) vorgesehen ist und – bei welcher der Speichermaterialbereich (16) mit oder aus einer Nanostruktur (16') ausgebildet ist.
  2. Speicherzelle nach Anspruch 1, bei welcher die Nanostruktur (16') als selbst organisierte Struktur ausgebildet ist.
  3. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher die Nanostruktur (16') teilweise oder vollständig oxidisch ausgebildet ist.
  4. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher die Nanostruktur (16') mit oder aus Nanopartikeln (16'') ausgebildet ist.
  5. Speicherzelle nach einem der vorangehenden Ansprüche 1 bis 3, bei welcher die Nanostruktur (16') aus einem einzelnen Nanopartikel (16'') ausgebildet ist.
  6. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher der Speichermaterialbereich (16) und insbesondere die Nanostruktur (16') mit oder aus einem Material oder einer Mehrzahl von Materialien aus der Gruppe ausgebildet sind, die besteht aus einem Wolframoxid oder WOx, einem Titanoxid oder TiOx und einem Molybdänoxid oder MoOx.
  7. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher die Nanostruktur (16') als eine Monoschicht ausgebildet ist.
  8. Speicherzelle nach einem der vorangehenden Ansprüche, bei welchem die Nanostruktur (16') und insbesondere das Nanopartikel (16'') mit oder aus einer eine Abfolge von Schichten oder Bereichen (16-1, 16-2) ausgebildet sind.
  9. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher die Nanostruktur (16') und insbesondere das Nanopartikel (16'') mit einer lateralen Ausdehnung im Bereich von etwa 7 nm bis etwa 3 nm ausgebildet sind.
  10. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher das Speicherelement (11) und insbesondere das Nanopartikel (16'') mit einer lateralen Flächendimensionierung im Bereich von etwa 7 nm × 7 nm ausgebildet sind.
  11. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher die Nanostruktur (16') und insbesondere das Nanopartikel (16'') mit oder aus einem Chalcogenidmaterial oder einem Festkörperelektrolyten ausgebildet sind.
  12. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher die erste oder untere Elektrodeneinrichtung (14) mit oder aus einem Material oder einer Mehrzahl von Materialien ausgebildet ist aus der Gruppe, die gebildet wird von Wolfram, Molybdän, Titan und deren Nitride.
  13. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher die zweite oder obere Elektrodeneinrichtung (18) mit oder aus einem Material oder einer Mehrzahl von Materialien ausgebildet ist aus der Gruppe, die gebildet wird von Silber, Kupfer und Aluminium.
  14. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher als eine oder als die aktivierende Spezies eine Spezies aus der Gruppe vorgesehen ist, die besteht aus Metallionen, Silberionen und Silberkationen.
  15. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher das Speicherelement (11) und insbesondere das Nanopartikel (16'') lateral in einem Isolationsbereich (30) eingebettet sind.
  16. Speicherzelle nach einem der vorangehenden Ansprüche 1 bis 14, bei welcher das Speicherelement (11) und insbesondere das Nanopartikel (16'') in Ausnehmungen (32) eines zwischen der ersten oder unteren Elektrodeneinrichtung (14) und der zweiten oder oberen Elektrodeneinrichtung (18) vorgesehenen Isolationsbereich (30) ausgebildet sind.
  17. Speicherzelle nach einem der vorangehenden Ansprüche, bei welcher das Speicherelement (11) und insbesondere das Nanopartikel (16'') mit einer vergleichsweise geringen Zahl potentieller Strompfade oder Leitungspfade ausgebildet sind, insbesondere im Bereich von etwa 1 bis etwa 5.
  18. Speicherzelle nach einem der vorangehenden Ansprüche, welche als CBRAM-Zelle ausgebildet ist.
  19. Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle (10), – bei welchem als Speicherelement (11) zwischen einer ersten oder unteren Elektrodeneinrichtung (14) und einer zweiten oder oberen Elektrodeneinrichtung (18) ein mittels mindestens einer Spezies aktivierter oder aktivierbarer Speichermaterialbereich (16) vorgesehen wird und – bei welchem der Speichermaterialbereich (16) mit oder aus einer Nanostruktur (16') ausgebildet wird.
  20. Verfahren nach Anspruch 19, bei welchem die Nanostruktur (16') als selbst organisierte Struktur ausgebildet wird.
  21. Verfahren nach einem der vorangehenden Ansprüche 19 oder 20, bei welchem die Nanostruktur (16') teilweise oder vollständig oxidisch ausgebildet wird.
  22. Verfahren nach einem der vorangehenden Ansprüche 19 bis 21, bei welchem die Nanostruktur (16') mit oder aus Nanopartikeln (16'') ausgebildet wird.
  23. Verfahren nach einem der vorangehenden Ansprüche 19 bis 21, bei welchem die Nanostruktur (16') aus einem einzelnen Nanopartikel (16'') ausgebildet wird.
  24. Verfahren nach einem der vorangehenden Ansprüche 19 bis 23, bei welchem der Speichermaterialbereich (16) und insbesondere die Nanostruktur (16') mit oder aus einem Material oder einer Mehrzahl von Materialien aus der Gruppe ausgebildet werden, die besteht aus einem Wolframoxid oder WOx, einem Titanoxid oder TiOx und einem Molybdänoxid oder MoOx.
  25. Verfahren nach einem der vorangehenden Ansprüche 19 bis 24, bei welchem die Nanostruktur (16') als eine Monoschicht ausgebildet wird.
  26. Verfahren nach einem der vorangehenden Ansprüche 19 bis 25, bei welchem die Nanostruktur (16') und insbesondere das Nanopartikel (16'') mit einer eine Abfolge von Schichten oder Bereichen (16-1, 16-2) ausgebildet werden.
  27. Verfahren nach einem der vorangehenden Ansprüche 19 bis 26, bei welchem die Nanostruktur (16') und insbesondere das Nanopartikel (16'') mit einer lateralen Ausdehnung im Bereich von etwa 7 nm bis etwa 3 nm ausgebildet werden.
  28. Verfahren nach einem der vorangehenden Ansprüche 19 bis 27, bei welchem das Speicherelement (11) und insbesondere das Nanopartikel (16'') mit einer lateralen Flächendimensionierung im Bereich von etwa 7 nm × 7 nm ausgebildet werden.
  29. Verfahren nach einem der vorangehenden Ansprüche 19 bis 28, bei welchem die Nanostruktur (16') und insbesondere das Nanopartikel (16'') mit oder aus einem Chalcogenidmaterial oder einem Festkörperelektrolyten ausgebildet werden.
  30. Verfahren nach einem der vorangehenden Ansprüche 19 bis 29, bei welchem die Nanostruktur (16') und insbesondere das Nanopartikel (16'') mit oder aus einem Material oder einer Mehrzahl von Materialien aus der Gruppe ausgebildet werden, die besteht aus einem Wolframoxid oder WOx, einem Titanoxid oder TiOx und einem Molybdänoxid oder MoOx.
  31. Verfahren nach einem der vorangehenden Ansprüche 19 bis 30, bei welchem die erste oder untere Elektrodeneinrichtung (14) mit oder aus einem Material oder einer Mehrzahl von Materialien ausgebildet wird aus der Gruppe, die gebildet wird von Wolfram, Molybdän, Titan und deren Nitride.
  32. Verfahren nach einem der vorangehenden Ansprüche 19 bis 31, bei welchem die zweite oder obere Elektrodeneinrichtung (18) mit oder aus einem Material oder einer Mehrzahl von Materialien ausgebildet wird aus der Gruppe, die gebildet wird von Silber, Kupfer und Aluminium.
  33. Verfahren nach einem der vorangehenden Ansprüche 19 bis 32, bei welchem als eine oder als die aktivierende Spezies eine Spezies aus der Gruppe vorgesehen wird, die besteht aus Metallionen, Silberionen und Silberkationen.
  34. Verfahren nach einem der vorangehenden Ansprüche 19 bis 33, bei welcher das Speicherelement (11) und insbesondere das Nanopartikel (16'') lateral in einem Isolationsbereich (30) eingebettet werden.
  35. Verfahren nach einem der vorangehenden Ansprüche 19 bis 34, bei welchem das Speicherelement (11) und insbesondere das Nanopartikel (16'') in Ausnehmungen (32) eines zwischen der ersten oder unteren Elektrodeneinrichtung (14) und der zweiten oder oberen Elektrodeneinrichtung (18) vorgesehenen Isolationsbereich (30) ausgebildet werden.
  36. Verfahren nach einem der vorangehenden Ansprüche 19 bis 35, bei welchem das Speicherelement (11) mit einer vergleichsweise geringen Zahl potentieller Strompfade oder Leitungspfade ausgebildet wird, insbesondere im Bereich von 1 bis 5.
  37. Verfahren nach einem der vorangehenden Ansprüche 19 bis 36, bei welchem die Speicherzelle als CBRAM-Zelle ausgebildet wird.
  38. Speichereinrichtung, bei welcher eine Mehrzahl Speicherzellen (10) nach einem der Ansprüche 1 bis 18 vorgesehen ist.
DE102005016244A 2005-04-08 2005-04-08 Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung Ceased DE102005016244A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005016244A DE102005016244A1 (de) 2005-04-08 2005-04-08 Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung
US11/399,744 US7655939B2 (en) 2005-04-08 2006-04-07 Memory cell, memory device and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005016244A DE102005016244A1 (de) 2005-04-08 2005-04-08 Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE102005016244A1 true DE102005016244A1 (de) 2006-10-19

Family

ID=37055242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005016244A Ceased DE102005016244A1 (de) 2005-04-08 2005-04-08 Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (1) US7655939B2 (de)
DE (1) DE102005016244A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007045812A1 (de) * 2007-09-17 2009-04-09 Altis Semiconductor Snc Verfahren zum Herstellen einer Speicherzelle, Speicherzelle sowie integrierte Schaltung
DE102007050604A1 (de) * 2007-10-23 2009-04-30 Qimonda Ag Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790560B2 (en) * 2007-03-12 2010-09-07 Board Of Regents Of The Nevada System Of Higher Education Construction of flash memory chips and circuits from ordered nanoparticles
US20090103351A1 (en) * 2007-10-23 2009-04-23 Cay-Uwe Pinnow Integrated Circuit, Method of Manufacturing an Integrated Circuit, and Memory Module
US8742387B2 (en) * 2008-06-25 2014-06-03 Qimonda Ag Resistive memory devices with improved resistive changing elements
US9076523B2 (en) 2012-12-13 2015-07-07 Intermolecular, Inc. Methods of manufacturing embedded bipolar switching resistive memory
US8921821B2 (en) * 2013-01-10 2014-12-30 Micron Technology, Inc. Memory cells
CN103572233B (zh) * 2013-10-16 2015-09-23 中国科学院宁波材料技术与工程研究所 一种贵金属陶瓷薄膜及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250830A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Feldeffekttransistor-Anordnung und Schaltkreis-Array
US20050017759A1 (en) * 2003-05-28 2005-01-27 Infineon Technologies Ag Circuit element having a first layer of an electrically insulating substrate material and method for manufacturing a circuit element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
JP2006512782A (ja) * 2002-07-25 2006-04-13 カリフォルニア インスティテュート オヴ テクノロジー サブパターン転写ナノスケールインターフェースの確率的組立体
DE10256486A1 (de) 2002-12-03 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung
US7056409B2 (en) * 2003-04-17 2006-06-06 Nanosys, Inc. Structures, systems and methods for joining articles and materials and uses therefor
DE102004056973A1 (de) * 2004-11-25 2006-06-01 Infineon Technologies Ag Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
US7297975B2 (en) * 2005-07-28 2007-11-20 Infineon Technologies Ag Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
US7423906B2 (en) * 2006-03-14 2008-09-09 Infineon Technologies Ag Integrated circuit having a memory cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250830A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Feldeffekttransistor-Anordnung und Schaltkreis-Array
US20050017759A1 (en) * 2003-05-28 2005-01-27 Infineon Technologies Ag Circuit element having a first layer of an electrically insulating substrate material and method for manufacturing a circuit element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007045812A1 (de) * 2007-09-17 2009-04-09 Altis Semiconductor Snc Verfahren zum Herstellen einer Speicherzelle, Speicherzelle sowie integrierte Schaltung
DE102007045812B4 (de) * 2007-09-17 2011-12-22 Altis Semiconductor Snc Verfahren zum Herstellen einer Speicherzelle, Speicherzelle sowie integrierte Schaltung
DE102007050604A1 (de) * 2007-10-23 2009-04-30 Qimonda Ag Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul

Also Published As

Publication number Publication date
US7655939B2 (en) 2010-02-02
US20060255329A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE102008030419B4 (de) Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement
DE102004041894B3 (de) Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
EP1687855B1 (de) Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers
DE10128482A1 (de) Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE102020104126B4 (de) Verfahren zur erzeugung selbstausgerichteter heizelemente für pcram und entsprechende strukturen
DE102004011431B4 (de) Verfahren zum Herstellen eines nicht flüchtigen Halbleiterspeichers
DE102005014645B4 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102004056973A1 (de) Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE102020105102A1 (de) Datenspeicherstruktur zur verbesserung der zuverlässigkeit von speicherzellen
DE102004011430B4 (de) Halbleiterspeichereinrichtung
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE102004041893B4 (de) Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht
DE102005035445B4 (de) Nichtflüchtige, resistive Speicherzelle auf der Basis von Metalloxid-Nanopartikeln sowie Verfahren zu deren Herstellung und entsprechende Speicherzellenanordnung
DE102004061548A1 (de) Integration von 1T1R-CBRAM-Speicherzellen
DE102005001253A1 (de) Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102005016244A1 (de) Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher
EP2279511A1 (de) Speicher mit tunnelbarriere sowie verfahren zum schreiben und auslesen von information in diesem speicher
DE102006038077A1 (de) Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind
DE10256486A1 (de) Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung
DE102006020179B4 (de) Halbleiterwiderstandsspeicherbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection