[go: up one dir, main page]

DE102005014932B4 - Semiconductor component and method for its production - Google Patents

Semiconductor component and method for its production Download PDF

Info

Publication number
DE102005014932B4
DE102005014932B4 DE200510014932 DE102005014932A DE102005014932B4 DE 102005014932 B4 DE102005014932 B4 DE 102005014932B4 DE 200510014932 DE200510014932 DE 200510014932 DE 102005014932 A DE102005014932 A DE 102005014932A DE 102005014932 B4 DE102005014932 B4 DE 102005014932B4
Authority
DE
Germany
Prior art keywords
region
conductivity type
diffusion region
depth
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE200510014932
Other languages
German (de)
Other versions
DE102005014932A1 (en
Inventor
Toshiyuki Matsui
Yasuyuki Hoshi
Yasuyuki Kobayashi
Yasushi Miyasaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35424243&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102005014932(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Publication of DE102005014932A1 publication Critical patent/DE102005014932A1/en
Application granted granted Critical
Publication of DE102005014932B4 publication Critical patent/DE102005014932B4/en
Anticipated expiration legal-status Critical
Revoked legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauteil, umfassend:
– eine Halbleiterschicht (22) eines ersten Leitfähigkeitstyps;
– eine wenigstens 12,6 μm und maximal 22 μm tiefe Diffusionsregion (23), die aus einer Halbleiterregion des zweiten Leitfähigkeitstyps gebildet ist, die selektiv an einer Oberflächenschicht der Halbleiterschicht (22) des ersten Leitfähigkeitstyps gebildet ist, mit einer eine tiefste Position d1 aufweisenden p-n-Übergangsfläche (31), die die Übergangsfläche zwischen der Diffusionsregion (23) und der Halbleiterschicht (22) des ersten Leitfähigkeitstyps ist;
eine Kurzlebensdauer-Region (32), in der die Lebensdauer der Ladungsträger kürzer ist als die Lebensdauer der Ladungsträger in den anderen Regionen, indem ein Lebensdauerunterdrücker einbezogen ist, der gebildet ist durch Bestrahlung mit He-Ionen oder anderen leichten Ionen, wobei die Bestrahlung so durchgeführt wird, dass die Position der Spitze der Ionen in einen Bereich zwischen 80% und 120% der Tiefe d1 der Diffusionsregion (23) fällt, und die sich über die gesamte Halbleiterschicht (22) des ersten Leitfähigkeitstyps und die Diffusionsregion (23) erstreckt von...Semiconductor device comprising:
A semiconductor layer (22) of a first conductivity type;
An at least 12.6 μm and a maximum of 22 μm deep diffusion region (23) formed of a second conductivity type semiconductor region selectively formed on a surface layer of the first conductivity type semiconductor layer (22) having a lowest position d1 pn junction area (31), which is the junction area between the diffusion region (23) and the semiconductor layer (22) of the first conductivity type;
a short life region (32) in which the lifetime of the carriers is shorter than the lifetime of the carriers in the other regions by including a lifetime suppressor formed by irradiation with He ions or other light ions, the irradiation thus that the position of the tip of the ions falls within a range between 80% and 120% of the depth d1 of the diffusion region (23), and extends over the entire semiconductor layer (22) of the first conductivity type and the diffusion region (23) ...

Figure 00000001
Figure 00000001

Description

Die Erfindung bezieht sich auf ein Halbleiterbauteil, das auf einem Modul wie einem Leistungsmodul montiert ist, und speziell auf ein Halbleiterbauteil mit einer hohen Festigkeit gegen eine durch einen Blitz verursachte Spannungs-Stoßwelle, die auf das Halbleitermodul trifft, und bezieht sich weiterhin auf ein Verfahren zur Herstellung des Halbleiterbauteils.The The invention relates to a semiconductor device based on a Module is mounted as a power module, and specifically to one Semiconductor device with a high resistance to lightning caused voltage shock wave, which strikes the semiconductor module and continues to refer to Method for producing the semiconductor device.

Der Stand der Technik kennt solche Halbleiterbauteile, die z. B. in einem Kraftfahrzeug-Leistungsmodul oder -Strommoduls verwendet werden. Das Leistungsmodul ist ausgestattet mit einem Umsetzerabschnitt, einem Unterbrecher abschnitt, einem Inverterabschnitt und einem Thermistor. Der Umsetzerabschnitt enthält Umsetzerdioden, von denen jede üblicherweise aus einer pin-Diode besteht. Beispielsweise wird für ein Modul mit einer Nennspannung von 1.200 V oder 600 V eine pin-Diode mit einer Durchbruchspannung von mindestens 1.600 V bzw. mindestens 800 V als Umsetzerdiode verwendet.Of the The prior art knows such semiconductor devices, the z. In be used in a motor vehicle power module or module. The Power module is equipped with a converter section, a Breaker section, an inverter section and a thermistor. The converter section contains Converter diodes, each of which is commonly consists of a pin diode. For example, for a module with a nominal voltage of 1200 V or 600 V a pin diode with a breakdown voltage of at least 1,600 V or at least 800 V used as a converter diode.

Der Grund, warum eine Durchbruchspannung über der Nennspannung gefordert wird, ist, daß manchmal eine Spannung, die höher als die Nennspannung ist, am Modul anliegt und die pin-Diode dann so geschützt ist, daß in diesem Fall kein Durchbruch stattfindet. Darüber hinaus muß die pin-Diode, die als Umsetzerdiode verwendet wird, auch einen niedrigen Spannungsabfall in Durchlaßrichtung, also eine niedrige Vorwärtsspannung VF, haben. Beispielsweise wird für eine Umsetzerdiode bei einer Modul-Nennspannung von 1.200 V für die Vorwärtsspannung VF ein Wert in der Größenordnung von höchstens 1,2 V bis 1,5 V verlangt.Of the Reason why a breakdown voltage above the rated voltage is required is, that is sometimes a tension higher as the rated voltage is applied to the module and the pin diode then so protected is that in In this case no breakthrough takes place. In addition, the pin diode, the is used as a converter diode, even a low voltage drop in the forward direction, So a low forward voltage VF, have. For example, for a converter diode at a rated module voltage of 1200 V for the forward voltage VF is a value of the order of magnitude from at most 1.2V to 1.5V required.

Eine entsprechende planare pin-Diode umfaßt auf einer ersten Halbleiterschicht eine als Kathodenregion dienende zweite Halbleiterschicht. Im Oberflächenbereich der letzteren Schicht befindet sich eine Diffusionsregion, die als Anodenregion dient.A corresponding planar pin diode comprises on a first semiconductor layer a second semiconductor layer serving as a cathode region. In the surface area The latter layer is a diffusion region, which as Anode region serves.

Bei dem beschriebenen Leistungsmodul tritt, wenn eine von einem Blitzstrahl bewirkte Stoßwelle beim Modul eingeht, während der Umsetzerabschnitt in Betrieb ist, an diesem eine Stoßwelle mit einer steilen abfallenden Flanke (im folgenden bezeichnet als ”di/dt”) auf, wodurch gelegentlich die Umsetzerdiode beschädigt oder zerstört wird.at the described power module occurs when one of a lightning bolt caused shock wave at Module comes in while the converter section is in operation, at this a shock wave with a steep trailing edge (hereinafter referred to as "di / dt"), which occasionally damages or destroys the converter diode.

Die Bauteile sollen einer Stoßwelle mit einem hohen di/dt, wie beispielsweise einer Blitz-Stoßwelle, standhalten können. Im folgenden wird die Fähigkeit, einem solchen di/dt standzuhalten, also die di/dt-Standhaltefähigkeit, als di/dt-Festigkeit bezeichnet.The Components should be a shock wave with a high di / dt, such as a lightning shock wave, withstand can. The following is the ability to one to withstand such di / dt, that is, the di / dt stamina, termed di / dt strength.

Aus der EP 0 235 550 A1 ist ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung bekannt. Bei einem Halbleiterbauelement mit wenigstens einem zwischen Anode und Kathode angeordneten PN-Übergang (6), der von einer P-Schicht (2) und einer angrenzenden N-Schicht (3) gebildet wird, wird eine äußere Trägerstaubeschaltung dadurch überflüssig gemacht, dass die Lebensdauer der Träger innerhalb eines inhomogenen axialen Profils in einem Teilbereich herabgesetzt wird, wobei der Teilbereich wenigstens teilweise in der N-Schicht (3) liegt. Neben dem Wegfall der Trägerstaubeschaltung wird auch ein verbessertes Abschaltverhalten erreicht.From the EP 0 235 550 A1 For example, a semiconductor device and a method for its production are known. In a semiconductor device having at least one PN junction arranged between the anode and the cathode ( 6 ) derived from a P-layer ( 2 ) and an adjacent N-layer ( 3 ), an outer carrier dust circuit is rendered unnecessary by reducing the service life of the carriers within an inhomogeneous axial profile in a partial region, wherein the partial region is at least partially formed in the N-layer (FIG. 3 ) lies. In addition to eliminating the carrier dust circuit, an improved turn-off behavior is achieved.

Ferner ist aus der EP 0 024 657 A2 ein Thyristor bestehend aus einem vielschichtigen Halbleiterelement bekannt, welches eine planare Rekombinationsregion umfasst, die sich beidseitig eines planaren Kathoden-Emitter-Überganges erstreckt.Furthermore, from the EP 0 024 657 A2 a thyristor comprising a multilayer semiconductor element comprising a planar recombination region extending on both sides of a planar cathode-emitter junction.

In der Rückwärtserholungs-Betriebsphase der Diode wird aufgrund des übermäßig in einem peripheren Abschnitt eines Chips konzentrierten Stroms dort eine Wärme erzeugt, die in einer Beschädigung der Diode resultiert. Um dies zu vermeiden, wurde vorgeschlagen, daß eine Region mit Ladungsträgern kurzer Lebensdauer nur in einem Endabschnitt einer Elektrode der Diode durch eine Bestrahlung mit He-Ionen gebildet wird, um die Rückwärts-Erholungskapazität zu erhöhen (siehe z. B. JP 2001-135831 A . Die Bildung einer Region mit Trägern von kurzer Lebensdauer durch eine He-Ionenbestrahlung ist in einem anderen Dokument beschrieben (siehe z. B. JP 10-116998 A ).In the reverse recovery operating phase of the diode, heat is generated there due to the excessive current concentrated in a peripheral portion of a chip, resulting in damage to the diode. To avoid this, it has been proposed that a region having short life carriers be formed only in an end portion of one electrode of the diode by He ion irradiation to increase the reverse recovery capacity (see, eg, FIG. JP 2001-135831 A , The formation of a region with short lifetime carriers by He ion irradiation is described in another document (see, eg, US Pat. JP 10-116998 A ).

Es sind auch Dioden hoher Schaltgeschwindigkeit bekannt, bei denen ein Lebensdauerunterdrücker um einen p-n-Übergang mit einer Übergangstiefe von 4 μm bis 8 μm einbezogen ist, um die Lebensdauer von Trägern um den p-n-Übergang zu verkürzen (siehe z. B. JP 10-200132 A ). Ferner ist ein Halbleiterbauteil bekannt, bei dem an einer Diode mit einem p-n-Übergang mit einer Übergangstiefe in der Größenordnung von 3 μm eine Bestrahlung mit He-Ionen innerhalb des Tiefenbereichs von 10 μm bis 30 μm durchgeführt wird, um eine Region mit Trägern, die eine verkürzte Lebenszeit haben, in einer n–-Schicht unter einer p-Schicht einzuführen (siehe z. B. JP 2003-249662 A ). Schließlich ist ein Verfahren zum Herstellen eines Halbleiterelements bekannt, in dem als Lebensdauerunterdrücker Schwermetall durch thermische Diffusion eingebracht wird (siehe z. B. JP 2004-6664 A ).High-speed diodes are also known in which a lifetime suppressor is included around a pn-junction with a junction depth of 4 μm to 8 μm in order to shorten the lifetime of carriers around the pn-junction (see eg. JP 10-200132 A ). Further, a semiconductor device is known in which, on a diode having a pn junction with a junction depth of the order of 3 μm, irradiation with He ions within the depth range of 10 μm to 30 μm is performed to form a region having carriers have a shortened lifetime in an n - layer below a p-layer (see eg. JP 2003-249662 A ). Finally, a method for producing a semiconductor element is known in which heavy metal is introduced by means of thermal diffusion as a life suppression agent (see, for example, US Pat. JP 2004-6664 A ).

Es sei noch darauf hingewiesen, daß die Spezifikationen wie die Dimensionen von Abschnitten in einer Freilaufdiode 6 (6) im Inverterabschnitt 3 wie folgt sind: Bei einer Durchbruchspannung von 1.200 V ist in einer Epitaxialscheibe mit einer n–-Halbleiterschicht und einer n–-Halbleiterschicht die n–-Halbleiterschicht etwa 70 μm dick und hat einen spezifischen Widerstand von etwa 65 Ωcm, und ist die n–-Halbleiterschicht etwa 50 μm dick und hat einen spezifischen Widerstand von etwa 40 Ωcm.It should be noted that the specifications are like the dimensions of sections in a freewheeling diode 6 ( 6 ) in the inverter section 3 As follows: At a breakdown voltage of 1200 V is in an epitaxial disk with an n - semiconductor layer and an n - semiconductor layer the n - type semiconductor layer is about 70 μm thick and has a resistivity of about 65 Ωcm, and the n - type semiconductor layer is about 50 μm thick and has a resistivity of about 40 Ωcm.

Bei einer Durchbruchspannung von 600 V ist bei einer gleichartigen Epitaxialscheibe die n–-Halbleiterschicht etwa 45 μm dick und hat einen spezifischen Widerstand von etwa 25 Ωcm, und ist die n–-Halbleiterschicht etwa 25 μm dick und hat einen spezifischen Widerstand von etwa 15 Ωcm. Bei beiden Epitaxialscheiben für die genannten Durchbruchspannungen werden die p+-Diffusionsschichten bis zu einer Tiefe von 3 μm bis 4 μm mit einer Dosis in der Größenordnung von 1·1013 cm–2 gebildet.When a breakdown voltage of 600 V at a similar epitaxial wafer is the n - semiconductor layer about 45 microns thick and has a resistivity of about 25 ohm-cm, and the n - semiconductor layer about 25 microns thick and has a resistivity of about 15 ohm-cm , For both epitaxial disks for the said breakdown voltages, the p + diffusion layers are formed to a depth of 3 μm to 4 μm with a dose of the order of 1 × 10 13 cm -2 .

Die in den obengenannten Patentdokumenten beschriebenen Technologien haben weiche Erholungscharakteristiken bei Rückwärtserholung, wenn die Halbleiterbauteile in üblicher Weise betrieben werden, und haben einen Schutz vor dem Durchbruch bei Rückwärtserholung mit den weichen Erholungscharakteristiken. Bei diesen üblichen Erholungscharakteristiken liegt der Wert di/dt in der Größenordnung von 500 A/μsec bis 1.000 A/μsec.The in the above patent documents have soft recovery characteristics in reverse recovery when the semiconductor devices in usual Be operated and protected from breakthrough in reverse recovery with the soft recovery characteristics. In this usual Recovery characteristics is the value di / dt on the order of magnitude of 500 A / μsec up to 1,000 A / μsec.

Im Vergleich hierzu liegt allerdings der Wert di/dt einer Blitz-Stoßwelle, die in den Umsetzerabschnitt einläuft, in der Größenordnung von 3.500 A/μsec. Die bei den beschriebenen Technologien erhaltenen di/dt-Festigkeiten sind also unzureichend für das di/dt einer hohen Stoßwelle wie z. B. einer Blitz-Stoßwelle. Die von den Erfindern durchgeführten Experimente zeigen, daß mit den in allen genannten Patentdokumenten beschriebenen Technologien eine so hohe di/dt-Festigkeit, die gegen eine Stoßwelle wie z. B. eine Blitz-Stoßwelle wirksam ist, nicht erreicht werden kann.in the However, in comparison to this, the value di / dt of a lightning shock wave, which enters the converter section, on the order of magnitude of 3,500 A / μsec. The di / dt strengths obtained in the described technologies are therefore insufficient for the di / dt of a high shock wave such as B. a lightning shock wave. The performed by the inventors Experiments show that with the technologies described in all said patent documents such high di / dt-strength, which against a shock wave such. B. a lightning shock wave effectively is, can not be achieved.

Beispielsweise ist es bekannt, daß die di/dt-Festigkeit in gewissem Ausmaß dadurch verbessert werden kann, daß man an der gesamten Oberfläche einer Diode einen Lebensdauerunterdrücker einbaut, um die Lebensdauer der Ladungsträger über der gesamten Oberfläche eines Chips zu reduzieren. Dies macht allerdings eine erhebliche Erhöhung der Vorwärtsspannung VF notwendig. Wie jedoch oben dargelegt, ist es bei einer Umsetzerdiode erforderlich, daß die Vorwärtsspannung VF erniedrigt wird. Eine Erhöhung der Vorwärtsspannung VF ist keinesfalls zu bevorzugen.For example it is known that the di / dt strength to some extent can be improved, that one on the entire surface a diode incorporates a life suppressor to extend the life the charge carrier over the entire surface to reduce a chip. However, this makes a significant increase the forward voltage VF necessary. However, as stated above, it is necessary with a converter diode that the Forward voltage VF is lowered. An increase the forward voltage VF is by no means to be preferred.

Weiterhin kann die di/dt-Festigkeit in gewissem Umfang dadurch verbessert werden, daß man die Lebensdauer von Ladungsträgern im Randbereich und Endbereich des Chips örtlich reduziert. Es ist hiermit jedoch keine di/dt-Festigkeit zu erzielen, die ausreichend hoch ist, daß der Chip einer Blitz-Stoßwelle standhalten kann. Außerdem muß zum örtlichen Einbauen eines Lebensdauerunterdrückers für Abschnitte, in die kein Lebensdauerunterdrücker eingebaut wird, eine dicke Abschirmschicht gebildet werden, die später wieder entfernt werden muß. Dies bringt aber das Problem mit sich, daß der Herstellungsprozeß kompliziert wird, was zu einer Erhöhung der Chipkosten führt.Farther This can improve the di / dt strength to some extent be that one the Lifetime of charge carriers locally reduced in the edge area and end area of the chip. It is hereby However, no di / dt strength to achieve sufficiently high is that the Chip of a lightning shockwave can withstand. Furthermore must go to the local Install a life suppressor for sections where no life suppressor is installed will be formed, a thick shielding layer later again must be removed. However, this involves the problem that the manufacturing process is complicated will, what an increase the chip costs leads.

Die örtliche Bildung einer Region mit einer kurzen Ladungsträger-Lebensdauer an der Chipoberfläche in der Tiefenrichtung oder in seiner Nachbarschaft durch Verwendung von He-Ionen oder Protonen ergibt noch keine ausreichende di/dt-Festigkeit. Im Fall des Diffundieren von Schwermetall als Lebensdauerunterdrücker ist es außerdem schwierig, die Diffusionstiefe des Schwermetalls zu steuern.The local Formation of a region with a short carrier lifetime at the chip surface in the Depth direction or in its neighborhood by using He ions or protons still do not give adequate di / dt strength. In the case diffusing heavy metal as a life suppressant it as well difficult to control the diffusion depth of the heavy metal.

Durch die Erfindung sollen die erläuterten Probleme des Stands der Technik gelöst werden. Ein Ziel der Erfindung besteht darin, ein Halbleiterbauteil zu schaffen, das eine di/dt-Festigkeit hat, die ausreichend und in solchem Maß hoch ist, daß das Bauteil einer Blitz-Stoßwelle widerstehen kann und eine niedrige Vorwärtsspannung VF hat. Ein weiteres Ziel besteht darin, ein Verfahren zum Herstellen des Halbleiterbauteils anzugeben, mit dessen Hilfe ein Halbleiterbauteil mit einer ausreichend hohen di/dt-Festigkeit, um das Bauteil widerstandsfähig gegenüber einer Blitz-Stoßwelle zu machen, und mit einer niedrigen Vorwärtsspannung VF hergestellt werden kann.By The invention is intended to illustrate the problems explained solved by the prior art become. An object of the invention is to provide a semiconductor device that has a di / dt strength sufficient and in high is that the Component of a lightning shockwave can withstand and has a low forward voltage VF. Another one The aim is a method for producing the semiconductor device specify with the help of a semiconductor device with a sufficient high di / dt strength to make the component resistant to a Flash Shockwave and made with a low forward voltage VF can be.

Zum Lösen der dargelegten Probleme und zum Erreichen der Ziele haben die Erfinder intensive Studien durchgeführt und als Ergebnis herausgefunden, daß man eine ausreichend hohe di/dt-Festigkeit gegen eine Stosswelle wie eine Blitz-Stoßwelle erzielen kann, indem man eine Fläche mit einer verkürzten Lebensdauer der Träger über der gesamten Oberfläche eines Chips in einem Bereich schafft, der von einer Tiefenposition, die weniger tief ist als ein p-n-Übergang, bis zu einer Position, die tiefer ist als der Übergang, reicht. Außerdem fanden die Erfinder heraus, daß mit der in gewissem Umfang tief vorgesehenen p-n-Übergangsfläche eine ausreichend hohe di/dt-Festigkeit gegen eine Stosswelle wie eine Blitz-Stoßwelle erhalten wird. Die Erfindung beruht auf diesen Ergebnissen.To the Solve the problems set out and to achieve the goals have the inventors intensive studies carried out and as a result, found that one has a sufficiently high achieve di / dt strength against a shock wave such as a lightning shock wave can by putting a surface with a shortened lifespan the carrier over the entire surface of a chip in an area that is from a depth position, which is less deep than a p-n junction, to a position deeper than the transition is enough. Also found the inventors found that with the to some extent deeply provided p-n junction surface has a sufficiently high di / dt strength is obtained against a shock wave such as a lightning shock wave. The invention based on these results.

Die Erfindung betrifft ein Halbleiterbauteil mit den Merkmalen des Anspruchs 1. Eine bevorzugte Ausführungsform ist in Anspruch 2 angegeben.The The invention relates to a semiconductor device having the features of the claim 1. A preferred embodiment is specified in claim 2.

Bei einem Halbleiterbauteil gemäß der Erfindung ist die Region der kurzen Lebensdauer über die gesamte Oberfläche des Chips vorgesehen, und zwar im Bereich von einer Position, die weniger tief ist als die p-n-Übergangsschichtfläche mit einer Tiefe von mindestens 12,6 μm bis zu einer Position, die tiefer ist als die p-n-Übergangsschichtfläche. Insofern kann ohne wesentliche Erhöhung der Vorwärtsspannung VF eine ausreichend hohe di/dt-Festigkeit gegen eine Stosswelle wie eine Blitz-Stoßwelle erhalten werden.In a semiconductor device according to the invention, the region of short lifetime is provided over the entire surface of the chip, in the range of a position less deep than the pn junction surface with a depth of at least 12.6 μm to a position which is deeper than the pn junction surface. In this respect, without significant increase in the forward chip VF sufficiently high di / dt strength against a shock wave as a lightning shock wave can be obtained.

Zum Lösen der beschriebenen Probleme und zum Erzielen der Ziele wird weiterhin ein Verfahren zur Herstellung des Halbleiterbauteils gemäß Anspruch 3 angegeben.To the Solve the described problems and to achieve the objectives will continue a method for producing the semiconductor device according to claim 3 indicated.

Nach Anspruch 4 ist das Herstellungsverfahren dadurch gekennzeichnet, daß beim erfindungsgemäßen Verfahren 3He2+ als He-Ionen verwendet werden.According to claim 4, the production process is characterized in that in the process according to the invention 3 He 2+ are used as He ions.

Gemäß dem erfindungsgemäßen Verfahren wird die gesamte Chipoberfläche mit den He-Ionen bestrahlt, wodurch leicht ein Bereich, in dem die Lebensdauer der Ladungsträger verkürzt wird, über der gesamten Oberfläche des Chips im Bereich von einer Position, die flacher ist als die p-n-Übergangsschichtfläche bei einer Tiefe von 12,6 μm oder mehr, bis zu einer Position, die tiefer ist als die p-n Übergangsschichtfläche, gebildet werden kann.According to the inventive method is the entire chip surface irradiated with the He ions, easily making an area where the life of the carriers is shortened over the whole surface of the chip in the range of a position that is flatter than that p-n transition layer surface at a depth of 12.6 microns or more, to a position deeper than the p-n junction surface can be.

Mit dem erfindungsgemäßen Halbleiterbauteil kann ohne wesentliche Erhöhung der Vorwärtsspannung VF eine Verträglichkeit gegenüber einem di/dt erhalten werden, die ausreichend hoch ist, um gegen eine Stosswelle wie eine Blitz-Stoßwelle zu schützen. Die Erfindung führt also zum Effekt, daß ein Halbleiterbauteil erhalten werden kann, das eine di/dt-Festigkeit hat, die in solchem Ausmaß ausreichend hoch ist, daß das Bauteil einer Blitz-Stoßwelle widerstehen kann und eine niedrige Vorwärtsspannung VF hat. Außerdem kann durch das erfindungsgemäße Herstellungsverfahren des Halbleiterbauteils leicht ein Bereich mit reduzierter Lebens dauer der Ladungsträger über die gesamte Oberfläche eines Chips von einer Position aus, die flacher ist als die p-n-Übergangsschichtfläche mit einer Tiefe von 12,6 μm oder mehr, bis zu einer Position, die tiefer liegt als die p-n-Übergangsschichtfläche, gebildet werden. Die Erfindung führt also zu dem Effekt, daß ein Verfahren angeboten wird, mit dessen Hilfe ein Halbleiterbauteil mit einer di/dt-Festigkeit, die ausreichend hoch ist, daß das Bauteil einer Blitz-Stoßwelle widerstehen kann, und gleichzeitig mit einer niedrigen Vorwärtsspannung VF leicht hergestellt werden kann.With the semiconductor device according to the invention can without significant increase the forward voltage VF a compatibility across from a di / dt sufficiently high to resist to protect a shock wave like a lightning shock wave. The Invention leads So the effect that a Semiconductor device can be obtained, which has a di / dt-strength, the sufficient to such an extent it is high that that Resist component of a lightning shockwave can and a low forward voltage VF has. Furthermore can by the manufacturing method of the invention of the semiconductor device easily an area with reduced lifetime of the Charge carriers over the entire surface of a chip from a position which is shallower than the p-n junction surface with a depth of 12.6 microns or more, to a position lower than the p-n junction surface. The invention leads So to the effect that one Method is offered, with the help of a semiconductor device with a di / dt strength, which is sufficiently high that the Resist component of a lightning shockwave can, and at the same time easily produced with a low forward voltage VF can be.

Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung. Es zeigen:Further Details, advantages and developments of the invention result from the following description of a preferred embodiment with reference to the drawing. Show it:

1 einen Querschnitt durch eine Planare pin-Diode gemäß einer Ausführungsform der Erfindung unter Darstellung des Aufbaus der Diode; 1 a cross-section through a planar pin diode according to an embodiment of the invention, showing the structure of the diode;

2 ein Verlaufsdiagramm von Stoßwellenformen des Stroms und der Spannung in der erfindungsgemäßen pin-Diode von 1; 2 a waveform diagram of the current waveforms and the voltage in the pin diode of the invention 1 ;

3 eine diagrammartige Darstellung der Charakteristik der pin-Diode gemäß dieser Ausführungsform unter Aufzeigen der Beziehung zwischen der di/dt-Festigkeit und der Vorwärtsspannung VF; 3 Fig. 12 is a diagrammatic representation of the characteristic of the PIN diode according to this embodiment, showing the relationship between the di / dt strength and the forward voltage VF;

4 eine diagrammartige Darstellung der Charakteristik der pin-Diode gemäß dieser Ausführungsform unter Aufzeigen der Beziehung zwischen der di/dt-Festigkeit und der Tiefe der p-n-Übergangsschicht; 4 Fig. 12 is a diagrammatic representation of the characteristic of the PIN diode according to this embodiment, showing the relationship between the di / dt strength and the depth of the pn junction layer;

5 eine diagrammartige Darstellung der Charakteristik unter Aufzeigen der Beziehung zwischen der di/dt-Festigkeit und der Position der Spitze der He-Ionen; 5 a diagrammatic representation of the characteristic showing the relationship between the di / dt-strength and the position of the He-ion tip;

6 einen Schaltplan eines Beispiels eines Kraftfahrzeug-Leistungsmoduls; 6 a circuit diagram of an example of a motor vehicle power module;

7 eine Querschnittsansicht, die den Aufbau einer diesbezüglichen Planaren pin-Diode zeigt; und 7 a cross-sectional view showing the structure of a related planar pin diode; and

8 in diagrammartiger Darstellung den Verlauf des Stroms und der Spannung, wenn an einem zugeordneten Umsetzerabschnitt eine Stoßwelle eingegeben wird. 8th in a diagrammatic representation of the course of the current and the voltage when a shock wave is input to an associated converter section.

Zur Veranschaulichung der Erfindung wird zunächst der Stand der Technik anhand von Beispielen erläutert.to An illustration of the invention will first be the prior art explained using examples.

Der Stand der Technik wird durch 6 veranschaulicht. Dort ist ein Schaltplan eines Beispiels eines Kraftfahrzeug-Leistungsmoduls oder -Strommoduls gezeigt. Demnach ist das Leistungsmodul ausgestattet mit einem Umsetzerabschnitt 1, einem Unterbrecherabschnitt 2, einem Inverterabschnitt 3 und einem Thermistor 4. Der Umsetzerabschnitt 1 enthält Umsetzerdioden 5, von denen jede üblicherweise aus einer pin-Diode besteht.The state of the art is going through 6 illustrated. There is shown a circuit diagram of an example of a motor vehicle power module or module. Thus, the power module is equipped with a converter section 1 , a breaker section 2 , an inverter section 3 and a thermistor 4 , The converter section 1 contains converter diodes 5 each of which usually consists of a pin diode.

7 zeigt im Querschnitt den Aufbau einer entsprechenden Planaren pin-Diode. Sie umfaßt eine n+-leitende Halbleiterschicht 11 und auf dieser eine als Kathodenregion dienende n–-leitende Halbleiterschicht 12. Im Oberflächenbereich der Schicht 12 befinden sich eine p+-leitende Diffusionsregion 13, die als Anodenregion dient, und p+-leitende Diffusionsregionen 14 und 15, die jeweils als Schutzringregion dienen. 7 shows in cross section the structure of a corresponding planar pin diode. It comprises an n + -type semiconductor layer 11 and on this an n - -type semiconductor layer serving as a cathode region 12 , In the surface area of the layer 12 there is a p + -type diffusion region 13 which serves as an anode region and p + -type diffusion regions 14 and 15 , each serving as a guard ring region.

Die p+-Diffusionsregionen 14 und 15 sind an ihrer Oberseite mit einer Isolierschicht 16 wie beispielsweise einer SiO2-Schicht bedeckt. Mit der p+-Diffusionsschicht 13 steht eine Anodenelektrode 17 in Kontakt, und mit der n+-Halbleiterschicht 11 ist elektrisch eine Kathodenelektrode 18 verbunden. In der Beschreibung und den angefügten Zeichnungen bezeichnen ”n” oder ”p”, die an die Bezeichnung einer Schicht oder einer Region angefügt sind, die Tatsache, daß die Ladungsträger in der Schicht oder der Region Elektronen sind bzw. Löcher sind. Außerdem geben die Symbole ”+”, ”–” oder ”––”, die rechts oben an den einleitenden Buchstaben ”n” oder ”p” angefügt sind, an, daß die Verunreinigungskonzentration in der Schicht oder Region relativ hoch, relativ niedrig bzw. noch niedriger ist.The p + diffusion regions 14 and 15 are at their top with an insulating layer 16 such as a SiO 2 layer covered. With the p + diffusion layer 13 is an anode electrode 17 in contact, and with the n + semiconductor layer 11 is electrically a cathode electrode 18 connected. In the specification and the attached drawings, "n" or "p" attached to the designation of a layer or a region means the fact that the carriers in the layer or the region are holes. In addition, the symbols "+", "-" or "-" appended to the upper right of the initial letter "n" or "p" indicate that the impurity concentration in the layer or region is relatively high, relatively low or low is even lower.

Die Spezifikationen wie die Dimensionen der Abschnitte in den betreffenden Umsetzerdioden 5 sind die folgenden: Bei einem Modul mit einer Nennspannung von 1.200 V und einer Durchbruchspannung von 1.600 V ist die n–-Halbleiterschicht 12, die aus einer FZ-Scheibe mit einem spezifischen Widerstand von etwa 120 Ωcm hergestellt ist, 300 μm dick. Die p+-Diffusionsschicht 13 ist bis zu einer Tiefe von 6 μm bis 8 μm, mit einer Dosierung von 1·1015 cm–2 gebildet.The specifications such as the dimensions of the sections in the respective converter diodes 5 are the following: For a module with a rated voltage of 1200 V and a breakdown voltage of 1600 V, the n - semiconductor layer is 12 , which is made of a FZ-disc with a resistivity of about 120 Ωcm, 300 microns thick. The p + diffusion layer 13 is formed to a depth of 6 microns to 8 microns, with a dosage of 1 x 10 15 cm -2 .

Bei einem Modul mit einer Nennspannung von 600 V und einer Durchbruchspannung von 800 V ist die n–-Halbleiterschicht 12, die aus einer Diffusionsscheibe mit einem spezifischen Widerstand von etwa 40 Ωcm hergestellt ist, in der Größenordnung von 80 μm dick. Für die p+-Diffusionsschicht 13 sind die Tiefe und die Dosierung gleich denen des Moduls mit der Nennspannung 1.200 V.For a module with a nominal voltage of 600 V and a breakdown voltage of 800 V, the n - semiconductor layer is 12 made of a diffusion disk having a resistivity of about 40 Ωcm, on the order of 80 μm thick. For the p + diffusion layer 13 the depth and the dosage are equal to those of the module with the rated voltage of 1,200 V.

Bei dem beschriebenen Leistungsmodul tritt, wenn eine von einem Blitzstrahl bewirkte Stoßwelle beim Modul eingeht, während der Umsetzerabschnitt 1 im Betrieb ist, an diesem eine Stoßwelle mit einer steilen abfallenden Flanke (”Abfallrate”) eines Rückwärts-Erholungsstroms (im folgenden bezeichnet als ”di/dt”) auf. Dies bringt die Umsetzerdiode 5 in einen turbulenten Operationsmodus der Rückwärtserholung, wobei gelegentlich die Umsetzerdiode beschädigt oder zerstört wird, die dem hohen di/dt, wie es in 8 gezeigt ist, nicht standhalten kann. 8 zeigt ein Verlaufsdiagramm des Verlaufs eines Strom I und einer Spannung V wenn eine Stoßwelle mit einem hohen di/dt in einen entsprechenden Umsetzerabschnitt 1 einläuft, die die Umsetzerdiode 5 beschädigen kann. Bei der Darstellung von 8 sind auf der vertikalen Achse der Strom I und die Spannung V und auf der horizontalen Achse die Zeit aufgetragen, wobei die Skalenunterteilung auf den Achsen jeweils 100 A für den Strom I, 200 V für die Spannung V und 1 μsec für die Zeit beträgt.In the described power module, when a shock wave caused by a lightning bolt enters the module, the converter section occurs 1 In operation, there is a shock wave with a steep falling edge ("decay rate") of a reverse recovery current (hereinafter referred to as "di / dt"). This brings the converter diode 5 in a turbulent mode of operation of reverse recovery, occasionally damaging or destroying the converter diode which di / dt the high, as shown in FIG 8th shown, can not stand. 8th FIG. 12 is a graph showing the waveform of a current I and a voltage V when a high di / dt shock wave enters a corresponding converter section. FIG 1 enters, which the converter diode 5 can damage. In the presentation of 8th On the vertical axis the current I and the voltage V and on the horizontal axis the time are plotted, wherein the scale graduation on the axes amounts to 100 A for the current I, 200 V for the voltage V and 1 μsec for the time.

Um zu vermeiden, daß ein entsprechendes Problem bei einem Umsetzerabschnitt 1, der in einem Leistungsmodul montiert ist, auftritt, soll der Umsetzerabschnitt 1 einer Stoßwelle mit einem hohen di/dt, wie beispielsweise einer Blitz-Stoßwelle, standhalten können, also eine hohe di/dt-Festigkeit haben.To avoid a corresponding problem with a converter section 1 , which is mounted in a power module occurs, should the converter section 1 a shock wave with a high di / dt, such as a lightning shock wave can withstand, so have a high di / dt strength.

Die folgende Beschreibung betrifft ein bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauteils und ein Verfahren zu seiner Herstellung.The The following description relates to a preferred embodiment the semiconductor device according to the invention and a method for its production.

1 zeigt eine planare pin-Diode gemäß einer Ausführungsform der Erfindung im Querschnitt. Hierin ist auf einer n+-leitenden Halbleiterschicht 21 eine n–-Halbleiterschicht 22 gebildet, die als Kathodenregion dienen soll. In einem aktiven Bereich, in dem im Diodenbetrieb ein Strom fließt, ist auf der Oberflächenschicht der n–-Halbleiterschicht 22 selektiv eine p+-Diffusionsschicht 23 gebildet, die als Anodenregion dienen soll. 1 shows a planar pin diode according to an embodiment of the invention in cross section. Here is an n + -type semiconductor layer 21 an n - semiconductor layer 22 formed, which is to serve as a cathode region. In an active region in which a current flows in the diode mode, is on the surface layer of the n - semiconductor layer 22 selectively a p + diffusion layer 23 formed, which is to serve as the anode region.

In einem Spannungsfestigkeitsstruktur-Abschnitt außerhalb des aktiven Bereichs sind an der Oberflächenschicht der n–-Halbleiterschicht 22 p+-leitende Diffusionsregionen 24 und 25 gebildet, die jeweils als Schutzringregion dienen sollen. Die Oberfläche des Spannungsfestigkeitsstruktur-Abschnitts ist mit einer Isolierschicht 26 bedeckt, beispielsweise mit einer SiO2-Schicht. Die p+-Diffusionsschicht 23 ist in Kontakt mit einer Anodenelektrode 27 und die n+-Halbleiterschicht 21 ist elektrisch mit einer Kathodenelektrode 28 verbunden. Der p-n-Übergang zwischen den Regionen 22 und 23 liegt in einer p-n-Übergangsfläche 31, die also die Übergangsfläche zwischen der n–-Halbleiterschicht 22 und der p+-Diffusionsregion 23 ist und in ihrer tiefsten Position in einer Tiefe d1 unter der Chip-Oberfläche liegt.In a dielectric strength structure portion outside the active region are on the surface layer of the n - semiconductor layer 22 p + -type diffusion regions 24 and 25 formed, which are each intended to serve as a guard ring region. The surface of the withstand voltage structure section is provided with an insulating layer 26 covered, for example with a SiO 2 layer. The p + diffusion layer 23 is in contact with an anode electrode 27 and the n + semiconductor layer 21 is electrically connected to a cathode electrode 28 connected. The pn junction between the regions 22 and 23 lies in a pn junction area 31 , that is the transition surface between the n - semiconductor layer 22 and the p + diffusion region 23 is and lies in its lowest position at a depth d1 below the chip surface.

Über den gesamten Chip, von einer Tiefenposition d2 bis zu einer Tiefenposition d3, ist eine Kurzlebensdauer-Region 32 gebildet. Die Position d2 liegt weniger tief als die Position d1, und die Position d3 liegt tiefer als die Position d1. Die Kurzlebensdauer-Region 32 enthält einen Lebensdauerunterdrücker (”lifetime killer”), der durch Bestrahlung mit leichten Ionen wie He-Ionen oder mit Protonen, die im folgenden insgesamt unter den Begriff ”He-Ionen usw.” subsumiert werden, hergestellt wird. Die Region 32 ist eine Region, in der die Lebensdauer der Ladungsträger kürzer ist als die Lebensdauer der Ladungsträger in den anderen Regionen.Across the entire chip, from a depth position d2 to a depth position d3, is a short-life region 32 educated. The position d2 is less deep than the position d1, and the position d3 is lower than the position d1. The short-life region 32 contains a lifetime killer made by irradiation with light ions such as He ions or with protons, collectively referred to below as "He ions, etc.". The region 32 is a region in which the lifetime of the charge carriers is shorter than the lifetime of the charge carriers in the other regions.

Die p+-Diffusionsregion 24 bildet mit der n–-Halbleiterschicht 22 eine p-n-Übergangsfläche 33 und die p+-Diffusionsregion 25 bildet mit der Schicht 22 eine p-n-Übergangsfläche 34. Die Übergangsflächen 33 und 34 reichen mit ihren tiefsten Abschnitten bis in die Kurzlebensdauer-Region 32 hinein. Die p+-Diffusionsregion 24 und 25 sollen Schutzringregionen werden. Mit der so hergestellten Kurzlebensdauer-Region 32 werden Stromkonzentrationen im Rand- oder Endbereich des Chips bei der Rückwärtserholung oder -freiwerdung der Diode reduziert, wodurch eine hohe di/dt-Festigkeit erhalten werden kann.The p + diffusion region 24 forms with the n - semiconductor layer 22 a pn junction surface 33 and the p + diffusion region 25 forms with the layer 22 a pn junction surface 34 , The transition surfaces 33 and 34 range with their deepest sections to the short-lived region 32 into it. The p + diffusion region 24 and 25 should become protected ring regions. With the short-life region thus produced 32 For example, current concentrations at the edge or tail of the chip are reduced upon reverse recovery or depletion of the diode, thereby providing high di / dt strength can.

Die n–-Halbleiterschicht 22 und die p+-Diffusionsregion 23 bilden die p-n-Übergangsfläche 31. Die Tiefe der p+-Diffusionsregion 23, nämlich die tiefste Position d1 der Übergangsfläche 31, befindet sich vorzugsweise innerhalb eines Bereichs zwischen 12,6 μm und 22 μm, von der Oberfläche der p+-Diffusionsregion 23 aus gemessen. Die Dimensionierung in einer tatsächlich hergestellten Diode ging von einem Planungswert der Tiefe für die Position d1 von der Oberfläche der Region 23 zwischen 14 μm und 20 μm aus, wobei eine Kristallisationstoleranz von ±10% zugelassen ist.The n - semiconductor layer 22 and the p + diffusion region 23 form the pn junction surface 31 , The depth of the p + diffusion region 23 , namely the lowest position d1 of the transition surface 31 , is preferably within a range of between 12.6 μm and 22 μm, from the surface of the p + diffusion region 23 measured. The dimensioning in an actual diode was based on a planning value of the depth for the position d1 from the surface of the region 23 between 14 microns and 20 microns, with a crystallization tolerance of ± 10% is allowed.

Bei der Herstellung der Diode mit dem Aufbau nach 1 werden zuerst die p+-Diffusionsregionen 23, 24 und 25 selektiv an der Oberflächenschicht der n–-Halbleiterschicht 22 gebildet. Hierbei ist es nicht notwendig, einerseits nur die Endabschnitte der p+-Diffusionsregionen 24 und 25, die die Schutzringregionen werden sollen, und andererseits nur den Endabschnitt der p+-Diffusionsregion 23, die die Anodenregion werden soll, örtlich zu vertiefen. Die p+-Diffusionsregionen 23, 24 und 25 können nämlich gleichzeitig in einem einzigen Diffusionsvorgang hergestellt werden. Es ergibt sich also keine Erhöhung der Chipkosten.In the manufacture of the diode with the structure after 1 become the p + diffusion regions first 23 . 24 and 25 selectively on the surface layer of the n - semiconductor layer 22 educated. It is not necessary, on the one hand, only the end sections of the p + diffusion regions 24 and 25 to become the guard ring regions, and on the other hand, only the end portion of the p + diffusion region 23 , which is to become the anode region, to deepen locally. The p + diffusion regions 23 . 24 and 25 can namely be produced simultaneously in a single diffusion process. So there is no increase in chip costs.

Es wird dann die gesamte Oberfläche der p+-Diffusionsregionen 23, 24 und 25 und der n–-Halbleiterschicht 22 mit He-Ionen usw. bestrahlt, um diese He-Ionen usw. in den Kristall einzubringen. Hierauf wird eine Wärmebehandlung mit einer Temperatur in der Größenordnung von 350°C durchgeführt. Auf diese Weise wird der Lebensdauerunterdrücker eingebaut und die Kurzlebensdauer-Region 32 gebildet.It then becomes the entire surface of the p + diffusion regions 23 . 24 and 25 and the n - semiconductor layer 22 irradiated with He ions, etc., to introduce these He ions, etc., into the crystal. Thereafter, a heat treatment at a temperature of the order of 350 ° C is performed. In this way, the life suppressor is incorporated and the short-life region 32 educated.

Bei diesem Vorgehen wird die Bestrahlung mit den He-Ionen usw. so durchgeführt, daß die Tiefe der p+-Diffusionsregion 23, also die Tiefe der Position d1, gleich oder größer der Bestrahlungshalbwertsbreite mit den He-Ionen usw. wird. Außerdem wird die Bestrahlung so durchgeführt, daß die Position der Spitze der He-Ionen usw. in den Bereich zwischen 80% und 120% der Tiefe der Position d1 gerät.In this procedure, the irradiation with the He ions, etc. is performed so that the depth of the p + diffusion region 23 That is, the depth of the position d1 becomes equal to or larger than the irradiation half width with the He ions, and so on. In addition, the irradiation is performed so that the position of the peak of the He ions, etc., falls within the range of 80% to 120% of the depth of the position d1.

Als die leichten Ionen, mit denen der Chip bestrahlt wird, erweisen sich speziell He-Ionen als effektiv. Ein spezifisches Beispiel für Bestrahlungsbedingungen mit He-Ionen wird so angegeben, daß die Bestrahlung mit 3He2+ unter einer Beschleunigungsspannung von 23 MeV durchgeführt wird. Hierdurch wird die Kurzlebensdauer-Region 32 mit einer Breite in der Größenordnung von 5 μm sowohl oberseitig als auch unterseitig von der Position d1 gebildet, und es können die Träger bei der Rückwärtserholung effektiv verschwinden.As the light ions used to irradiate the chip, He ions are especially effective. A specific example of irradiation conditions with He ions is given so that the irradiation with 3 He 2+ is carried out under an acceleration voltage of 23 MeV. This will become the short-life region 32 with a width of the order of 5 μm formed both on the upper side and on the lower side from the position d1, and the carriers can effectively disappear in the reverse recovery.

Als Beispiel können die Spezifikationen wie die Dimensionen der pin-Diode gemäß der Ausführungsform folgendermaßen angegeben werden. Bei einer Modulnennspannung von 1.200 V und einer Durchbruchspannung von 1.600 V ist die n–-Halbleiterschicht 22, die aus einer FZ-Scheibe mit einem spezifischen Widerstand von 120 Ωcm hergestellt ist, etwa 300 μm dick. Die p+-Diffusionsschicht 23 ist mit einer Tiefe von 22 ± 2 μm gebildet, einschließlich der Kristallisationstoleranz, mit einer Dosis von 1·1015 cm–2.As an example, the specifications such as the dimensions of the pin diode according to the embodiment can be given as follows. At a nominal module voltage of 1200 V and a breakdown voltage of 1600 V, the n - semiconductor layer is 22 , which is made of a FZ-disc with a resistivity of 120 Ωcm, about 300 μm thick. The p + diffusion layer 23 is formed with a depth of 22 ± 2 μm, including the crystallization tolerance, at a dose of 1 x 10 15 cm -2 .

Es werden nun die Ergebnisse beschrieben, die aus den Untersuchungen resultie ren, die von den Erfindern hinsichtlich der Charakteristiken der pin-Diode nach dieser Ausführungsform gemacht wurden. 2 zeigt als Verlaufsdiagramm die Ergebnisse der Untersuchung der Stoßwellenform eines Stroms I und einer Spannung V Bei diesem Verlaufsdiagramm sind auf der vertikalen Achse der Strom I und die Spannung V und auf der horizontalen Achse die Zeit aufgetragen, wobei jeweils eine Skalenteilung auf der Achse für den Strom I 100 A, für die Spannung V 200 V und für die Zeit 250 nsec betragen. Aus 2 ist ersichtlich, daß die Diode nicht beschädigt wird, obwohl di/dt immerhin 4.000 A/μsec beträgt.The results resulting from the investigations made by the inventors regarding the characteristics of the pin diode according to this embodiment will now be described. 2 shows as a progress diagram the results of the investigation of the shock waveform of a current I and a voltage V In this graph, the vertical axis of the current I and the voltage V and on the horizontal axis, the time plotted, with a scale division on the axis for the current I 100 A, for which voltage is V 200 V and for the time 250 nsec. Out 2 It can be seen that the diode is not damaged although di / dt is at least 4,000 A / μsec.

3 zeigt als Charakteristikdiagramm die Beziehung zwischen der di/dt-Festigkeit und der Vorwärtsspannung VF. Aus der Figur ist ersichtlich, daß eine di/dt-Festigkeit über 4.000 A/μsec sichergestellt ist, während der Anstieg der Vorwärtsspannung VF minimal bleibt. Bei der pin-Diode mit den beispielhaften Werten von 3 wurde die Wärmebehandlung mit einer Temperatur in der Größenordnung von 350°C durchgeführt, nachdem die Bestrahlung mit den He-Ionen durchgeführt wurde, wodurch gleichzeitig die niedrige Vorwärtsspannung VF und die hohe di/dt-Festigkeit gegen eine Stoßwelle erzielt wurden. 3 shows as a characteristic diagram the relationship between the di / dt-strength and the forward voltage VF. It can be seen from the figure that a di / dt strength over 4,000 A / μsec is ensured while the increase of the forward voltage VF remains minimal. For the pin diode with the exemplary values of 3 For example, the heat treatment was carried out at a temperature of the order of 350 ° C after the irradiation with the He ions was carried out, simultaneously achieving the low forward voltage VF and the high di / dt strength against a shock wave.

4 zeigt als Charakteristikdiagramm die Beziehung zwischen der di/dt-Festigkeit und der Tiefe des p-n-Übergangs (der Position d1), also der Tiefenausdehnung der p+-Diffusionsschicht 23. Aus 4 ist ersichtlich, daß durch Schaffung des p-n-Übergangs in einer Tiefe von mindestens 14 μm die Kurzlebensdauer-Region 32 im Inneren des Halbleiterkristalls gebildet wird, wodurch eine hohe di/dt-Festigkeit von mindestens 4.000 A/μsec erhalten werden kann. In 4 ist auch noch als nicht ausgefüllter Kreis der Arbeitspunkt für eine entsprechende pin-Diode, bei der der p-n-Übergang in einer Tiefe von 8 μm liegt, eingetragen. 4 shows as a characteristic diagram the relationship between the di / dt strength and the depth of the pn junction (the position d1), ie the depth extent of the p + diffusion layer 23 , Out 4 It can be seen that by creating the pn junction at a depth of at least 14 microns, the short life region 32 is formed inside the semiconductor crystal, whereby a high di / dt strength of at least 4,000 A / μsec can be obtained. In 4 is also not filled as the working point for a corresponding pin diode, in which the pn junction is in a depth of 8 microns, registered.

Die 5 zeigt als Charakteristikdiagramm die Beziehung zwischen der di/dt-Festigkeit und der Position der vorderen Spitze der He-Ionen, was die Tiefe der Kurzlebensdauer-Region 32 ist, wenn die Tiefe des p-n-Übergangs (die Position d1) als 16 μm oder 20 μm angenommen wird. Wie 5 zeigt, ist, wenn die Kurzlebensdauer-Region 32 die p-n-Übergangsfläche 31 enthält und die Position der Spitze der He-Ionen innerhalb von ±20% der Tiefe des p-n-Übergangs liegt, der typische Wert der Festigkeit beider Dioden (d1 auf 16 μm bzw. 20 μm) gleich. Dabei kann die Vorwärtsspannung VF auf einem Minimum gehalten werden.The 5 Fig. 14 is a graph showing the relationship between the di / dt strength and the position of the front tip of the He ions, which is the depth of the short-life region 32 is when the depth of the pn junction (the position d1) is assumed to be 16 μm or 20 μm. As 5 shows is if the short-life region 32 the pn junction area 31 and the position of the He ion peak is within ± 20% of the pn junction depth, the typical value of the strength of both diodes (d1 to 16 μm and 20 μm, respectively) is equal. At this time, the forward voltage VF can be kept to a minimum.

Wie oben angegeben, erstreckt sich bei der beschriebenen Ausführungsform die Kurzlebensdauer-Region 32 über die gesamte Chipfläche in einem Tiefenbereich, der zwischen der Position d2 und der Position d3 liegt, wobei die Position d2 weniger tief ist als die p-n-Übergangsfläche 31, deren Tiefe d1 14 μm bis 20 μm (Planungswert) beträgt, und die Position d3 tiefer liegt als diese Übergangsfläche. Träger, die am Endabschnitt des Chips noch übrig sind, ohne vollständig verschwunden zu sein, können also dazu gebracht werden, effektiv zu verschwinden. Es kann also eine Diode erhalten werden, die ohne wesentliche Erhöhung der Vorwärtsspannung VF eine ausreichend hohe di/dt-Festigkeit gegen eine Stoßwelle wie eine Blitz-Stoßwelle aufweist.As stated above, in the described embodiment, the short-life region extends 32 over the entire chip area in a depth range lying between the position d2 and the position d3, wherein the position d2 is less deep than the pn junction area 31 whose depth d1 is 14 μm to 20 μm (design value), and the position d3 is lower than this transition surface. Carriers that are left over at the end of the chip without completely disappearing can thus be made to effectively disappear. Thus, a diode can be obtained which has a sufficiently high di / dt strength against a shock wave such as a lightning shock wave without substantially increasing the forward voltage VF.

Die Erfindung ist aber nicht auf das beschriebene Ausführungsbeispiel beschränkt, sondern kann vielfältig modifiziert werden. Beispielsweise sind die angegebenen Dimensionierungen und Dosierungen derzeit bevorzugte Beispiele, die Erfindung ist jedoch nicht hierauf beschränkt. Außerdem ist beim beschriebenen Beispiel der erste Leitfähigkeitstyp als der n-Typ und der zweite Leitfähigkeitstyp als der p-Typ angenommen, die Erfindung ist aber in gleicher Weise anwendbar, wenn der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ ist.The Invention is not on the described embodiment limited, but can be varied be modified. For example, the dimensions given are and dosages presently preferred examples, the invention is but not limited to this. Furthermore In the example described, the first conductivity type is the n-type and the second conductivity type as the p-type, but the invention is the same applicable when the first conductivity type of p-type and the second conductivity type the n-type is.

Wie dargelegt, sind das erfindungsgemäße Halbleiterbauteil und das erfindungsgemäße Verfahren der Herstellung des Bauteils mit Nutzen anwendbar bei einem in einem Modul wie einem Leistungsmodul verwendeten Halbleiterbauteil. Im speziellen eignen sich das Bauteil und das Verfahren für pin-Dioden, die für einen Umsetzer und eine Freilaufdiode für einen Inverter verwendet werden.As are set forth, the semiconductor device according to the invention and the inventive method the manufacture of the component with benefits applicable to one in one Module as a power module used semiconductor device. in the special are the component and the method for pin diodes, the for a converter and a freewheeling diode used for an inverter become.

Claims (4)

Halbleiterbauteil, umfassend: – eine Halbleiterschicht (22) eines ersten Leitfähigkeitstyps; – eine wenigstens 12,6 μm und maximal 22 μm tiefe Diffusionsregion (23), die aus einer Halbleiterregion des zweiten Leitfähigkeitstyps gebildet ist, die selektiv an einer Oberflächenschicht der Halbleiterschicht (22) des ersten Leitfähigkeitstyps gebildet ist, mit einer eine tiefste Position d1 aufweisenden p-n-Übergangsfläche (31), die die Übergangsfläche zwischen der Diffusionsregion (23) und der Halbleiterschicht (22) des ersten Leitfähigkeitstyps ist; eine Kurzlebensdauer-Region (32), in der die Lebensdauer der Ladungsträger kürzer ist als die Lebensdauer der Ladungsträger in den anderen Regionen, indem ein Lebensdauerunterdrücker einbezogen ist, der gebildet ist durch Bestrahlung mit He-Ionen oder anderen leichten Ionen, wobei die Bestrahlung so durchgeführt wird, dass die Position der Spitze der Ionen in einen Bereich zwischen 80% und 120% der Tiefe d1 der Diffusionsregion (23) fällt, und die sich über die gesamte Halbleiterschicht (22) des ersten Leitfähigkeitstyps und die Diffusionsregion (23) erstreckt von einer ersten Tiefenposition d2, die weniger tief ist als die tiefste Position d1 der p-n-Übergangsfläche (31), bis zu einer zweiten Tiefenposition d3, die tiefer ist als die tiefste Position d1 der p-n-Übergangsfläche (31), wobei das Halbleiterbauteil eine pin-Diode ist.Semiconductor device comprising: - a semiconductor layer ( 22 ) of a first conductivity type; An at least 12.6 μm and a maximum of 22 μm deep diffusion region ( 23 ) formed of a semiconductor region of the second conductivity type which selectively on a surface layer of the semiconductor layer ( 22 ) of the first conductivity type is formed, with a pn-junction surface having a lowest position d1 ( 31 ) representing the interface between the diffusion region ( 23 ) and the semiconductor layer ( 22 ) of the first conductivity type; a short-lived region ( 32 ), in which the lifetime of the charge carriers is shorter than the lifetime of the charge carriers in the other regions, by including a life suppressor formed by irradiation with He ions or other light ions, wherein the irradiation is performed such that the position the peak of the ions in a range between 80% and 120% of the depth d1 of the diffusion region ( 23 ), and extending over the entire semiconductor layer ( 22 ) of the first conductivity type and the diffusion region ( 23 ) extends from a first depth position d2 which is less deep than the lowest position d1 of the pn junction surface (FIG. 31 ) to a second depth position d3 which is lower than the lowest position d1 of the pn junction surface (FIG. 31 ), wherein the semiconductor device is a pin diode. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Diffusionsregion (23) eine Schutzringregion (24, 25) enthält, die um einen aktiven Bereich, in dem im Betrieb als Halbleiterbauteil ein Strom fliesst, herumgelegt ist.Semiconductor component according to claim 1, characterized in that the diffusion region ( 23 ) a guard ring region ( 24 . 25 ) which is wrapped around an active area in which a current flows as a semiconductor device in operation. Verfahren zum Herstellen eines Halbleiterbauteils in Form einer pin-Diode, das selektiv an einer Oberflächenschicht einer Halbleiterschicht (22) eines ersten Leitfähigkeitstyps eine Diffusionsregion (23) aufweist, die aus einer Halbleiterregion des zweiten Leitfähigkeitstyps mit einer Tiefe von wenigstens 12,6 μm und maximal 22 μm besteht, und mit einer Kurzlebensdauer-Region (32), in der die Lebensdauer von Ladungsträgern kürzer gemacht ist als die Lebensdauer von Ladungsträgern in den anderen Regionen und die sich über die gesamte Halbleiterschicht (22) des ersten Leitfähigkeitstyps und die Diffusionsregion (23) erstreckt, und zwar von einer Tiefenposition (d2), die weniger tief ist als die tiefste Position (d1) einer als Übergangsschicht zwischen der Diffusionsregion (23) und der Halbleiterschicht (22) des ersten Leitfähigkeitstyps auftretende p-n- Übergangsfläche (31), bis zu einer Tiefenposition (d3), die tiefer ist als diese tiefste Position (d1) der p-n-Übergangsfläche (31), ferner umfassend die folgenden Verfahrensschritte: – selektives Bilden der Diffusionsregion (23) an der Oberflächenschicht der Halbleiterschicht (22) des ersten Leitfähigkeitstyps so, dass die Tiefe (d1) der Diffusionsregion (23) sich zu wenigstens 14 μm ergibt; und – Bilden der Kurzlebensdauer-Region (32) mit einem Lebensdauerunterdrücker durch Bestrahlen der gesamten Oberfläche der Schicht (22) des ersten Leitfähigkeitstyps und der Diffusionsregion (23) mit He-Ionen oder anderen leichten Ionen so, dass die Position der Spitze der Ionen tiefer kommt als die Halbbreite der Ionenbestrahlung, wobei die Bestrahlung so durchgeführt wird, dass die Position der Spitze der Ionen in einen Bereich zwischen 80% und 120% der Tiefe (d1) der Diffusionsregion (23) fällt.Method for producing a semiconductor device in the form of a pin diode, which is selectively applied to a surface layer of a semiconductor layer ( 22 ) of a first conductivity type, a diffusion region ( 23 ), which consists of a semiconductor region of the second conductivity type with a depth of at least 12.6 microns and a maximum of 22 microns, and with a short-life region ( 32 ), in which the lifetime of charge carriers is made shorter than the lifetime of charge carriers in the other regions and which extends over the entire semiconductor layer ( 22 ) of the first conductivity type and the diffusion region ( 23 ), from a depth position (d2) that is less deep than the lowest position (d1) of a transition layer between the diffusion region (d2). 23 ) and the semiconductor layer ( 22 ) of the first conductivity type occurring pn junction surface ( 31 ) to a depth position (d3) which is deeper than this lowest position (d1) of the pn junction surface ( 31 ), further comprising the following steps: - selectively forming the diffusion region ( 23 ) at the surface layer of the semiconductor layer ( 22 ) of the first conductivity type such that the depth (d1) of the diffusion region ( 23 ) is at least 14 microns; and - forming the short-lived region ( 32 ) with a life suppressor by irradiating the entire surface of the layer ( 22 ) of the first conductivity type and the diffusion region ( 23 with He ions or other light ions such that the position of the tip of the ions comes deeper than the half-width of the ion irradiation, the irradiation being performed so that the position of the tip of the ions falls within a range between 80% and 120% of the ions Depth (d1) of the diffusion region ( 23 ) falls. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass als He-Ionenart 3He2+ verwendet wird.A method according to claim 3, characterized in that 3 He 2+ is used as He ionic species.
DE200510014932 2004-05-27 2005-04-01 Semiconductor component and method for its production Revoked DE102005014932B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004158223A JP2005340528A (en) 2004-05-27 2004-05-27 Semiconductor device and manufacturing method thereof
JP2004/158223 2004-05-27

Publications (2)

Publication Number Publication Date
DE102005014932A1 DE102005014932A1 (en) 2005-12-22
DE102005014932B4 true DE102005014932B4 (en) 2010-12-02

Family

ID=35424243

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510014932 Revoked DE102005014932B4 (en) 2004-05-27 2005-04-01 Semiconductor component and method for its production

Country Status (4)

Country Link
US (1) US7282781B2 (en)
JP (1) JP2005340528A (en)
CN (1) CN100487913C (en)
DE (1) DE102005014932B4 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10316222B3 (en) * 2003-04-09 2005-01-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Method for producing a robust semiconductor component and semiconductor component produced thereby
DE102007062305B3 (en) * 2007-12-21 2009-05-28 Semikron Elektronik Gmbh & Co. Kg Power semiconductor component with trench-shaped field ring structure and manufacturing method for this purpose
JP5381420B2 (en) 2008-07-22 2014-01-08 富士電機株式会社 Semiconductor device
JP5450490B2 (en) * 2011-03-24 2014-03-26 株式会社東芝 Power semiconductor device
CN103715083B (en) * 2012-09-28 2018-07-06 中国科学院微电子研究所 The preparation method of FRD
JP6263966B2 (en) * 2012-12-12 2018-01-24 富士電機株式会社 Semiconductor device
CN104969359B (en) 2013-03-21 2017-10-17 富士电机株式会社 Semiconductor device
JP6496992B2 (en) * 2014-07-22 2019-04-10 富士電機株式会社 Semiconductor device
JP2016029685A (en) * 2014-07-25 2016-03-03 株式会社東芝 Semiconductor device
WO2016051973A1 (en) 2014-10-03 2016-04-07 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
DE112016000062T5 (en) * 2015-01-14 2017-03-02 Fuji Electric Co., Ltd. Semiconductor device
JP6766889B2 (en) * 2017-01-17 2020-10-14 富士電機株式会社 Semiconductor devices and methods for manufacturing semiconductor devices
JP7052322B2 (en) * 2017-11-28 2022-04-12 富士電機株式会社 Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0024657A2 (en) * 1979-08-31 1981-03-11 Westinghouse Electric Corporation Thyristor with continuous emitter shunt
EP0235550A1 (en) * 1986-02-05 1987-09-09 BBC Brown Boveri AG Semiconductor element and method of making the same
JPH10116998A (en) * 1996-10-14 1998-05-06 Toyota Motor Corp Semiconductor device and manufacturing method thereof
JPH10200132A (en) * 1997-01-10 1998-07-31 Fuji Electric Co Ltd High speed diode
JP2001135831A (en) * 1999-11-05 2001-05-18 Fuji Electric Co Ltd Semiconductor device
JP2003249662A (en) * 2003-02-12 2003-09-05 Mitsubishi Electric Corp Semiconductor device
JP2004006664A (en) * 2002-04-10 2004-01-08 Sanken Electric Co Ltd Method for manufacturing semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314367A (en) * 1991-04-12 1992-11-05 Fuji Electric Co Ltd Planar diode and its manufacture
JPH06314801A (en) * 1993-03-05 1994-11-08 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JP3435166B2 (en) * 1997-08-14 2003-08-11 三菱電機株式会社 Semiconductor device
DE19837944A1 (en) * 1998-08-21 2000-02-24 Asea Brown Boveri Method of manufacturing a semiconductor device
EP1030375A4 (en) * 1998-09-10 2001-07-04 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
JP4543457B2 (en) * 1999-10-28 2010-09-15 富士電機システムズ株式会社 Shielding mask for ion implantation and method of manufacturing semiconductor device
JP5061407B2 (en) * 2001-01-31 2012-10-31 富士電機株式会社 Semiconductor device and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0024657A2 (en) * 1979-08-31 1981-03-11 Westinghouse Electric Corporation Thyristor with continuous emitter shunt
EP0235550A1 (en) * 1986-02-05 1987-09-09 BBC Brown Boveri AG Semiconductor element and method of making the same
JPH10116998A (en) * 1996-10-14 1998-05-06 Toyota Motor Corp Semiconductor device and manufacturing method thereof
JPH10200132A (en) * 1997-01-10 1998-07-31 Fuji Electric Co Ltd High speed diode
JP2001135831A (en) * 1999-11-05 2001-05-18 Fuji Electric Co Ltd Semiconductor device
JP2004006664A (en) * 2002-04-10 2004-01-08 Sanken Electric Co Ltd Method for manufacturing semiconductor device
JP2003249662A (en) * 2003-02-12 2003-09-05 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
US20050263842A1 (en) 2005-12-01
JP2005340528A (en) 2005-12-08
CN100487913C (en) 2009-05-13
US7282781B2 (en) 2007-10-16
DE102005014932A1 (en) 2005-12-22
CN1702876A (en) 2005-11-30

Similar Documents

Publication Publication Date Title
DE102007057728B4 (en) Method for producing a semiconductor device with a short circuit structure
DE112010002017B4 (en) Semiconductor device
DE102007026387B4 (en) Method for producing a semiconductor device
DE112016001611B4 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102007043341B4 (en) Semiconductor device and method for its production
DE102017201147B4 (en) Semiconductor device
DE102005053487B4 (en) Power IGBT with increased robustness
DE102012211544B4 (en) SEMICONDUCTOR DEVICE
DE102015204636B4 (en) Semiconductor device and method for its production
DE102005014932B4 (en) Semiconductor component and method for its production
DE112015000610T5 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102011089452B4 (en) semiconductor device
DE10316222B3 (en) Method for producing a robust semiconductor component and semiconductor component produced thereby
DE112021002169T5 (en) SEMICONDUCTOR DEVICE
DE102010063159B4 (en) Semiconductor device and its manufacturing method
DE19630341B4 (en) High breakdown voltage semiconductor device
DE10240107A1 (en) Edge end for a power semiconductor component comprises a semiconductor body, a first region of opposing conductivity type, a second region of a first conductivity type, a region of different conductivity type, and electrodes
EP0551625B1 (en) Power diode
DE10261424B3 (en) Production of an emitter with a good ohmic contact used in the production of e.g. a diode comprises introducing an emitter into a surface region of a semiconductor body by doping in three steps
DE112024001112T5 (en) SEMICONDUCTOR DEVICE
DE102019125976A1 (en) Semiconductor device
WO2005071757A2 (en) Semiconductor component comprising a temporary field stopping area, and method for the production thereof
DE4135258C2 (en) Fast power diode
DE10150640B4 (en) Thyristor with integrated over-head protection and process for its production
DE102005041335B4 (en) Edge structure and method for producing a peripheral structure for a power semiconductor device

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8120 Willingness to grant licences paragraph 23
8363 Opposition against the patent
R026 Opposition filed against patent

Effective date: 20110228

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

Representative=s name: BOEHMERT & BOEHMERT, 28209 BREMEN, DE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20110826

Representative=s name: OANDO OPPERMANN & OPPERMANN LLP, DE

Effective date: 20110826

R006 Appeal filed
R008 Case pending at federal patent court
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Representative=s name: OANDO OPPERMANN & OPPERMANN LLP, DE

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R011 All appeals rejected, refused or otherwise settled
R037 Decision of examining division or of federal patent court revoking patent now final
R107 Publication of grant of european patent cancelled
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029868000

Ipc: H10D0008500000