[go: up one dir, main page]

DE102005001718A1 - Integrated circuit e.g. logical chip, arrangement, has wiring section with nano-structure between wiring-junction units and electrically insulating layer provided in section, where one unit and layer form channel between junction units - Google Patents

Integrated circuit e.g. logical chip, arrangement, has wiring section with nano-structure between wiring-junction units and electrically insulating layer provided in section, where one unit and layer form channel between junction units Download PDF

Info

Publication number
DE102005001718A1
DE102005001718A1 DE102005001718A DE102005001718A DE102005001718A1 DE 102005001718 A1 DE102005001718 A1 DE 102005001718A1 DE 102005001718 A DE102005001718 A DE 102005001718A DE 102005001718 A DE102005001718 A DE 102005001718A DE 102005001718 A1 DE102005001718 A1 DE 102005001718A1
Authority
DE
Germany
Prior art keywords
wiring
layer
integrated circuit
circuit arrangement
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005001718A
Other languages
German (de)
Other versions
DE102005001718B4 (en
Inventor
Werner Dr. Steinhögl
Georg Stefan Dr. Düsberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005001718A priority Critical patent/DE102005001718B4/en
Publication of DE102005001718A1 publication Critical patent/DE102005001718A1/en
Application granted granted Critical
Publication of DE102005001718B4 publication Critical patent/DE102005001718B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W20/031—
    • H10P14/43—
    • H10W20/40—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft eine integrierte Schaltungsanordnung mit einem Substrat, mit auf dem Substrat aufgebrachten und/oder darin integrierten elektrischen Bauelementen und mindestens einer Verdrahtungsebene zum elektrischen Koppeln der Bauelemente, wobei die mindestens eine Verdrahtungsebene eine Vielzahl metallisch leitfähiger Verdrahtungs-Kreuzungselemente und insbesondere zwischen mehreren Verdrahtungs-Kreuzungselementen mindestens eine Nanostruktur aufweist.The The invention relates to an integrated circuit arrangement with a Substrate, applied to the substrate and / or integrated therein electrical Components and at least one wiring level for electrical Coupling the components, wherein the at least one wiring level a variety of metallically conductive Wiring crossing elements and in particular between several Wiring crossing elements has at least one nanostructure.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft eine integrierte Schaltkreisanordnung und ein Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung in einer Verdrahtungsebene in einer integrierten Schaltkreisanordnung.The The invention relates to an integrated circuit arrangement and a Method for producing an electrically conductive connection in a wiring plane in an integrated circuit arrangement.

Es ist üblich, in einem elektronischen Bauelement, welches in integrierter Bauweise ausgestaltet ist, zwei elektrisch leitfähigen Schichten, die durch eine elektrisch nichtleitfähige Schicht elektrisch isoliert sind, miteinander elektrisch leitend zu verbinden, indem durch die elektrisch nicht-leitfähige Schicht ein Kontaktloch geätzt wird. Das Loch wird mit Metall aufgefüllt, wodurch eine metallische Durchkontaktierung (Kontaktvia) erzeugt wird, die die beiden elektrisch leitfähigen Schichten miteinander elektrisch leitend verbindet.It is common, in an electronic component, which in integrated construction is configured, two electrically conductive layers through a electrically non-conductive Layer are electrically insulated with each other electrically conductive connect by passing through the electrically non-conductive layer etched a contact hole becomes. The hole is filled with metal, creating a metallic Through contact (Kontaktvia) is generated, which is the two electrically conductive layers interconnects electrically conductive.

Ein Nachteil dieser Vorgehensweise ist darin zu sehen, dass insbesondere bei abnehmenden lateralen Abmessungen, d.h. bei abnehmendem Durchmesser eines Kontaktlochs durch die elektrisch nicht-leitfähige Schicht und bei zunehmender vertikaler Ausdehnung bzw. zumindest bei zunehmendem Aspektverhältnis, das vollständige Auffüllen des Kontaktlochs mit Metall problematisch und fehlerbehaftet ist. Insbesondere kommt es häufig zu einer Verstopfung im oberen Bereich des Kontaktlochs durch das abgeschiedene Metall, wodurch verhindert wird, dass das gesamte Kontaktloch mit Metall gefüllt wird. Somit kann häufig keine elektrisch leitende Verbindung zwischen den beiden leitenden Schichten erzeugt werden. Zudem führt ein unvollständig gefülltes Kontaktloch zu Zuverlässigkeitsproblemen.One Disadvantage of this procedure is the fact that in particular with decreasing lateral dimensions, i. with decreasing diameter a contact hole through the electrically non-conductive layer and with increasing vertical extent or at least with increasing aspect ratio, the full Fill up the contact hole with metal is problematic and faulty. In particular, it often happens to a blockage in the upper region of the contact hole through the deposited Metal, which prevents the entire contact hole with Metal filled becomes. Thus, often can no electrically conductive connection between the two conductive Layers are generated. In addition, an incomplete filled contact hole leads to reliability problems.

Ein weiterer Nachteil der bekannten Vorgehensweise ist darin zu sehen, dass bei einem Kontaktloch mit einem sehr geringen Durchmesser die Leitfähigkeit der metallischen Durchkontaktierung stark abnimmt, d.h. die metallische Durchkontaktierung stellt ein die Skalierung eines Metallisierungssystems und damit eines integrierten Schaltkreises erheblich begrenzendes Element dar, bei dem es erforderlich ist, in vertikaler Richtung eines elektronischen Bauelements mehrere elektrisch leitfähige Strukturen miteinander durch elektrisch nicht-leitfähige Strukturen hindurch elektrisch leitend zu verbinden.One Another disadvantage of the known procedure can be seen in that at a contact hole with a very small diameter, the conductivity the metallic via strongly decreases, i. the metallic one Through plating sets the scaling of a metallization system and thus an integrated circuit significantly limiting Element that is required in the vertical direction an electronic component a plurality of electrically conductive structures electrically through each other through electrically non-conductive structures conductively connect.

Die herkömmliche Silizium-Mikroelektronik wird bei weiter voranschreitender Verkleinerung an ihre Grenzen stoßen. Insbesondere die Entwicklung zunehmend kleinerer und dichter angeordneter Transistoren von mittlerweile mehreren Hundertmillionen Transistoren pro Chip wird in den nächsten zehn Jahren prinzipiellen physikalischen Problemen und Begrenzungen ausgesetzt sein. Wenn Strukturabmessungen von 80 nm unterschritten werden, werden die Bauelemente durch Quanteneffekte störend beeinflusst und unterhalb von Dimensionen von etwa 30 nm dominiert. Auch führt die zunehmende Integrationsdichte der Bauelemente auf einem Chip zu einem dramatischen Anstieg der Abwärme.The conventional Silicon microelectronics will continue to shrink in size reach their limits. In particular, the development of increasingly smaller and denser arranged Transistors of hundreds of millions of transistors per chip will be in the next ten years of fundamental physical problems and limitations be exposed. When structural dimensions of 80 nm below be, the components are affected by quantum effects disturbing and dominated below dimensions of about 30 nm. Also leads the increasing integration density of the components on a chip a dramatic increase in waste heat.

In der Mikroelektronik wird daher zunehmend eine Verkleinerung der Verdrahtung von aktiven Bauelementen in hoch integrierten Schaltungen, wie beispielsweise in Logik-Chips basierend auf CMOS-Technologie oder in dynamic random access memories (DRAMs) erforderlich. Dabei werden an die Verdrahtung verschiedene Anforderungen gestellt. Neben einem minimalen Querschnitt und insbesondere einer minimalen Breite der Leiterbahn sind zudem eine gute elektrische Leitfähigkeit, eine gute Stromtragfähigkeit, eine hohe Zuverlässigkeit, eine preiswerte Massenfertigung in parallelisierten Prozessen, beispielsweise auf Silizium-Wafern, und eine kontrollierbare Verbindung zwischen nächsten Nachbarn aktiver Bauelemente in einer 2-dimensionalen Gitteranordnung gewünscht.In Microelectronics is therefore increasingly a reduction of Wiring of active devices in highly integrated circuits, such as for example, in logic chips based on CMOS technology or in dynamic random access memories (DRAMs) required. There are different to the wiring Requirements made. In addition to a minimal cross section and in particular a minimum width of the track are also a good electrical Conductivity, good ampacity, a high reliability, one inexpensive mass production in parallelized processes, for example on silicon wafers, and a controllable connection between nearest neighbors of active devices desired in a 2-dimensional grid arrangement.

Selbstorganisierte Strukturen wie Nanoröhren oder Nanodrähte erfüllen die oben genannten Anforderungen. Beispielsweise zeichnen sich Kohlenstoff-Nanoröhren durch eine gute elektrische Leitfähigkeit und Stromtragfähigkeit aus. Die Eigenschaften von Kohlenstoff-Gittern bzw. Kohlenstoff-Strukturen beschränken sich aber nicht nur auf eine gute elektrische Leitfähigkeit und Stromtragefähigkeit. Ferner weisen solche Gitter-Strukturen einer Kohlenstoff-Nanoröhre eine sehr hohe Bindungsenthalpie zwischen benachbart angeordneten Kohlenstoffatomen des Gitters auf, wodurch sich eine hohe Elektromigration und eine hohe Zuverlässigkeit ableiten lassen. Die Eigenschaften von Nanoröhren und insbesondere Kohlenstoff-Nanoröhren als sogenannte Interconnects bzw. Verbindungs-Strukturen sind in [1] dargestellt.self-organized Structures like nanotubes or nanowires fulfill the above requirements. For example, carbon nanotubes are characterized a good electrical conductivity and current carrying capacity out. The properties of carbon lattices or carbon structures are limited but not only good electrical conductivity and current carrying capacity. Further Such lattice structures of a carbon nanotube have one very high binding enthalpy between adjacent carbon atoms of the grid, resulting in a high electromigration and a high reliability to derive. The properties of nanotubes and especially carbon nanotubes as so-called interconnects or connection structures are shown in [1].

Eine Nanoröhre ist eine einwandige oder mehrwandige, röhrenartiger Kohlenstoff-Verbindung. Bei mehrwandigen Nanoröhren ist mindestens eine innere Nanoröhre von einer äußeren Nanoröhre koaxial umgeben. Einwandige Nanoröhren weisen typisch einen Durchmesser von ungefähr einem Nanometer auf. Die Länge einer Nanoröhre kann mehrere hundert Nanometer betragen. Die Enden einer Nanoröhre sind häufig mit jeweils einem halben Fulleren-Molekülteil abgeschlossen.A nanotube is a single-walled or multi-walled, tubular carbon compound. at multi-walled nanotubes is at least one inner nanotube from an outer nanotube coaxial surround. Single-walled nanotubes typically have a diameter of about one nanometer. The Length of one nanotube can be several hundred nanometers. The ends of a nanotube are often each completed with half a fullerene molecule part.

Das ausgedehnte Π-Elektronensystem und die geometrische Struktur von Nanoröhren bewirken eine gute elektrische Leitfähigkeit, weshalb Nanoröhren geeignet sind für den Aufbau von Schaltkreisen mit Dimensionen im Nanometer-Bereich. Aus [1] ist bekannt, dass die elektrische Leitfähigkeit von Kohlenstoff-Nanoröhren die von Metallen gleicher Abmessung deutlich übersteigen kann.The extended Π-electron system and the geometric structure of nanotubes provide good electrical conductivity, which is why nanotubes are suitable for the construction of circuits with dimensions in the nanometer range. From [1] it is known that the electrical conductivity of Koh lenstoff nanotubes that can exceed significantly of metals of the same size.

Der Durchmesser und die Chiralität einer Nanoröhre sind wesentliche Parameter, von denen die elektrische Leitfähigkeit einer Nanoröhre abhängt. Die elektrische Leitfähigkeit einer Nanoröhre kann ferner durch Anlegen eines elektrischen Feldes und/oder Dotieren der Nanoröhre mit Bornitrid verändert werden. Im letzteren Falle spricht man von einer mit Boratomen und Stickstoffatomen dotierten Nanoröhre oder auch von einer Bornitrid-Nanoröhre.Of the Diameter and the chirality a nanotube are essential parameters of which the electrical conductivity a nanotube depends. The electric conductivity a nanotube can also by applying an electric field and / or doping the nanotube modified with boron nitride become. In the latter case one speaks of one with Boratomen and Nitrogen atoms doped nanotube or from a boron nitride nanotube.

Aufgrund der Leitfähigkeit von Nanoröhren sowie aufgrund der Einstellbarkeit dieser Leitfähigkeit in der oben genannten Weise, eignen sich Nanoröhren für eine große Anzahl von Anwendungen, beispielsweise für die elektrische Verbindungstechnik bzw. Verdrahtungstechnik in integrierten Schaltkreisen, für Bauelemente in der Mikroelektronik sowie für Elektronen-Emitter.by virtue of the conductivity of nanotubes as well due to the adjustability of this conductivity in the above Way, nanotubes are suitable for one size Number of applications, for example, for the electrical connection technology or Wiring technology in integrated circuits, for components in microelectronics as well as for electron emitters.

Für die Verwendung von Nanoröhren in der Mikroelektronik ist es oftmals wünschenswert, Nanoröhren an bestimmten Orten eines Substrats definiert aufzubringen bzw. auszubilden. Beispielsweise können Nanoröhren als Leiter verwendet werden, um zwei voneinander elektrisch getrennte Leiterebenen oder Metallisierungsebenen eines Mikroschaltungselements zu koppeln. Hierfür ist erforderlich, dass Nanoröhren nur dort aufgewachsen werden, wo eine entsprechende elektrische Kopplung angestrebt wird, wohingegen die anderen Bereiche des Substrates frei von Nanoröhren bleiben sollen, um elektrische Kurzschlüsse zu vermeiden.For the use of nanotubes in microelectronics it is often desirable to attach nanotubes to apply or train defined places of a substrate. For example, you can nanotubes be used as a conductor to two electrically isolated from each other Conductor planes or metallization levels of a microcircuit element to pair. Therefor is required that nanotubes only be grown up where a corresponding electrical Coupling is sought, whereas the other areas of the substrate free of nanotubes remain in order to avoid electrical short circuits.

Um dieses Ziel zu erreichen, ist bekannt, ein das Wachstum von Nanoröhren katalysierendes Metall, beispielsweise Eisen, Kobalt oder Nickel, mit Hilfe eines Sputterverfahrens auf ein etwa mit Photolack strukturiertes Substrat aufzubringen. Anschließend wird unter Verwendung eines Lift-off-Verfahrens der strukturierte Photolack und das darauf befindliche Metall entfernt. Dadurch bleibt das Metall-Material nur auf zuvor freigelegten Stellen des Substrats zurück. Das zurückbleibende katalytisch aktive Metall wird als Matrix zum Aufwachsen von Nanoröhren verwendet.Around Achieving this goal is known to catalyze the growth of nanotubes Metal, such as iron, cobalt or nickel, with the help of a Sputterverfahren on a structured approximately with photoresist substrate applied. Subsequently, will using a lift-off method of patterned photoresist and remove the metal thereon. This only leaves the metal material back on previously exposed locations of the substrate. The remaining catalytically active Metal is used as a matrix to grow nanotubes.

Aus [2] und [3] sind Verfahren zum separaten Herstellen von Nanoröhren gemäß einer Ausrichtung der Nanostrukturen an einer Phasengrenzfläche flüssig-gasförmig in einem so genannten „Langmuir-Blodgett-Trog" bekannt. Gemäß diesen Verfahren werden die Nanoröhren separat hergestellt und anschließend auf ein Substrat aufgebracht, wobei der Abstand der Nanoröhren zueinander skalierbar ist.Out [2] and [3] are methods for separately producing nanotubes according to Alignment of the nanostructures at a phase interface liquid-gaseous in in a so-called "Langmuir-Blodgett trough" Procedures become the nanotubes prepared separately and then applied to a substrate, being the distance of the nanotubes is scalable to each other.

In [4] ist ein Verfahren zum Herstellen von einkristallinen Silizium-Nanodrähten beschrieben, wobei Nanocluster aus Gold als Katalysatoren für ein gerichtetes Wachstum der Nanodrähte dienen. Die Nanodrähte werden in einem CVD-Verfahren aus der Gasphase mittels Silan (SiH4) abgeschieden.[4] describes a process for producing monocrystalline silicon nanowires, with gold nanoclusters serving as catalysts for directed nanowire growth. The nanowires are deposited in a CVD process from the gas phase by means of silane (SiH 4 ).

Aus [5] ist ein Verfahren zum Herstellen von Nanodrähten aus Germanium bekannt, wobei die Nanodrähte mittels eines CVD-Verfahrens abgeschieden werden und Nanokristalle aus Gold als Katalysatoren für diese Abscheidung dienen.Out [5] a method for producing nanowires of germanium is known, where the nanowires by means of a CVD method be deposited and nanocrystals of gold as catalysts for this Deposition serve.

Aus [6] ist ein Verfahren zum Herstellen von Kohlenstoff-Nanoröhren bekannt, wobei die Nanoröhren mittels eines MPCVD-Verfahrens abgeschieden werden. Ferner werden die Nanoröhren in mehreren Lagen hergestellt, wobei als Katalysator-Material Kobalt und als Substrat Silizium verwendet werden.Out [6] a method for producing carbon nanotubes is known the nanotubes by means of an MPCVD method be deposited. Furthermore, the nanotubes are produced in several layers, where as the catalyst material is cobalt and as the substrate silicon be used.

In [7] ist ein Verfahren zum Herstellen von Kohlenstoff-Nanoröhren beschrieben, wobei die Carbon-Nanoröhren mittels eines selektiven lateralen Wachstums in einem CVD-Verfahren abgeschieden werden. Die Carbon-Nanoröhren werden als Nanoröhren-Brücken zwischen zwei als Katalysator-Schicht dienenden Nickel-Schichten abgeschieden, wobei über jeder der Nickel-Schichten unmittelbar eine Schicht aus Siliziumoxid als eine Barriere-Schicht angeordnet ist, welche ein vertikales Wachstum der Carbon-Nanoröhren verhindern sollen. Ferner überdeckt eine Siliziumoxid-Schicht die Nickel-Schicht vollständig, wobei jeweils eine Nickel-Schicht und eine Siliziumoxid-Schicht bündig miteinander abschließen.In [7] describes a method for producing carbon nanotubes, being the carbon nanotubes by means of a selective lateral growth in a CVD method be deposited. The carbon nanotubes are called nanotube bridges between depositing two nickel layers serving as a catalyst layer, being over each of the nickel layers immediately has a layer of silicon oxide is arranged as a barrier layer, which is a vertical growth the carbon nanotubes should prevent. Also covered a silicon oxide layer completely covers the nickel layer, wherein each one nickel layer and a silicon oxide layer flush with each other to lock.

Aus [8] ist ein Verfahren zum Herstellen von Nanostrukturen mittels Ausrichtung durch anisotropen mechanischen Stress bekannt, wobei gemäß diesem Verfahren die Nanostrukturen mittels einer Gitterfehlanpassung in verschiedene Richtungen zueinander angeordnet werden können.Out [8] is a method for producing nanostructures by means of Alignment known by anisotropic mechanical stress, wherein according to this Process the nanostructures by means of a lattice mismatch in different directions can be arranged to each other.

Ferner sind auch Verfahren zum direkten „Schreiben" von Nanostrukturen bzw. Nanodrähten mittels Elektronenstrahlen bekannt, wobei diese Verfahren äußerst langwierig sind.Further are also methods for direct "writing" of nanostructures or nanowires by means of Electron beams known, these methods extremely tedious are.

Zusätzlich ist der Reproduktionsfaktor für die Nanostrukturen gemäß diesen Verfahren sehr gering.In addition is the reproduction factor for the nanostructures according to these Procedure very low.

Bisher existiert gemäß dem Stand der Technik allerdings keine hinreichend befriedigende Lösung dafür, Nanoröhren lateral anzuordnen bzw. herzustellen, um diese an die herkömmliche Silizium-Mikroelektronik anzukoppeln bzw. in den Herstellungsprozess integrierter Schaltkreisanordnungen zu integrieren.So far exists according to the state However, the technique is not a satisfying solution, nanotubes lateral to arrange or manufacture them to the conventional Coupling silicon microelectronics or in the manufacturing process integrate integrated circuit assemblies.

Zusammenfassend weisen die aus dem Stand der Technik bekannten Herstellungsverfahren einer Anordnung von Kohlenstoff-Nanoröhren eine Reihe von Nachteilen auf. Zwar sind bei den bekannten Verfahren senkrecht und lateral zu der Oberfläche eines Substrats orientierte Nanoröhren herstellbar. Jedoch ist das Herstellen von lateral zu der Oberfläche eines Substrates angeordneten Nanoröhren mit erheblichen Schwierigkeiten verbunden, da die aus dem Stand der Technik bekannten Verfahren ein hohes Restrisiko eines vertikalen Wachstums der Nanostrukturen bzw. Nanoröhren aufweisen.In summary have the known from the prior art manufacturing process of a Arrangement of carbon nanotubes a number of disadvantages. Although in the known methods oriented perpendicularly and laterally to the surface of a substrate nanotubes produced. However, the production of lateral to the surface of a Substrates arranged nanotubes associated with considerable difficulties, as from the state known technique a high residual risk of a vertical Have growth of nanostructures or nanotubes.

Gemäß den Verfahren des Standes der Technik ist die Ausrichtung von Nanoröhren entweder nur in x- oder y-Richtung, d.h. in einer Richtung steuerbar bzw. kontrollierbar. Auch variiert der Abstand zwischen benachbarten Nanostrukturen deutlich und lässt sich nur im statistischen Mittel steuern oder beeinflussen. Ferner ist die Herstellung einer Verbindung zwischen zwei Kontaktstrukturen zufällig bestimmt. Auch können bisher nur kleine Bereiche einer integrierten Schaltung kontaktiert werden, da innerhalb eines gegebenen Bereiches lediglich eine Richtung für eine Verdrahtung möglich ist.According to the procedures The prior art is the alignment of nanotubes either only in the x or y direction, i.e. controllable or controllable in one direction. Also varies the distance between adjacent nanostructures becomes clear and settable control or influence only by statistical means. Further is the production of a connection between two contact structures determined at random. Also can previously contacted only small areas of an integrated circuit since there is only one direction within a given range for one Wiring possible is.

Ferner ist es gemäß den bekannten Verfahren schwierig, strukturell definierte laterale Anordnungen von Nanoröhren herzustellen. Dies führt dazu, dass die aus dem Stand der Technik bekannten Nanoröhren-Anordnungen nur unter Schwierigkeiten oder gar nicht an herkömmliche Silizium-Mikroelektronik ankoppelbar sind.Further it is according to the known Method difficult, structurally defined lateral arrangements of nanotubes manufacture. this leads to to that known from the prior art nanotube arrays only with difficulty or not at conventional silicon microelectronics dockable are.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltkreisanordnung mit mindestens einer lateral zu der Oberfläche eines Substrates angeordneten Nanoröhre oder mindestens einem lateral zu der Oberfläche eines Substrates angeordneten Nanodrahtes und ein Verfahren zum Herstellen einer Schaltkreisanordnung bereitzustellen.Of the Invention is based on the object, a circuit arrangement with at least one nanotube arranged laterally to the surface of a substrate or at least one arranged laterally to the surface of a substrate Nanowire and a method of manufacturing a circuit arrangement provide.

Die Aufgabe wird durch eine integrierte Schaltkreisanordnung und ein Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung in einer Verdrahtungsebene in einem integrierten Schaltkreis gelöst.The Task is achieved by an integrated circuit arrangement and a Method for producing an electrically conductive connection in a wiring plane solved in an integrated circuit.

Es wird eine integrierte Schalkreisanordnung mit einem Substrat, mit auf dem Substrat aufgebrachten und/oder darin integrierten elektrischen Bauelementen und mindestens einer Verdrahtungsebene zum elektrischen Koppeln der Bauelemente bereit gestellt, wobei die mindestens eine Verdrahtungsebene eine Vielzahl metallisch leitfähiger Verdrahtungs-Kreuzungselemente und zwischen mehreren Verdrahtungs-Kreuzungselementen mindestens eine Nanostruktur aufweist. Ferner wird auf und/oder in der Verdrahtungsebene eine elektrisch isolierende Schicht mit einer Mehrzahl von Öffnungen ausgebildet, wobei die Verdrahtungs-Kreuzungselemente und die isolierende Schicht zwischen den Verdrahtungs-Kreuzungselementen mindestens einen Kanal ausbilden, in dem sich die mindestens eine Nanostruktur befindet.It is an integrated Schalkreisanordnung with a substrate, with on the substrate applied and / or integrated therein electrical Components and at least one wiring level for electrical Coupling of the components provided, wherein the at least one Wiring level a variety of metallically conductive wiring crossing elements and at least one nanostructure between a plurality of wiring crossing elements having. Furthermore, on and / or in the wiring level a electrically insulating layer having a plurality of openings formed, wherein the wiring crossing elements and the insulating Layer between the wiring crossing elements at least form a channel in which the at least one nanostructure located.

Im Weiteren wird das Verfahren zum Herstellen einer Verdrahtungsebene in einem integrierten Schaltkreis gemäß der Erfindung näher beschrieben.in the Further, the method of fabricating a wiring plane becomes in an integrated circuit according to the invention described in more detail.

Es wird ein Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung in einer Verdrahtungsebene in einem integrierten Schaltkreis bereitgestellt, welcher eine Vielzahl von elektrischen Bauelementen aufweist, bei dem auf und/oder in dem Substrat Verdrahtungs-Kreuzungselemente gebildet werden. Gemäß diesem Verfahren wird auf dem Substrat und/oder auf den Verdrahtungs-Kreuzungselementen eine Opferschicht gebildet und die Opferschicht derart strukturiert, so dass ein Teil des Substrats und/oder ein Teil der Verdrahtungs-Kreuzungselemente freigelegt werden. Ferner wird auf dem Substrat und/oder auf den Verdrahtungs-Kreuzungselementen eine elektrisch isolierende Schicht aufgebracht und derart strukturiert, so dass zumindest ein Teil der Opferschicht freiliegt. Gemäß diesem Verfahren wird zumindest ein Teil der Opferschicht zwischen zumindest einem Teil der Verdrahtungs-Kreuzungselemente entfernt. Gemäß dem Verfahren wird zumindest zwischen den Verdrahtungs-Kreuzungselementen, zwischen denen die Opferschicht entfernt wurde, und der elektrisch isolierenden Schicht eine Nanostruktur gebildet.It is a method for producing an electrically conductive connection provided in a wiring plane in an integrated circuit, which has a plurality of electrical components, at on and / or in the substrate, wiring crossing elements be formed. According to this Method is applied on the substrate and / or on the wiring crossing elements formed a sacrificial layer and structured the sacrificial layer in such a way such that a part of the substrate and / or part of the wiring crossing elements be exposed. Further, on the substrate and / or on the Wiring crossing elements an electrically insulating layer is applied and structured in such a way, so that at least part of the sacrificial layer is exposed. According to this Procedure will be at least part of the sacrificial layer between at least removed part of the wiring crossing elements. According to the procedure is at least between the wiring crossing elements, between which the Sacrificial layer was removed, and the electrically insulating layer formed a nanostructure.

Das Substrat ist bevorzugt ein Halbleiter-Substrat, insbesondere ein Silizium-Wafersubstrat.The Substrate is preferably a semiconductor substrate, in particular a Silicon-wafer substrate.

Ferner sind die auf dem Substrat aufgebrachten und/oder darin integrierten elektrischen Bauelemente Halbleiter-Bauelemente, wie beispielsweise Widerständen, Kondensatoren, Dioden oder Transistoren.Further are the applied and / or integrated in the substrate electrical components semiconductor devices, such as resistors, Capacitors, diodes or transistors.

Die zum Koppeln der Bauelemente mindestens eine Verdrahtungsebene weist metallisch leitfähige Verdrahtungs-Kreuzungselemente auf, wobei die Verdrahtungs-Kreuzungselemente vorzugsweise aus Aluminium oder einem ähnlich leitfähigen Metall sind.The for coupling the components has at least one wiring level metallic conductive Wiring crossing elements on, wherein the wiring crossing elements preferably made of aluminum or a similarly conductive metal.

Gemäß der Erfindung ist zwischen mehreren Verdrahtungs-Kreuzungselementen mindestens eine Nanostruktur gebildet, wobei die Nanostruktur

  • • mindestens eine Nanoröhre,
  • • mindestens ein Nanodraht,
  • • eine elektrisch leitfähige Struktur mit einem Querschnitt kleiner oder gleich 100 nm, insbesondere kleiner oder gleich 50 nm, insbesondere kleiner oder gleich 10 nm, insbesondere kleiner oder gleich 5 nm ist.
According to the invention, at least one nanostructure is formed between a plurality of wiring crossing elements, wherein the nanostructure
  • At least one nanotube,
  • At least one nanowire,
  • An electrically conductive structure with a cross section of less than or equal to 100 nm, in particular der is less than or equal to 50 nm, in particular less than or equal to 10 nm, in particular less than or equal to 5 nm.

Gemäß der Erfindung ist die Nanostruktur eine zu der Oberfläche eines Substrates lateral angeordnete Nanostruktur.According to the invention For example, the nanostructure is lateral to the surface of a substrate arranged nanostructure.

Ferner sind die Verbindungs-Kreuzungselemente metallisch leitend und weisen Katalysatorkeime für das Wachsen von Nanostrukturen auf.Further the connection crossing elements are metallically conductive and have Catalyst nuclei for the growth of nanostructures.

Die Katalysatorkeime weisen vorzugsweise

  • • Eisen (Fe) und/oder
  • • Nickel (Ni)und/oder
  • • Kobalt (Co) auf.
The catalyst nuclei preferably have
  • • iron (Fe) and / or
  • • Nickel (Ni) and / or
  • • Cobalt (Co) on.

Gemäß der Erfindung ist über und/oder in der Verdrahtungsebene eine elektrisch isolierende Schicht mit einer Mehrzahl von Öffnungen angeordnet, wobei die Öffnungen zwischen den Verdrahtungs-Kreuzungselementen angeordnet sind.According to the invention is over and / or in the wiring level an electrically insulating layer with a plurality of openings arranged, with the openings are arranged between the wiring crossing elements.

Ferner weist die elektrisch isolierende Schicht vorzugsweise

  • • Siliziumdioxid (SiO2) und/oder
  • • Siliziumnitrid (Si3N4) auf.
Furthermore, the electrically insulating layer preferably
  • • silicon dioxide (SiO 2 ) and / or
  • • Silicon nitride (Si 3 N 4 ) on.

Gemäß der Erfindung bilden die Verdrahtungs-Kreuzungselemente und die elektrisch isolierende Schicht mindestens einen Kanal bzw. einen Hohlraum aus, wobei ein Kanal bzw. Hohlraum zwischen mindestens zwei Verdrahtungs-Kreuzungselementen ausgebildet ist.According to the invention form the wiring crossing elements and the electrically insulating ones Layer at least one channel or a cavity, wherein a Channel or cavity between at least two wiring crossing elements is trained.

Erfindungsgemäß befindet sich die mindestens eine Nanostruktur in dem mindestens einen Kanal.According to the invention the at least one nanostructure in the at least one channel.

Ferner können mehrere Verdrahtungsebenen übereinander angeordnet sein.Further can several wiring levels on top of each other be arranged.

Zwei Verdrahtungsebenen weisen jeweils eine dazwischen liegende elektrisch isolierende Schicht mit mehreren Öffnungen auf.Two Wiring levels each have an intermediate electrical insulating layer with multiple openings on.

Ferner sind die Öffnungen der elektrisch isolierenden Schicht unmittelbar über den jeweiligen Verdrahtungs-Kreuzungselementen einer Verdrahtungsebene angeordnet.Further are the openings the electrically insulating layer immediately above the respective wiring crossing elements a wiring level arranged.

Die leitfähigen Strukturen unterschiedlicher Verdrahtungsebenen sind ferner vorzugsweise mittels einer oder mehreren Nanostruktur(en) miteinander in vertikaler Richtung verbunden.The conductive Structures of different wiring levels are also preferable by means of one or more nanostructure (s) together in vertical Connected direction.

Ferner ist die Nanostruktur eine Kohlenstoff-Nanoröhre oder ein Kohlenstoff-Nanodraht.Further For example, the nanostructure is a carbon nanotube or a carbon nanowire.

Es ist zu betonen, dass all diejenigen Ausgestaltungen, die weiter oben bezugnehmend auf die integrierte Schaltungsanordnung beschrieben sind, auch für das erfindungsgemäße Verfahren gelten.It is to emphasize that all those refinements continue described above with reference to the integrated circuit arrangement are, too, for the inventive method be valid.

Die Opferschicht, welche gemäß dem Verfahren der Erfindung ausgebildet wird, ist vorzugsweise Polysilizium oder eines der folgenden Materialien aufweist:

  • • Photoresist, wie z.B. Diazonaphtoquinone. Die Substanz kann durch Trockenätzen in einem O- oder H-haltigem Plasma entfernt werden
  • • Siliziumnitrid (Si3N4). Es kann durch Nassätzen mit H3PO4 entfernt werden.
The sacrificial layer formed according to the method of the invention is preferably polysilicon or one of the following materials:
  • • Photoresist, such as Diazonaphtoquinone. The substance can be removed by dry etching in an O- or H-containing plasma
  • • silicon nitride (Si 3 N 4 ). It can be removed by wet etching with H 3 PO 4 .

Ferner wird gemäß dem Verfahren Polysilizium aufgrund der guten selektiven Ätzbarkeit gegenüber der elektrisch isolierenden Schicht für die Opferschicht verwendet, so dass in einem Ätzverfahren die Opferschicht unter der elektrisch isolierenden Schicht entfernt wird, und so mindestens ein Kanal zwischen mindestens zwei Verdrahtungs-Kreuzungselementen ausgebildet wird.Further is according to the procedure Polysilicon due to the good selective etchability over the electrically insulating layer used for the sacrificial layer, so that in an etching process removed the sacrificial layer under the electrically insulating layer and at least one channel between at least two wiring crossing elements is trained.

Gemäß der Erfindung wird eine Kombination konventioneller Strukturierungen, wie beispielsweise Lithographie-Verfahren, anisotropes Trockenätzen und selbstorganisierte Depositions-Verfahren zum Herstellen von Nanostrukturen verwendet. Mit anderen Worten werden Abscheide-Verfahren zum Herstellen von Nanostrukturen bzw. Nanoröhren, oder auch Nanodrähten angewendet.According to the invention is a combination of conventional structuring, such as lithography process, anisotropic dry etching and self-organized deposition method used for producing nanostructures. In other words Are deposition processes for the production of nanostructures or nanotubes, or nanowires applied.

Ferner wird die Wachstumsrichtung der Nanostrukturen anschaulich mittels einer geometrischen Führung, dem sogenannten „template growth" bzw. einem Kanal gesteuert. Mit anderen Worten werden Nanostrukturen in einem gerichteten Wachstum mittels vorgegebener geometrischer Strukturen, wie beispielsweise auf und/oder in einem Substrat ausgebildeten Kanälen erzeugt. Daraus ergeben sich einige Vorteile gegenüber dem Stand der Technik, die im Weiteren erläutert werden.Further The growth direction of the nanostructures is clearly illustrated by a geometric guide, the so-called "template growth "or one Channel controlled. In other words, nanostructures become one directed growth by means of given geometric structures, such as For example, generated on and / or formed in a substrate channels. This results in some advantages over the prior art, which is explained below become.

Diese Vorgehensweise erlaubt es, dass die ausgezeichneten Eigenschaften von Nanostrukturen in einer hochintegrierten elektrisch leitfähigen Verdrahtung genutzt werden können. Gemäß der Erfindung ist mit Nanostrukturen eine vollständige Verdrahtung von hochintegrierten Schaltkreisen möglich, wohingegen dies gemäß dem Stand der Technik nur in Teilen von Schaltkreisen realisiert werden konnte. Ferner ist es erfindungsgemäß möglich, programmierbare Verbindungen zwischen benachbarten Knoten einer Gitterstruktur, d.h. einer Verdrahtungsebene mit einer Gitterkonstante >= 4·F zu erzeugen, wobei F die kleinste lithographisch strukturierbare Länge ist.These Approach allows that the excellent properties of nanostructures in a highly integrated electrically conductive wiring can be used. According to the invention is with nanostructures a complete wiring of highly integrated Circuits possible, whereas this is according to the state the technology could only be realized in parts of circuits. Furthermore, it is possible according to the invention, programmable Connections between adjacent nodes of a grid structure, i.e. a wiring plane with a lattice constant> = 4 · F, where F is the smallest lithographically structurable length.

Gemäß der Erfindung ist es ebenfalls möglich, definierte Punkt-zu-Punkt-Verbindungen herzustellen, wobei dafür, genauso wie für die oben beschriebenen Möglichkeiten, in der Mikroelektronik gebräuchliche Produktionsprozesse verwendet werden.According to the invention, it is also possible to use defined point-to-point connections In the same way as for the possibilities described above, customary production processes are used in microelectronics.

Gemäß den Verfahren aus dem Stand der Technik werden senkrecht stehende Nanostrukturen an den Knoten eines lateral zu der Oberfläche eines Substrates oder Wafers angeordneten Gitters erzeugt, wobei das Gitter und die Knoten mittels konventioneller Lithographie strukturiert werden. Gemäß der Erfindung ist es dahingegen möglich, die Knoten einer Verdrahtungsebene in lateraler Ebene durch Nanostrukturen selektiv zu verbinden. Die Nanostrukturen bzw. Nanoröhren werden dabei selbstorganisiert in sogenannten abgedeckten Gräben, dem „template growth" abgeschieden. Die Selektion der Verbindungen der Knoten erfolgt durch lithographische Strukturierung von Fenstern und Nassätzens mittels eines Verfahrens, das bereits zum Erzeugen von sogenannten MEMS-Strukturen (MEMS = micro electro mechanical Systems) etabliert ist.According to the procedures from the prior art are perpendicular nanostructures the node of a lateral to the surface of a substrate or wafer arranged grid, wherein the grid and the nodes by means of be structured conventional lithography. According to the invention whereas it is possible, the nodes of a wiring plane in the lateral plane through nanostructures selectively connect. The nanostructures or nanotubes become self-organized in so-called covered trenches, the "template growth ". The selection of the compounds of the nodes is carried out by lithographic Structuring of windows and wet etching by means of a method already for the production of so-called MEMS structures (MEMS = micro electro mechanical Systems) is established.

Gemäß der Erfindung ist es somit möglich, ein dreidimensionales Verdrahtungs-System in Form von Metallisierungsebenen zu erzeugen, welches Nanostrukturen aufweist. Mittels Stapelns mehrerer solcher Verdrahtungs-Systeme erhält man eine dreidimensionale Verdrahtungs-Struktur.According to the invention is it possible, then three-dimensional wiring system in the form of metallization levels to produce, which has nanostructures. By stacking several such Wiring Systems receives a three-dimensional wiring structure.

Zusammenfassend werden gemäß der Erfindung eine Struktur und ein Verfahren für ein dreidimensionales Verdrahtungs-System vorgestellt, welche weitgehend Nanoröhren oder Nanodrähte aufweisen.In summary be according to the invention a structure and method for a three-dimensional wiring system introduced, which have largely nanotubes or nanowires.

Ferner gilt der Begriff Nanostruktur bzw. Nanostrukturen als Überbegriff für Nanoröhren und Nanodrähte, wobei Nanoröhren (nanotubes) längliche, kristallin geordnete Hohlstrukturen im Nanometerbereich, und Nanodrähte (nanowires) längliche, kristallin geordnete Strukturen mit einem Durchmesser im Nanometerbereich sind.Further The term nanostructure or nanostructures is used as an umbrella term for nanotubes and Nanowires, being nanotubes (nanotubes) elongated, crystalline ordered hollow structures in the nanometer range, and nanowires (nanowires) elongated, crystalline are ordered structures with a diameter in the nanometer range.

Die Nanostrukturen als elektrisch leitfähige Verbindungen zwischen den Verdrahtungs-Kreuzungselementen können auch aus leitfähigen, konform abgeschiedenen Schichten, d.h. Kohlenstoff-Schichten, mittels Abscheidens aus der Gasphase hergestellt werden. Das Abscheiden einer elektrisch leitfähigen Kohlenstoff-Schicht ohne Dotierung kann beispielsweise mittels zwei verschiedenen Prozessen erfolgen.The Nanostructures as electrically conductive connections between The wiring crossing elements may also be made conductive, conformable deposited layers, i. Carbon layers, by means of deposition be prepared from the gas phase. The deposition of an electrical conductive Carbon layer without doping, for example, by means of two different processes take place.

Im Rahmen der Erfindung ist es beispielsweise möglich Nanostrukturen mittels eines CVD-Verfahrens in einer Wasserstoff-Atmosphäre mit einem Druck von 0,001 bar und bei einer Temperatur von 950°C herzustellen werden, wobei ein Kohlenstoff-haltiges Gas, wie beispielsweise Methan mit einem Druck von 0,6 bar als Kohlenstofflieferant dient. Die Dicke der gemäß diesem Verfahren abgeschiedenen Kohlenstoffschichten kann mittels der Dauer des Abscheide-Verfahrens eingestellt werden. In einem zweiten Verfahren können Kohlenstoffschichten in einem "Photonenofen" bei einer Temperatur von 800°C in einer Wasserstoff-Atmosphäre mit einem Druck von 2,5 Torr und Methan-Gas mit einem Druck von 7,5 Torr hergestellt werden.in the For example, it is possible to use nanostructures by means of the invention a CVD process in a hydrogen atmosphere with a pressure of 0.001 bar and at a temperature of 950 ° C, wherein a carbon-containing gas, such as methane with a Pressure of 0.6 bar serves as a carbon source. The thickness of the according to this Process deposited carbon layers can be determined by means of the duration of the Deposition method be set. In a second method, carbon layers in a "photon stove" at a temperature from 800 ° C in a hydrogen atmosphere with a pressure of 2.5 Torr and methane gas with a pressure of 7.5 torr are produced.

Ferner kann das vollständige Auffüllen der Strukturen, d.h. das Auffüllen der Kanäle bzw. Hohlräume, durch ein wiederholtes Abscheiden folgend auf einen nach einer ersten Abscheide-Phase durchgeführten "Recess-etch", d.h. einen Rückätz-Prozess, um überschüssigen Kohlenstoff zu entfernen, gewährleistet werden.Further can the full Fill up of the structures, i. the padding of the channels or cavities, by repeatedly depositing following one after a first Separation phase carried out "Recess-etch", i. an etch-back process, around excess carbon to remove, guaranteed become.

Zum Herstellen der Nanostrukturen bzw. der Nanoröhren und/oder Nanodrähte werden die aus dem Stand der Technik bekannten CVD-Verfahren angewendet und somit nicht weiter erläutert. Ferner werden die verschiednen Schichten, die Metallisierungsebenen in bekannter Weise mittels den aus dem Stand der Technik bekannten Verfahren, wie beispielsweise mit Ätz-Verfahren, Sputter-Verfahren, Lift-off-Prozessen, Locos-Verfahren, Spin-on-Verfahren, selektiven Ätzverfahren oder Abscheide- und Auf dampf-Verfahren erzeugt, und hier nicht näher erläutert, wobei unterschiedliche Materialien in übereinander liegenden Schichten verwendet werden, welche gegeneinander selektiv ätzbar sind, um die gewünschten Strukturen zu erzeugen.To the Producing the nanostructures or the nanotubes and / or nanowires are applied the known from the prior art CVD method and thus not explained further. Furthermore, the different layers become the metallization levels in a known manner by means known from the prior art Processes such as etching, sputtering, lift-off processes, LOCOS method, Spin-on process, selective etching process or deposition and vapor deposition processes, and not here explained in more detail, wherein different materials in one another lying layers which are selectively etchable against each other, to the desired Create structures.

Bevorzugte Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert, wobei gleiche Komponenten oft mit gleichen Bezugszeichen versehen sind.preferred embodiments The invention is illustrated in the figures and will be discussed below explained in more detail, wherein the same components are often provided with the same reference numerals.

Es zeigenIt demonstrate

1A eine Querschnittsansicht des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung, 1A FIG. 3 is a cross-sectional view of the wiring system according to the first embodiment of the invention; FIG.

1B eine Querschnittsansicht des Verdrahtungs-Systems entlang der Querschnittsachse BB gemäß der ersten Ausführungsform der Erfindung, 1B 3 is a cross-sectional view of the wiring system along the cross-sectional axis BB according to the first embodiment of the invention;

1C eine Querschnittsansicht des Verdrahtungs-Systems entlang der Querschnittsachse CC gemäß der ersten Ausführungsform der Erfindung, 1C 12 is a cross-sectional view of the wiring system along the cross-sectional axis CC according to the first embodiment of the invention;

2 eine Draufsicht des zweidimensionalen Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung, 2 a plan view of the two-dimensional wiring system according to the first embodiment of the invention,

3 eine Draufsicht des dreidimensionalen Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung, 3 a plan view of the three-dimensional wiring system according to the first embodiment of the invention,

4 eine Querschnittsansicht eines Verdrahtungs-Systems gemäß der zweiten Ausführungsform der Erfindung, 4 a cross-sectional view of a wiring system according to the second embodiment of the invention,

5 eine Querschnittsansicht eines Verdrahtungs-Systems gemäß der dritten Ausführungsform der Erfindung, 5 FIG. 3 is a cross-sectional view of a wiring system according to the third embodiment of the invention; FIG.

6 eine Querschnittsansicht der Ausgangs-Struktur zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung, 6 12 is a cross-sectional view of the output structure for manufacturing the wiring system according to the first embodiment of the invention;

7 eine Querschnittsansicht nach einem ersten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung, 7 12 is a cross-sectional view after a first process section for manufacturing the wiring system according to the first embodiment of the invention;

8 eine Querschnittsansicht nach einem zweiten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung, 8th 12 is a cross-sectional view of a second process section for manufacturing the wiring system according to the first embodiment of the invention;

9A und 9B jeweils eine Querschnittsansicht nach einem dritten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform. der Erfindung, 9A and 9B each a cross-sectional view of a third method section for producing the wiring system according to the first embodiment. the invention,

10 eine Querschnittsansicht nach einem vierten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung, 10 12 is a cross-sectional view of a fourth process section for manufacturing the wiring system according to the first embodiment of the invention;

11 eine Querschnittsansicht nach einem fünften Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung, 11 12 is a cross-sectional view of a fifth process section for manufacturing the wiring system according to the first embodiment of the invention;

12 eine Querschnittsansicht nach einem sechsten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung, 12 12 is a cross-sectional view of a sixth process section for manufacturing the wiring system according to the first embodiment of the invention;

13 eine Querschnittsansicht nach einem siebten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung. 13 a cross-sectional view of a seventh method section for producing the wiring system according to the first embodiment of the invention.

Ausführungsbeispiel 1Embodiment 1

Gemäß der Erfindung sind auf und/oder in einem Wafer eine Vielzahl von elektrischen Chips mit elektrischen Bauelementen, d.h. elektrischen Schaltungen mit Transistoren, Widerständen, Dioden etc. angeordnet, in welchen Chips jeweils das im Folgenden beschriebene Verdrahtungs-System 100 integriert ist. Ferner können die Bauelemente beliebige elektrische Schaltungen sein.According to the invention, a plurality of electrical chips with electrical components, ie electrical circuits with transistors, resistors, diodes, etc. are arranged on and / or in a wafer, in each of which chips the wiring system described below 100 is integrated. Furthermore, the components may be any electrical circuits.

Im Weiteren wird bezugnehmend auf 1A, 1B und 1C jeweils eine Querschnittsansicht des Verdrahtungs-Systems 100 gemäß der ersten Ausführungsform der Erfindung beschrieben, wobei 1B eine Querschnittsansicht entlang der Achse BB und 1C eine Querschnittsansicht entlang der Achse CC zeigen, und das Verdrahtungs-System 100 eine Metallisierungsebene bildet.In the following, reference is made to 1A . 1B and 1C each a cross-sectional view of the wiring system 100 described according to the first embodiment of the invention, wherein 1B a cross-sectional view along the axis BB and 1C show a cross-sectional view along the axis CC, and the wiring system 100 forms a metallization level.

Das Verdrahtungs-System 100 weist ein Substrat 101 mit einer Oberfläche 108, eine auf dem Substrat 101 ausgebildete erste Schicht 102 mit einer Oberfläche 109, eine auf der ersten Schicht 102 ausgebildete zweite Schicht 103 mit einer Oberfläche 110, Verdrahtungs-Kreuzungselemente 104, welche von ihrer geometrischen Form mit einer Box verglichen werden können, erste Nanostrukturen 105, zweite Nanostrukturen 106 und eine auf der zweiten Schicht 103 ausgebildete dritte Schicht 107 mit einer Oberfläche 111 auf, wobei die erste Schicht 102 und die zweite Schicht 103 derart strukturiert sind, so dass mindestens zwei Gräben 115 gebildet sind, und die zweite Schicht 103 derart strukturiert ist, so dass genau eine zweite Öffnung 116 zwischen den mindestens zwei Gräben 115 gebildet ist, wobei die mindestens zwei Gräben 115 von der Oberfläche 110 der zweiten Schicht 103 bis zu der Oberfläche 108 des Substrates 101 reichen. Ferner bezeichnet 109 eine Grenzfläche zwischen der ersten Schicht 102 und der zweiten Schicht 103.The wiring system 100 has a substrate 101 with a surface 108 , one on the substrate 101 trained first layer 102 with a surface 109 , one on the first layer 102 trained second layer 103 with a surface 110 , Wiring Crossing Elements 104 , which can be compared to a box by their geometric shape, first nanostructures 105 , second nanostructures 106 and one on the second layer 103 trained third layer 107 with a surface 111 on, with the first layer 102 and the second layer 103 are structured such that at least two trenches 115 are formed, and the second layer 103 is structured so that exactly a second opening 116 between the at least two trenches 115 is formed, wherein the at least two trenches 115 from the surface 110 the second layer 103 up to the surface 108 of the substrate 101 pass. Further referred to 109 an interface between the first layer 102 and the second layer 103 ,

In den mindestens zwei Gräben 115 ist jeweils ein Verdrahtungs-Kreuzungselement 104 ausgebildet. Zwischen den mindestens zwei Gräben 115 sowie zwischen der zweiten Schicht 103 und dem Substrat 101, d.h. zwischen der Grenzfläche 109 und dem Substrat 101 ist die erste Schicht 102 vollständig entfernt und stattdessen eine die Verdrahtungs-Kreuzungselemente 104 verbindende, im Wesentlichen parallele, vorzugsweise genau parallel zu der Oberfläche des Substrates 101 angeordnete erste Nanostruktur 105 in dem gebildeten Hohlraum bzw. Kanal 112 ausgebildet. Auf der Oberfläche der Verdrahtungs-Kreuzungselemente 104 ist jeweils eine, im Wesentlichen senkrechte, vorzugsweise genau zu der Oberfläche des jeweiligen Verdrahtungs-Kreuzungselementes 104 senkrecht stehende zweite Nanostruktur 106 ausgebildet. Ferner reicht die dritte Schicht 107 zumindest teilweise in die Gräben 115 und die zweite Öffnung 116, wobei die dritte Schicht 107 die ersten Nanostrukturen 105 in dem Bereich der zweiten Öffnung 116 zumindest teilweise umgibt und in dem die ersten Nanostrukturen 105 nicht umgebenden Bereich jeweils der Hohlraum 112 gebildet ist. Ferner reicht die dritte Schicht 107 nicht vollständig in die ersten Öffnungen, wodurch zwischen der dritten Schicht und dem jeweiligen Verdrahtungs-Kreuzungselement 104 ein Hohlraum 113 gebildet ist. Zwischen der dritten Schicht 107 und dem Substrat 101 ist in der zweiten Öffnung 116 eine Grenzfläche 114 gebildet, wobei die dritte Schicht 107 wie erläutert zumindest teilweise in die zweite Öffnung 116 reicht und die ersten Nanostrukturen 105 zumindest teilweise umgibt.In the at least two trenches 115 is each a wiring crossing element 104 educated. Between the at least two trenches 115 as well as between the second layer 103 and the substrate 101 ie between the interface 109 and the substrate 101 is the first layer 102 completely removed and instead the wiring crossing elements 104 connecting, substantially parallel, preferably exactly parallel to the surface of the substrate 101 arranged first nanostructure 105 in the formed cavity or channel 112 educated. On the surface of the wiring crossing elements 104 is in each case one, substantially perpendicular, preferably exactly to the surface of the respective wiring crossing element 104 vertical second nanostructure 106 educated. Furthermore, the third layer is enough 107 at least partially in the trenches 115 and the second opening 116 , wherein the third layer 107 the first nanostructures 105 in the area of the second opening 116 at least partially surrounds and in which the first nanostructures 105 not surrounding area respectively the cavity 112 is formed. Furthermore, the third layer is enough 107 not completely into the first openings, whereby between the third layer and the respective wiring crossing element 104 a cavity 113 is formed. Between the third layer 107 and the substrate 101 is in the second opening 116 an interface 114 formed, wherein the third layer 107 as explained at least partially in the second opening 116 last and the first nanostructures 105 at least partially surrounds.

Mit anderen Worten sind die ersten Nanostrukturen 105 lateral zu der Oberfläche 108 des Substrates 101 angeordnete Kohlenstoff-Nanoröhren oder Kohlenstoff-Nanodrähte, wobei eine Mehrzahl von ersten Nanostrukturen 105 zwischen zwei Verdrahtungs-Kreuzungselementen 104 gebildet sein kann. Die zweiten Nanostrukturen 106 sind vertikal zu der Oberfläche des Substrates 101 angeordnete Kohlenstoff-Nanoröhren oder Kohlenstoff-Nanodrähte, wobei an der Oberfläche jedes Verdrahtungs-Kreuzungselementes 104 eine Mehrzahl von Nanostrukturen 106 gebildet sein kann.In other words, the first nanostructures are 105 lateral to the surface 108 of the substrate 101 arranged carbon nanotubes or carbon nanowires, wherein a plurality of first nanostructures 105 between two wiring crossing elements 104 can be formed. The second nanostructures 106 are vertical to the surface of the substrate 101 arranged carbon nanotubes or carbon nanowires, wherein on the surface of each wiring crossing element 104 a plurality of nanostructures 106 can be formed.

Das Substrat 101 ist eine elektrisch isolierende Schicht, welche in diesem Ausführungsbeispiel Siliziumdioxid (SiO2) aufweist. Ferner weist das Substrat 101 eine Vielzahl von elektrischen Bauelementen, d.h. elektrische Schaltungen mit Transistoren, Widerständen, Dioden etc. auf. Die erste Schicht 102 ist eine elektrisch leitfähige Schicht, welche in diesem Ausführungsbeispiel Poly-Silizium aufweist, oder auch eine elektrisch isolierende Schicht, wie z.B. Photoresist (Diazonaphtoquinone) oder Siliziumnitrid (Si3N4). Die zweite Schicht 103 ist eine elektrisch isolierende Schicht, welche in diesem Ausführungsbeispiel Siliziumdioxid (SiO2) aufweist.The substrate 101 is an electrically insulating layer, which in this embodiment comprises silicon dioxide (SiO 2 ). Furthermore, the substrate has 101 a variety of electrical components, ie electrical circuits with transistors, resistors, diodes, etc. on. The first shift 102 is an electrically conductive layer, which in this embodiment comprises poly-silicon, or else an electrically insulating layer, such as photoresist (Diazonaphtoquinone) or silicon nitride (Si 3 N 4 ). The second layer 103 is an electrically insulating layer, which in this embodiment comprises silicon dioxide (SiO 2 ).

Ferner ist die dritte Schicht 107 eine elektrisch isolierende Schicht, welche in diesem Ausführungsbeispiel ein elektrisch isolierendes Material aufweist, welches mittels einer Spin-on-Technik aufgebracht werden kann. Ferner sind die ersten Nanostrukturen 105 und die zweiten Nanostrukturen 106 Kohlenstoff-Nanoröhren oder Kohlenstoff-Nanodrähte. Jedes Verdrahtungs-Kreuzungselement 104 weist eine sogenannte Katalysator-Schicht oder ein das Wachstum von Nanostrukturen katalysierendes Material auf, welches Material Katalysatorkeime für das Wachstum von Nanostrukturen, wie beispielsweise Refraktärmetalle mit Clustern von ferromagnetischen Elementen wie beispielsweise Eisen (Fe), Nickel (Ni) oder Kobalt (Co) aufweist. Ferner dient die zwischen den Gräben 115 und unter der zweiten Schicht 103 angeordnete erste Schicht 102 als eine Opferschicht.Further, the third layer 107 an electrically insulating layer, which in this embodiment comprises an electrically insulating material which can be applied by means of a spin-on technique. Furthermore, the first nanostructures 105 and the second nanostructures 106 Carbon nanotubes or carbon nanowires. Each wiring crossing element 104 comprises a so-called catalyst layer or nanostructure growth catalyzing material, which material comprises catalyst nuclei for the growth of nanostructures such as refractory metals with clusters of ferromagnetic elements such as iron (Fe), nickel (Ni) or cobalt (Co) , Furthermore, it is used between the trenches 115 and under the second layer 103 arranged first layer 102 as a sacrificial layer.

Mit anderen Worten ist eine Opferschicht eine Zwischenschicht, welche gemäß der Erfindung zum Herstellen eines Hohlraumes dient. Das heißt, dass in eine auf der Opferschicht ausgebildeten Schicht ein Graben bis zu der Oberfläche der Opferschicht mittels eines Ätz-Verfahrens geätzt wird. Somit wird im Bereich dieses Grabens zumindest ein Teil der Oberfläche der Opferschicht freigelegt. Mittels eines weiteren geeigneten Ätz-Verfahrens wird die Opferschicht beginnend von deren, zumindest teilweise freigelegten Oberfläche in dem Graben, unter der auf der Opferschicht ausgebildeten Schicht entfernt, wodurch die auf der Opferschicht ausgebildete Schicht zumindest teilweise unterätzt wird.With In other words, a sacrificial layer is an intermediate layer which according to the invention for Making a cavity is used. That is, in one on the sacrificial layer trained layer digging up to the surface of the Sacrificial layer is etched by means of an etching process. Thus, in the region of this trench at least part of the surface of the Sacrificial layer exposed. By means of another suitable etching process the sacrificial layer is beginning to be at least partially exposed surface in the trench, under the layer formed on the sacrificial layer, whereby the layer formed on the sacrificial layer at least partially undercut becomes.

Ferner sind in einer fünften Schicht 117, welche unter der ersten Schicht 101 ausgebildet ist, elektrische Bauelemente, wie beispielsweise Transistoren integriert. Der Gate-Kontakt 119 eines Transistors ist jeweils mittels eines Kontaktvias, d.h. mittels einer Durchkontaktierung, mit einem Verdrahtungs-Kreuzungselement 104 elektrisch leitend verbunden. Zwischen den Source-/Drain-Gebieten 121 und dem Gate-Kontakt 119 ist eine elektrisch isolierende Schicht ausgebildet. Ferner sind die Transistoren, insbesondere die Bauelemente mittels der Verdrahtungs-Kreuzungselemente 104 und der ersten Nanostrukturen 105 elektrisch miteinander gekoppelt.Further, in a fifth layer 117 which under the first layer 101 is formed, electrical components such as transistors integrated. The gate contact 119 a transistor is in each case by means of a contact vias, ie by means of a via, with a wiring crossing element 104 electrically connected. Between the source / drain regions 121 and the gate contact 119 an electrically insulating layer is formed. Furthermore, the transistors, in particular the components by means of the wiring crossing elements 104 and the first nanostructures 105 electrically coupled together.

Diese Anordnung von Bauelementen gilt ferner für die weiteren Ausführungsbeispiele der Erfindung, obwohl diese nicht gezeigt ist.These Arrangement of components also applies to the other embodiments of the invention, although not shown.

1B zeigt eine Querschnittsansicht des Verdrahtungs-Systems 100 entlang der Querschnittslinie BB, wobei das Substrat 101, die erste Schicht 102, eine Seitenwand eines Verdrahtungs-Kreuzungselementes 104, die ersten Nanostrukturen 105, eine zweite Nanostruktur 106, die dritte Schicht 107 und der Hohlraum 112 gezeigt sind. Ferner ist gezeigt, dass die zumindest teilweise in die Öffnung reichende dritte Schicht 107 die ersten Nanostrukturen 105 seitlich, d.h. jeweils zwischen der äußeren ersten Nanostruktur 105 und der ersten Schicht 102 und nicht vollständig umgibt, wodurch der Holraum 112 gebildet ist, wobei in diesen Bereichen eine Grenzfläche 114 zwischen dem Substrat 101 und der dritten Schicht 107 gebildet ist. 1B shows a cross-sectional view of the wiring system 100 along the cross-sectional line BB, wherein the substrate 101 , the first layer 102 , a side wall of a wiring crossing element 104 , the first nanostructures 105 , a second nanostructure 106 , the third layer 107 and the cavity 112 are shown. Furthermore, it is shown that the third layer reaching at least partially into the opening 107 the first nanostructures 105 laterally, ie in each case between the outer first nanostructure 105 and the first layer 102 and does not completely surround, causing the hollows 112 is formed, wherein in these areas an interface 114 between the substrate 101 and the third layer 107 is formed.

1C zeigt eine Querschnittsansicht des Verdrahtungs-Systems 100 entlang der Querschnittslinie CC, wobei die Querschnittsansicht die gleichen Komponenten wie in 1A und 1B gezeigt sind, aufweist. 1C shows a cross-sectional view of the wiring system 100 along the cross-sectional line CC, wherein the cross-sectional view the same components as in 1A and 1B are shown.

Im Weiteren wird bezugnehmend auf 2 eine Draufsicht 200 des Verdrahtungs-Systems in einer zweidimensionalen Darstellung gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 2 a top view 200 of the wiring system in a two-dimensional representation according to the first embodiment of the invention.

Die Draufsicht 200 zeigt das Substrat 101, die zweite Schicht 103, die Verdrahtungs-Kreuzungselemente 104, die ersten Nanostrukturen 105 und die zweiten Nanostrukturen 106. Somit sind, wie in der Draufsicht 200 gezeigt, die ersten Nanostrukturen 105 in den Überlappungsbereichen von dem Kanalbereich, d.h. von dem Hohlraum 112 und der zweiten Schicht 103 teilweise und im Bereich der zweiten Öffnung 116 vollständig sichtbar. Es ist anzumerken, dass in dieser Darstellung die dritte Schicht 107 nicht gezeigt ist.The top view 200 shows the substrate 101 , the second layer 103 , the wiring crossing elements 104 , the first nanostructures 105 and the second nanostructures 106 , Thus, as in the plan view 200 shown the first nanostructures 105 in the overlapping areas of the channel area, ie of the cavity 112 and the second layer 103 partly and in the area of the second opening 116 completely visible. It should be noted that in this illustration, the third layer 107 not shown.

Das Substrat 101 ist eine elektrisch isolierende Schicht, welche in diesem Ausführungsbeispiel Siliziumdioxid (SiO2) aufweist. Die erste Schicht 102 ist eine elektrisch leitfähige Schicht, welche in diesem Ausführungsbeispiel Poly-Silizium aufweist, oder auch Photoresist (Diazonaphtoquinone) oder Siliziumnitrid (Si3N4).The substrate 101 is an electrically insulating layer, which in this embodiment comprises silicon dioxide (SiO 2 ). The first shift 102 is an electrically conductive layer, which in this embodiment comprises poly-silicon, or photoresist (Diazonaphtoquinone) or silicon nitride (Si 3 N 4 ).

Ferner sind die ersten Nanostrukturen 105 und die zweiten Nanostrukturen 106 Kohlenstoff-Nanoröhren oder Kohlenstoff-Nanodrähte. Jedes Verdrahtungs-Kreuzungselement 104 weist eine sogenannte Katalysator-Schicht oder ein das Wachstum von Nanostrukturen katalysierendes Material auf, welches Material Katalysatorkeime für das Wachstum von Nanostrukturen, wie beispielsweise Refraktärmetalle mit Clustern von ferromagnetischen Elementen wie beispielsweise Eisen (Fe), Nickel (Ni) oder Kobalt (Co) aufweist.Furthermore, the first nanostructures 105 and the second nanostructures 106 Carbon nanotubes or carbon nanowires. Each wiring crossing element 104 comprises a so-called catalyst layer or nanostructure growth catalyzing material, which material comprises catalyst nuclei for the growth of nanostructures such as refractory metals with clusters of ferromagnetic elements such as iron (Fe), nickel (Ni) or cobalt (Co) ,

Im Weiteren wird bezugnehmend auf 3 eine Draufsicht 300 des Verdrahtungs-Systems in einer dreidimensionalen Darstellung gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 3 a top view 300 of the wiring system in a three-dimensional representation according to the first embodiment of the invention.

Die Draufsicht 300 zeigt eine dreidimensionale Darstellung des Verdrahtungs-Systems gemäß der Erfindung mit dem Substrat 101, der ersten Schicht 102, vier Verdrahtungs-Kreuzungselementen 104, den ersten Nanostrukturen 105, den zweiten Nanostrukturen 106 und den zweiten Öffnungen 116, wobei jeweils zwischen zwei Verdrahtungs-Kreuzungselementen 104 eine zweite Öffnung 116 ausgebildet ist. Ferner kann an jeder Seite der Verdrahtungs-Kreuzungselemente 104 eine Mehrzahl von ersten Nanostrukturen 105 und auf der Oberseite der Verdrahtungs-Kreuzungselemente 104 eine Mehrzahl von Nanostrukturen 106 ausgebildet sein. Ferner ist vorgesehen eine Mehrzahl von derart ausgebildeten Verdrahtungs-Systemen der 3 übereinander und mittels der Nanostrukturen 106 elektrisch leitend miteinander zu verbinden.The top view 300 shows a three-dimensional representation of the wiring system according to the invention with the substrate 101 , the first layer 102 , four wiring crossing elements 104 , the first nanostructures 105 , the second nanostructures 106 and the second openings 116 , wherein in each case between two wiring crossing elements 104 a second opening 116 is trained. Further, on each side of the wiring crossing elements 104 a plurality of first nanostructures 105 and on top of the wiring crossing elements 104 a plurality of nanostructures 106 be educated. Furthermore, a plurality of such trained wiring systems of the 3 on top of each other and by means of nanostructures 106 electrically conductively connect with each other.

Ferner gilt das bezüglich der Materialien der Schichten und Nanostrukturen bereits Beschriebene.Further applies the respect the materials of the layers and nanostructures already described.

Ausführungsbeispiel 2Embodiment 2

Gemäß der Erfindung sind auf und/oder in einem Wafer eine Vielzahl von elektrischen Chips mit elektrischen Bauelementen, d.h. elektrischen Schaltungen mit Transistoren, Widerständen, Dioden etc. angeordnet, in welchen Chips jeweils das im Folgenden beschriebene Verdrahtungs-System 400 integriert ist. Ferner können die Bauelemente beliebige elektrische Schaltungen sein.According to the invention, a plurality of electrical chips with electrical components, ie electrical circuits with transistors, resistors, diodes, etc. are arranged on and / or in a wafer, in each of which chips the wiring system described below 400 is integrated. Furthermore, the components may be any electrical circuits.

Im Weiteren wird bezugnehmend auf 4 eine Querschnittsansicht des Verdrahtungs-Systems 400 gemäß der zweiten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 4 a cross-sectional view of the wiring system 400 described according to the second embodiment of the invention.

Das Verdrahtungs-System 400 weist ein Substrat 401 mit einer ersten Oberfläche 408 und einer der ersten Oberfläche gegenüberliegende zweite Oberfläche 416, eine auf dem Substrat 401 ausgebildete erste Schicht 402 mit einer Oberfläche 409, eine auf der ersten Schicht 402 ausgebildete zweite Schicht 403 mit einer Oberfläche 410, Verdrahtungs-Kreuzungselemente 404, welche von ihrer geometrischen Form mit einer Box verglichen werden können, Nanostrukturen 405, Nanostrukturen 406, eine auf der zweiten Schicht 403 ausgebildete dritte Schicht 407 mit einer Oberfläche 411 und Kontakte 415 zu unterhalb des Substrates 401 angeordneten aktiven Bauelementen auf, wobei das Substrat 401, die erste Schicht 402 und die zweite Schicht 403 derart strukturiert sind, so dass mindestens zwei Gräben 416 gebildet sind, und die zweite Schicht 403 derart strukturiert ist, so dass genau eine zweite Öffnung 417 zwischen den mindestens zwei Gräben 416 gebildet ist, wobei die mindestens zwei Gräben 416 von der Oberfläche 410 der zweiten Schicht 403 bis zu der zweiten Oberfläche 416 des Substrates 401 reichen. Ferner bezeichnet 409 eine Grenzfläche zwischen der ersten Schicht 402 und der zweiten Schicht 403. Die Kontakte 415 sind jeweils auf der zweiten Oberfläche 416 des Substrates 401 direkt unter einem Verdrahtungs-Kreuzungselement 404 angeordnet. Mit anderen Worten ist unter jedem Verdrahtungs-Kreuzungselement 404 ein Kontakt 415 angeordnet.The wiring system 400 has a substrate 401 with a first surface 408 and a second surface opposite the first surface 416 , one on the substrate 401 trained first layer 402 with a surface 409 , one on the first layer 402 trained second layer 403 with a surface 410 , Wiring Crossing Elements 404 , which can be compared with a box by their geometric shape, nanostructures 405 , Nanostructures 406 , one on the second layer 403 trained third layer 407 with a surface 411 and contacts 415 to below the substrate 401 arranged active components, wherein the substrate 401 , the first layer 402 and the second layer 403 are structured such that at least two trenches 416 are formed, and the second layer 403 is structured so that exactly a second opening 417 between the at least two trenches 416 is formed, wherein the at least two trenches 416 from the surface 410 the second layer 403 up to the second surface 416 of the substrate 401 pass. Further referred to 409 an interface between the first layer 402 and the second layer 403 , The contacts 415 are each on the second surface 416 of the substrate 401 directly under a wiring crossing element 404 arranged. In other words, under each wiring crossing element 404 a contact 415 arranged.

In den mindestens zwei Gräben 416 ist jeweils ein Verdrahtungs-Kreuzungselement 404 ausgebildet. Zwischen den mindestens zwei Gräben 416 sowie zwischen der zweiten Schicht 403 und dem Substrat 401, d.h. zwischen der Grenzfläche 409 und dem Substrat 401 ist die erste Schicht 402 vollständig entfernt und stattdessen die Verdrahtungs-Kreuzungselemente 404 verbindende, im Wesentlichen parallele, vorzugsweise genau parallel zu der Oberfläche des Substrates 401 angeordnete Nanostrukturen 405 ausgebildet. Auf der Oberfläche der Verdrahtungs-Kreuzungselemente 404 sind jeweils, im wesentlichen senkrechte, vorzugsweise genau zu der Oberfläche des jeweiligen Verdrahtungs-Kreuzungselementes 404 senkrecht stehende Nanostrukturen 406 ausgebildet. Ferner reicht die dritte Schicht 407 zumindest Teilweise in die Gräben 416 und zweite Öffnung 417, wobei die dritte Schicht 407 die Nanostrukturen 405 in dem Bereich der zweiten Öffnung 417 zumindest teilweise umgibt und in dem die Nanostrukturen 405 nicht umgebenden Bereich ein Hohlraum 412 gebildet ist. Ferner reicht die dritte Schicht 407 nicht vollständig in. die Gräben, wodurch zwischen der dritten Schicht 407 und dem jeweiligen Verdrahtungs-Kreuzungselement 404 ein Hohlraum 413 gebildet ist. Zwischen der dritten Schicht 407 und dem Substrat 401 ist in der zweiten Öffnung 417 eine Grenzfläche 414 gebildet, wobei die dritte Schicht 407 wie erläutert zumindest teilweise in die zweite Öffnung 417 reicht und die Nanostrukturen 405 zumindest teilweise umgibt.In the at least two trenches 416 is each a wiring crossing element 404 educated. Between the at least two trenches 416 as well as between the second layer 403 and the substrate 401 ie between the interface 409 and the substrate 401 is the first layer 402 completely removed and instead the wiring crossing elements 404 connecting, substantially parallel, preferably exactly parallel to the surface of the substrate 401 arranged nanostructures 405 educated. On the surface of the wiring crossing elements 404 are each, substantially perpendicular, preferably exactly to the surface of the respective wiring crossing element 404 vertical nanostructures 406 educated. Furthermore, the third layer is enough 407 at least partially into the trenches 416 and second opening 417 , wherein the third layer 407 the nanostructures 405 in the area of the second opening 417 at least partially surrounds and in which the Na nostrukturen 405 not surrounding area a cavity 412 is formed. Furthermore, the third layer is enough 407 not completely in. the trenches, creating between the third layer 407 and the respective wiring crossing element 404 a cavity 413 is formed. Between the third layer 407 and the substrate 401 is in the second opening 417 an interface 414 formed, wherein the third layer 407 as explained at least partially in the second opening 417 ranges and the nanostructures 405 at least partially surrounds.

Mit anderen Worten sind die Nanostrukturen 405 eine lateral zu der Oberfläche 408 des Substrates 401 angeordnete Kohlenstoff-Nanoröhren oder Kohlenstoff-Nanodrähte, wobei eine oder eine Mehrzahl von Nanostrukturen 405 zwischen zwei Verdrahtungs-Kreuzungselementen 404 gebildet sein kann. Die Nanostrukturen 406 sind vertikal zu der Oberfläche des Substrates 401 angeordnete Kohlenstoff-Nanoröhren oder Kohlenstoff-Nanodrähte, wobei an der Oberfläche jedes Verdrahtungs-Kreuzungselementes 404 eine Mehrzahl von Nanostrukturen 406 gebildet sein kann.In other words, the nanostructures are 405 one lateral to the surface 408 of the substrate 401 arranged carbon nanotubes or carbon nanowires, wherein one or a plurality of nanostructures 405 between two wiring crossing elements 404 can be formed. The nanostructures 406 are vertical to the surface of the substrate 401 arranged carbon nanotubes or carbon nanowires, wherein on the surface of each wiring crossing element 404 a plurality of nanostructures 406 can be formed.

Das Substrat 401 ist eine elektrisch isolierende Schicht, welche in diesem Ausführungsbeispiel Siliziumdioxid (SiO2) aufweist. Die erste Schicht 402 ist eine elektrisch leitfähige Schicht, welche in diesem Ausführungsbeispiel Poly-Silizium aufweist, oder auch Photoresist (Diazonaphtoquinone) oder Siliziumnitrid (Si3N4).The substrate 401 is an electrically insulating layer, which in this embodiment comprises silicon dioxide (SiO 2 ). The first shift 402 is an electrically conductive layer, which in this embodiment comprises poly-silicon, or photoresist (Diazonaphtoquinone) or silicon nitride (Si 3 N 4 ).

Die zweite Schicht 403 ist eine elektrisch isolierende Schicht, welche in diesem Ausführungsbeispiel Siliziumdioxid (SiO2) aufweist. Ferner ist die dritte Schicht 407 eine elektrisch isolierende Schicht, welche in diesem Ausführungsbeispiel ein elektrisch isolierendes material aufweist, welches mittels einer Spin-on-Technik aufgebracht werden kann. Ferner sind die Nanostrukturen 405, 406 Kohlenstoff-Nanoröhren oder Kohlenstoff-Nanodrähte. Jedes Verdrahtungs-Kreuzungselement 404 weist eine sogenannte Katalysator-Schicht oder ein das Wachstum von Nanostrukturen katalysierendes Material auf, welches Material Katalysatorkeime für das Wachstum von Nanostrukturen, wie beispielsweise Refraktärmetalle mit Clustern von ferromagnetischen Elementen, wie beispielsweise Eisen (Fe), Nickel (Ni) oder Kobalt (Co), aufweist. Ferner dient die zwischen den Gräben 416 und unter der zweiten Schicht 403 angeordnete erste Schicht 402 als eine Opferschicht.The second layer 403 is an electrically insulating layer, which in this embodiment comprises silicon dioxide (SiO 2 ). Further, the third layer 407 an electrically insulating layer, which in this embodiment has an electrically insulating material which can be applied by means of a spin-on technique. Further, the nanostructures 405 . 406 Carbon nanotubes or carbon nanowires. Each wiring crossing element 404 comprises a so-called catalyst layer or material that catalyzes the growth of nanostructures, which material comprises catalyst nuclei for the growth of nanostructures, such as refractory metals with clusters of ferromagnetic elements, such as iron (Fe), nickel (Ni) or cobalt (Co). , having. Furthermore, it is used between the trenches 416 and under the second layer 403 arranged first layer 402 as a sacrificial layer.

Ausführungsbeispiel 3Embodiment 3

Gemäß der Erfindung sind auf und/oder in einem Wafer eine Vielzahl von elektrischen Chips mit elektrischen Bauelementen, d.h. elektrischen Schaltungen mit Transistoren, Widerständen, Dioden etc. angeordnet, in welchen Chips jeweils das im Folgenden beschriebene Verdrahtungs-System 500 integriert ist. Ferner können die Bauelemente beliebige elektrische Schaltungen sein.According to the invention, a plurality of electrical chips with electrical components, ie electrical circuits with transistors, resistors, diodes, etc. are arranged on and / or in a wafer, in each of which chips the wiring system described below 500 is integrated. Furthermore, the components may be any electrical circuits.

Im Weiteren wird bezugnehmend auf 5 eine Querschnittsansicht des Verdrahtungs-Systems 500 gemäß der dritten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 5 a cross-sectional view of the wiring system 500 according to the third embodiment of the invention.

Das Verdrahtungs-System 500 weist das Verdrahtungs-System 100, eine Metallisierungsebene 510 und eine Metallisierungsebene 520 auf, wobei die Metallisierungsebene 510 unmittelbar auf dem Verdrahtungs-System 100 und die Metallisierungsebene 520 unmittelbar auf der Metallisierungsebene 510 ausgebildet ist. Das Verdrahtungs-System 100, die Metallisierungsebene 510 und die Metallisierungsebene 520 sind jeweils elektrisch voneinander isoliert, und elektrisch leitend mittels Nanostrukturen miteinander verbunden.The wiring system 500 has the wiring system 100 , a metallization level 510 and a metallization level 520 on, with the metallization level 510 directly on the wiring system 100 and the metallization level 520 directly on the metallization level 510 is trained. The wiring system 100 , the metallization level 510 and the metallization level 520 are each electrically isolated from each other, and electrically connected by means of nanostructures.

Die Metallisierungsebene 510 weist eine auf der Oberfläche 111 der dritten Schicht 107 des Verdrahtungs-Systems 100 ausgebildete erste Schicht 501 mit einer Oberfläche 505, eine auf der ersten Schicht 501 ausgebildete zweite Schicht 502 mit einer Oberfläche 506, eine auf den zweiten Schicht 502 ausgebildete dritte Schichte 503 mit einer Oberfläche 507, Verdrahtungs-Kreuzungselemente 504, welche von ihrer geometrischen Form mit einer Box verglichen werden können, und Hohlräume 508 auf, wobei zwischen der dritten Schicht 107 des Verdrahtungs-Systems 100 und der ersten Schicht 501 der Metallisierungsebene 510 eine Grenzfläche 509 gebildet ist.The metallization level 510 has one on the surface 111 the third layer 107 of the wiring system 100 trained first layer 501 with a surface 505 , one on the first layer 501 trained second layer 502 with a surface 506 , one on the second layer 502 trained third layer 503 with a surface 507 , Wiring Crossing Elements 504 , which can be compared with a box by their geometric shape, and cavities 508 on, between the third layer 107 of the wiring system 100 and the first layer 501 the metallization level 510 an interface 509 is formed.

Die Metallisierungsebene 520 weist eine auf der Oberfläche 507 der dritten Schicht 503 der Metallisierungsebene 510 ausgebildete erste Schicht 511 mit einer Oberfläche 515, eine auf der ersten Schicht 511 ausgebildete zweite Schicht 512 mit einer Oberfläche 516, eine auf den zweiten Schicht 512 ausgebildete dritte Schichte 513 mit einer Oberfläche 517, Verdrahtungs-Kreuzungselemente 514, welche von ihrer geometrischen Form mit einer Box verglichen werden können, und Hohlräume 518 auf, wobei zwischen der dritten Schicht 503 der Metallisierungsebene 510 und der ersten Schicht 511 der Metallisierungsebene 520 eine Grenzfläche 519 gebildet ist.The metallization level 520 has one on the surface 507 the third layer 503 the metallization level 510 trained first layer 511 with a surface 515 , one on the first layer 511 trained second layer 512 with a surface 516 , one on the second layer 512 trained third layer 513 with a surface 517 , Wiring Crossing Elements 514 , which can be compared with a box by their geometric shape, and cavities 518 on, between the third layer 503 the metallization level 510 and the first layer 511 the metallization level 520 an interface 519 is formed.

Ferner sind in den Metallisierungsebenen 510, 520 jeweils die erste Schicht 501, 511 und die zweite Schicht 502, 512 derart strukturiert, so dass mindestens zwei Gräben 521 gebildet sind, wobei die mindestens zwei Gräben 521 in der Metallisierungsebene 510 von der Oberfläche 506 der zweiten Schicht 502 bis zu der Grenzfläche 509, d.h. bis zu der Oberfläche 111 der dritten Schicht 107 des Verdrahtungs-Systems 100, und die mindestens zwei Gräben 521 in der Metallisierungsebene 520 von der Oberfläche 516 der zweiten Schicht 512 bis zu der Oberfläche 507 der dritten Schicht 503 der Metallisierungsebene 510 reichen.Further, in the metallization levels 510 . 520 each the first layer 501 . 511 and the second layer 502 . 512 structured so that at least two trenches 521 are formed, wherein the at least two trenches 521 in the metallization level 510 from the surface 506 the second layer 502 up to the interface 509 ie up to the surface 111 the third layer 107 of the wiring system 100 , and the at least two trenches 521 in the metallization level 520 of the surface 516 the second layer 512 up to the surface 507 the third layer 503 the metallization level 510 pass.

In den mindestens zwei Gräben 521 der Metallisierungsebenen 510, 520 ist jeweils ein Verdrahtungs-Kreuzungselement 504, 514 ausgebildet. Ferner sind das Verdrahtungs-System 100, die Metallisierungsebene 510 und die Metallisierungsebene 520 durch die Verdrahtungs-Kreuzungselemente 104, 504 und 514 mittels der Nanostrukturen 106 elektrisch miteinander verbunden, wobei die Verdrahtungs-Kreuzungselemente 104, 504 und 514 unmittelbar übereinander in der Reihenfolge 104, 504 und 514 angeordnet sind, wie in der 5 dargestellt ist.In the at least two trenches 521 the metallization levels 510 . 520 is each a wiring crossing element 504 . 514 educated. Further, the wiring system 100 , the metallization level 510 and the metallization level 520 through the wiring crossing elements 104 . 504 and 514 by means of the nanostructures 106 electrically connected to each other, wherein the wiring crossing elements 104 . 504 and 514 immediately above each other in order 104 . 504 and 514 are arranged as in the 5 is shown.

Ferner können auch mehrere Metallisierungsebenen 510 zwischen dem Verdrahtungs-System 100 und der Metallisierungsebene 520 angeordnet sein, wobei dann eine Mehrzahl von Verdrahtungs-Kreuzungselementen 504 unmittelbar übereinander und zwischen den Verdrahtungs-Kreuzungselementen 104, 514 angeordnet sind, und wobei die Metallisierungsebene 520 als eine abschließende Schicht dient.Furthermore, several metallization levels can also be used 510 between the wiring system 100 and the metallization level 520 be arranged, in which case a plurality of wiring crossing elements 504 immediately above each other and between the wiring crossing elements 104 . 514 are arranged, and wherein the metallization level 520 serves as a final layer.

Jedes Verdrahtungs-Kreuzungselement 504 weist eine sogenannte Katalysator-Schicht oder ein das Wachstum von Nanostrukturen katalysierendes Material auf, welches Material Katalysatorkeime für das Wachstum von Nanostrukturen, wie beispielsweise Refraktärmetalle mit Clustern von ferromagnetischen Elementen wie beispielsweise Eisen (Fe), Nickel (Ni) oder Kobalt (Co), aufweist.Each wiring crossing element 504 comprises a so-called catalyst layer or nanostructure growth catalyzing material containing material catalyst nuclei for growth of nanostructures such as refractory metals with clusters of ferromagnetic elements such as iron (Fe), nickel (Ni) or cobalt (Co), having.

Bezüglich der Materialien des Verdrahtungs-Systems 100 gilt das bereits für die 1A-1C Beschriebene.Regarding the materials of the wiring system 100 that already applies to the 1A - 1C Described.

Die erste Schichten 501, 511 sind elektrisch leitfähige Schichten, welche in diesem Ausführungsbeispiel Poly-Silizium, oder auch Photoresist (Diazonaphtoquinone) oder Siliziumnitrid (Si3N4) aufweisen. Die zweiten Schichten 502, 512 sind elektrisch isolierende Schichten, welche in diesem Ausführungsbeispiel Siliziumdioxid (SiO2) aufweisen. Ferner sind die dritten Schichten 503, 513 elektrisch isolierende Schichten, welche in diesem Ausführungsbeispiel ein elektrisch isolierendes Material aufweisen, welches mittels einer Spin-on-Technik aufgebracht werden kann. Jedes Verdrahtungs-Kreuzungselement 504, 514 weist eine sogenannte Katalysator-Schicht oder ein das Wachstum von Nanostrukturen katalysierendes Material auf, welches Material Katalysatorkeime für das Wachstum von Nanostrukturen, wie beispielsweise Refraktärmetalle mit Clustern von ferromagnetischen Elementen wie beispielsweise Eisen (Fe), Nickel (Ni) oder Kobalt (Co), aufweist.The first layers 501 . 511 are electrically conductive layers, which in this embodiment poly-silicon, or photoresist (Diazonaphtoquinone) or silicon nitride (Si 3 N 4 ) have. The second layers 502 . 512 are electrically insulating layers, which in this embodiment have silicon dioxide (SiO 2 ). Further, the third layers 503 . 513 electrically insulating layers, which in this embodiment have an electrically insulating material which can be applied by means of a spin-on technique. Each wiring crossing element 504 . 514 comprises a so-called catalyst layer or nanostructure growth catalyzing material which comprises material catalyst nuclei for growth of nanostructures such as refractory metals with clusters of ferromagnetic elements such as iron (Fe), nickel (Ni) or cobalt (Co), having.

Im Weiteren wird bezugnehmend auf die 6, 7, 8, 9, 10, 11, 12 und 13 das Verfahren zum Herstellen eines Verdrahtungs-Systems 100 gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, referring to the 6 . 7 . 8th . 9 . 10 . 11 . 12 and 13 the method of manufacturing a wiring system 100 described according to the first embodiment of the invention.

Im Weiteren wird bezugnehmend auf 6 eine Querschnittsansicht der Ausgangsstruktur 600 zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 6 a cross-sectional view of the output structure 600 for producing the wiring system according to the first embodiment of the invention described.

Die Ausgangsstruktur 600 weist ein Substrat 601 mit einer Oberfläche 605, eine auf dem Substrat 601 ausgebildete erste Schicht 602 mit einer Oberfläche 606, eine auf der ersten Schicht 602 ausgebildete zweite Schicht 603 mit einer Oberfläche 607 und Verdrahtungs-Kreuzungselemente 604 auf, wobei die erste Schicht 602 und die zweite Schicht 603 derart strukturiert sind, so dass mindestens zwei Gräben 608 gebildet sind, wobei die mindestens zwei Gräben 608 von der Oberfläche 607 der zweiten Schicht 603 bis zu der Oberfläche 605 des Substrates 601 reichen und in den mindestens zwei Gräben jeweils ein Verdrahtungs-Kreuzungselement 604 gebildet ist. Jedes Verdrahtungs-Kreuzungselement 604 weist eine sogenannte Katalysator-Schicht oder ein das Wachstum von Nanostrukturen katalysierendes Material auf, welches Material Katalysatorkeime für das Wachstum von Nanostrukturen, wie beispielsweise Refraktärmetalle mit Clustern von ferromagnetischen Elementen wie beispielsweise Eisen (Fe), Nickel (Ni) oder Kobalt (Co), aufweist.The initial structure 600 has a substrate 601 with a surface 605 , one on the substrate 601 trained first layer 602 with a surface 606 , one on the first layer 602 trained second layer 603 with a surface 607 and wiring crossing elements 604 on, with the first layer 602 and the second layer 603 are structured such that at least two trenches 608 are formed, wherein the at least two trenches 608 from the surface 607 the second layer 603 up to the surface 605 of the substrate 601 range and in the at least two trenches each have a wiring crossing element 604 is formed. Each wiring crossing element 604 comprises a so-called catalyst layer or nanostructure growth catalyzing material containing material catalyst nuclei for growth of nanostructures such as refractory metals with clusters of ferromagnetic elements such as iron (Fe), nickel (Ni) or cobalt (Co), having.

Das Substrat 601 ist eine elektrisch isolierende Schicht, welche in diesem Ausführungsbeispiel Siliziumdioxid (SiO2) aufweist. Die erste Schicht 602 ist eine elektrisch leitfähige Schicht, welche in diesem Ausführungsbeispiel Poly-Silizium aufweist, oder auch eine elektrisch isolierende Schicht, wie z.B. Photoresist (Diazonaphtoquinone) oder Siliziumnitrid (Si3N4). Die zweite Schicht 603 ist eine elektrisch isolierende Schicht, welche in diesem Ausführungsbeispiel Siliziumdioxid (SiO2) aufweist. Ferner dient die zwischen den Gräben 608 und unter der zweiten Schicht 603 angeordnete erste Schicht 602 als eine Opferschicht.The substrate 601 is an electrically insulating layer, which in this embodiment comprises silicon dioxide (SiO 2 ). The first shift 602 is an electrically conductive layer, which in this embodiment comprises poly-silicon, or else an electrically insulating layer, such as photoresist (Diazonaphtoquinone) or silicon nitride (Si 3 N 4 ). The second layer 603 is an electrically insulating layer, which in this embodiment comprises silicon dioxide (SiO 2 ). Furthermore, it is used between the trenches 608 and under the second layer 603 arranged first layer 602 as a sacrificial layer.

Im Weiteren wird bezugnehmend auf 7 eine Querschnittsansicht 700 nach einem ersten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 7 a cross-sectional view 700 according to a first method section for producing the wiring system according to the first embodiment of the invention.

Auf der zweiten Schicht 603 und den Verdrahtungs-Kreuzungselementen 604 der Ausgangsstruktur 600 wird in einem ersten Verfahrens-Schritt eine dritte Schicht 701 mit einer Oberfläche 702 gebildet, wobei die dritte Schicht 701 die zweite Schicht 603 und die Verdrahtungs-Kreuzungselemente 604 vollständig überdeckt und die zweite Schicht 603 und die dritte Schicht 701 stoffschlüssig und fest miteinander verbunden sind. Ferner weist die dritte Schicht 701 ein elektrisch isolierendes Material, wie beispielsweise MSQ (Methylsilsesquioxane) oder HSQ (Hydrogensilsesquioxane) oder SOG (spin-on-glass).On the second layer 603 and the wiring crossing elements 604 the starting structure 600 becomes a third layer in a first process step 701 with a surface 702 formed, wherein the third layer 701 the second layer 603 and the wiring crossing elements 604 completely covered and the second layer 603 and the third layer 701 cohesively and firmly connected to each other. Furthermore, the third layer 701 an electrically insulating material such as MSQ (methyl silsesquioxane) or HSQ (hydrogen silsesquioxane) or SOG (spin-on-glass).

Im Weiteren wird bezugnehmend auf 8 eine Querschnittsansicht 800 nach einem zweiten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 8th a cross-sectional view 800 according to a second method section for producing the wiring system according to the first embodiment of the invention.

In einem zweiten Verfahrensschritt werden die in dem ersten Verfahrensschritt ausgebildete dritte Schicht 701 und die darunter liegende unmittelbar anschließende zweite Schicht 602 derart strukturiert, so dass zwischen den mindestens zwei Gräben 608, in welchen jeweils ein Verdrahtungs-Kreuzungselement 604 gebildet ist, eine zweite Öffnung 801 gebildet wird, wobei die zweite Öffnung 801 von der Oberfläche 702 der dritten Schicht 701 bis zu der Oberfläche 606 der ersten Schicht 602 reicht und eine Breite D 802 von etwa 20 – 30 nm aufweist. Damit ist ein Teil der Oberfläche 606 der ersten Schicht 602 freigelegt.In a second method step, the third layer formed in the first method step becomes 701 and the underlying immediately subsequent second layer 602 structured such that between the at least two trenches 608 , in each of which a wiring crossing element 604 is formed, a second opening 801 is formed, wherein the second opening 801 from the surface 702 the third layer 701 up to the surface 606 the first layer 602 ranges and has a width D 802 of about 20-30 nm. This is part of the surface 606 the first layer 602 exposed.

Im Weiteren wird bezugnehmend auf 9A und 9B eine Querschnittsansicht 900a und 900b nach einem dritten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 9A and 9B a cross-sectional view 900a and 900b according to a third method section for producing the wiring system according to the first embodiment of the invention.

In Bezug auf 9A wird mittels des dritten Verfahrensschrittes die erste Schicht 602 zwischen dem Substrat 601 und der zweiten Schicht 603 und zwischen den mindestens zwei Gräben 608 bzw. Verdrahtungs-Kreuzungselementen 604 vollständig entfernt, so dass ein Hohlraum 901 bzw. ein Kanal gebildet wird, wobei die in diesem Bereich angeordnete zweite Schicht 603 und dritte Schicht 701 zwei gegenüberliegende und aufeinander zugerichtete Auskragungen bilden, welche den sich ausbildenden Hohlraum 901 bzw. Kanal fast vollständig überdecken. Mit anderen Worten wird eine brückenartige Verbindung ausgebildet, welche in zumindest einem Bereich zwischen den Trägern unterbrochen ist, und somit die beiden Teilstücke den sich ausbildenden Hohlraum 901 bzw. Kanal fast vollständig überdecken. Die erste Schicht 602 wird mittels eines Ätz-Verfahrens entfernt, wobei dabei die Oberfläche 606 der ersten Schicht 602 als Angriffspunkt für das Ätz-Verfahren dient.In relation to 9A becomes the first layer by means of the third method step 602 between the substrate 601 and the second layer 603 and between the at least two trenches 608 or wiring crossing elements 604 completely removed, leaving a cavity 901 or a channel is formed, wherein the arranged in this area second layer 603 and third layer 701 form two opposite and each other facing projections, which the forming cavity 901 or almost completely cover the channel. In other words, a bridge-like connection is formed, which is interrupted in at least one region between the carriers, and thus the two sections of the forming cavity 901 or almost completely cover the channel. The first shift 602 is removed by means of an etching process, whereby the surface 606 the first layer 602 serves as a target for the etching process.

In Bezug auf 9B ist es bevorzugt, für den Fall, dass die erste Schicht 602 elektrisch leitend, z.B. als Poly-Silizium ausgeführt wurde, die geöffneten Kanäle, in denen keine Nanostrukturen gebildeten werden sollen, vor dem vierten Verfahrensschritt geeignet abzudecken. Dies geschieht durch Aufbringen und Strukturieren einer vierten Schicht 701a, die die gleichen Materialeigenschaften wie die dritte Schicht 701 aufweist, wie in 9B gezeigt ist. Die Strukturierung der vierten Schicht 701a wird derart ausgeführt, dass nur die Kanäle, an denen elektrisch leitende Verbindungen entstehen sollen, geöffnet sind. Dafür wird, wie in 9B gezeigt ist, der in dieser Figur rechts angeordnete Hohlraum 901 abgedeckt, und die vierte Schicht 701a wird im Bereich des links angeordneten Hohlraumes 901 unmittelbar über der zweiten Öffnung 801 und über dem links angeordneten Hohlraum 901 vollständig entfernt, so dass eine Öffnung bzw. ein Loch gebildet wird. Das heißt, dass nur in bestimmten Hohlräumen 901 elektrisch leitfähige Verbindungen mittels Nanoröhren gemäß der gewünschten Schaltkreisstruktur ausgebildet und die übrigen Hohlräume 901 durch die vierte Schicht 701a abgedeckt werden.In relation to 9B it is preferable in the event that the first layer 602 electrically conductive, for example, was designed as poly-silicon, the open channels, in which no nanostructures are to be formed to suitably cover before the fourth process step. This is done by applying and structuring a fourth layer 701 that have the same material properties as the third layer 701 has, as in 9B is shown. The structuring of the fourth layer 701 is carried out so that only the channels at which electrically conductive connections are to be opened are open. For that, as in 9B is shown, the right in this figure arranged cavity 901 covered, and the fourth layer 701 is in the area of the left-hand cavity 901 immediately above the second opening 801 and above the left-hand cavity 901 completely removed, so that an opening or a hole is formed. That is, only in certain cavities 901 electrically conductive connections formed by means of nanotubes according to the desired circuit structure and the remaining cavities 901 through the fourth layer 701 be covered.

Im Weiteren wird bezugnehmend auf 10 eine Querschnittsansicht 1000 nach einem vierten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 10 a cross-sectional view 1000 according to a fourth method section for producing the wiring system according to the first embodiment of the invention.

In dem vierten Verfahrensschritt wird in dem mittels des dritten Verfahrensschrittes erzeugten Hohlraumes 901 bzw. Kanals die Verdrahtungs-Kreuzungselemente 604 verbindende, im Wesentlichen parallele, vorzugsweise genau parallel zu der Oberfläche des Substrates 601 angeordnete Nanostrukturen 1001 ausgebildet, wobei die Nanostrukturen 1001 Kohlenstoff-Nanoröhren oder Kohlenstoff-Nanodrähte sind, und zum Herstellen der Nanostrukturen beispielsweise das aus [6] bekannte CVD-Verfahren verwendet wird. Als erfindungswesentliches Merkmal zum Herstellen der Nanostrukturen 1001 dient der zwischen den mindestens zwei Gräben 608 gebildete Hohlraum 901 bzw. Kanal, wobei das Wachstum der Nanostrukturen 1001 in diesem Hohlraum 901 bzw. Kanal im Wesentlichen durch die Breite 802 der zweiten Öffnung 801 bestimmt wird. Das heißt, dass das lateral gerichtete Wachstum der Nanostrukturen 1001 durch den Hohlraum 901 bzw. Kanal vorgegeben bzw. bedingt wird. Allerdings ist ein laterales und gerichtetes Wachstum der Nanostrukturen 1001 insbesondere dann nicht mehr gegeben, wenn die Breite der zweiten Öffnung 801 einen bestimmten Wert überschreitet. Andererseits wird die minimale Breite 802 der zweiten Öffnung 801 im Wesentlichen durch die maximale Auflösung photolithographischer Verfahren beschränkt, wobei die durch photolithographisch Verfahren erzeugbare minimal Breite der zweiten Öffnung 801 ausreicht, um ein gerichtetes laterales Wachstum der Nanostrukturen 1001 zu gewährleisten.In the fourth method step, in the cavity produced by the third method step 901 or channel, the wiring crossing elements 604 connecting, substantially parallel, preferably exactly parallel to the surface of the substrate 601 arranged nanostructures 1001 formed, with the nanostructures 1001 Carbon nanotubes or carbon nanowires are, and for producing the nanostructures, for example, from [6] known CVD method is used. As a feature essential to the invention for producing the nanostructures 1001 serves the between the at least two trenches 608 formed cavity 901 or channel, wherein the growth of nanostructures 1001 in this cavity 901 or channel essentially by the width 802 the second opening 801 is determined. That is, the laterally directed growth of the nanostructures 1001 through the cavity 901 or channel is specified or conditional. However, there is a lateral and directed growth of nanostructures 1001 especially no longer given if the width of the second opening 801 exceeds a certain value. On the other hand, the minimum width becomes 802 the second opening 801 essentially limited by the maximum resolution of photolithographic methods, the minimum width of the second opening, which can be generated by photolithographic methods 801 sufficient to a directed lateral growth of the nanostructures 1001 to ensure.

Im Weiteren wird bezugnehmend auf 11 eine Querschnittsansicht 1100 nach einem fünften Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 11 a cross-sectional view 1100 after a fifth process section for producing the Verdrah tion system according to the first embodiment of the invention described.

Mittels des fünften Verfahrensschrittes wird die dritte Schicht 701 in den Bereichen unmittelbar auf den Verdrahtungs-Kreuzungselementen 604 vollständig entfernt, wobei mittels eines Photolithographischen Verfahrens die Strukturen für das Entfernen der dritten Schicht 701 im Bereich der Verdrahtungs-Kreuzungselemente auf die dritte Schicht 701 übertragen werden, so dass in einem Folgenden Ätz-Verfahren die dritte Schicht in den Bereichen der Verdrahtungs-Kreuzungselemente 604 vollständig entfernt werden kann. In den die Verdrahtungs-Kreuzungselemente 604 umgebenden Bereichen verbleibt der Photolack während des Ätz-Verfahrens, um die anderen Strukturen zu schützen. In einem Folgenden Schritt wird der bei dem Ätz-Verfahren verbliebene Photolack vollständig entfernt.By means of the fifth method step, the third layer 701 in the areas immediately on the wiring crossing elements 604 completely removed, wherein by means of a photolithographic process, the structures for removing the third layer 701 in the region of the wiring crossing elements on the third layer 701 so that, in a subsequent etching process, the third layer in the regions of the wiring crossing elements 604 can be completely removed. In the the wiring crossing elements 604 surrounding areas, the photoresist remains during the etching process to protect the other structures. In a following step, the photoresist remaining in the etching process is completely removed.

Im Weiteren wird bezugnehmend auf 12 eine Querschnittsansicht 1200 nach einem sechsten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 12 a cross-sectional view 1200 according to a sixth method section for manufacturing the wiring system according to the first embodiment of the invention.

In dem sechsten Verfahrensschritt werden auf den Verdrahtungs-Kreuzungselementen 604 jeweils mindestens eine im Wesentlichen senkrechte, vorzugsweise genau zu der Oberfläche des jeweiligen Verdrahtungs-Kreuzungselementes 604 senkrecht stehende Nanostruktur 1201 gebildet, wobei die Nanostrukturen Kohlenstoff-Nanoröhren oder Kohlenstoff-Nanodrähte sind. Ferner können eine Mehrzahl von Nanostrukturen 1201 auf den Verdrahtungs-Kreuzungselementen 604 gebildet werden.In the sixth process step, on the wiring crossing elements 604 in each case at least one substantially vertical, preferably exactly to the surface of the respective wiring crossing element 604 vertical nanostructure 1201 formed, wherein the nanostructures are carbon nanotubes or carbon nanowires. Furthermore, a plurality of nanostructures 1201 on the wiring crossing elements 604 be formed.

Im Weiteren wird bezugnehmend auf 13 eine Querschnittsansicht 1300 nach einem siebten Verfahrensabschnitt zum Herstellen des Verdrahtungs-Systems gemäß der ersten Ausführungsform der Erfindung beschrieben.In the following, reference is made to 13 a cross-sectional view 1300 according to a seventh method section for manufacturing the wiring system according to the first embodiment of the invention.

Mittels des siebten Verfahrensschrittes wird auf der dritten Schicht 701 eine fünfte Schicht 1301 ausgebildet, welche die zweite Öffnung 801 und die Verdrahtungs-Kreuzungselemente 604 vollständig überdeckt, wobei zwischen jedem Verdrahtungs-Kreuzungselement 604 und der fünfte Schicht 1301 jeweils ein Holraum 1302 gebildet wird. Die fünfte Schicht 1301 ist eine elektrisch isolierende Schicht, welche in diesem Ausführungsbeispiel Siliziumdioxid (SiO2) aufweist. Ferner dient die fünfte Schicht 1301 als Passivierungs-Schicht bzw. als Isolation gegenüber möglichen weiteren Schichten, wie in 5 gezeigt ist.By means of the seventh process step is on the third layer 701 a fifth shift 1301 formed, which the second opening 801 and the wiring crossing elements 604 completely covered, being between each wiring crossing element 604 and the fifth layer 1301 each a holraum 1302 is formed. The fifth shift 1301 is an electrically insulating layer, which in this embodiment comprises silicon dioxide (SiO 2 ). Furthermore, the fifth layer is used 1301 as passivation layer or as insulation against possible further layers, as in 5 is shown.

Alternativ können gemäß der Erfindung die Nanostrukturen als aktive Bauelemente ausgeführt sein, wobei für das Ausbilden solcher Nanostrukturen selbstorganisierte konforme Abscheide-Verfahren Anwendung finden, wobei die Nanostrukturen Nanoröhren oder Nanodrähte sein können. Die Nanostrukturen können somit dotierte oder undotierte Nanoröhren oder Nanodrähte sein und Bornitrid, Silizium, Kohlenstoff, Germanium oder Titannitrid aufweisen.alternative can according to the invention the nanostructures are designed as active components, wherein for the forming Such nanostructures self-organized conformal deposition method application where the nanostructures are nanotubes or nanowires can. The nanostructures can thus be doped or undoped nanotubes or nanowires and boron nitride, silicon, carbon, germanium or titanium nitride exhibit.

Gemäß einer weiteren Ausführungsform der Erfindung können die Nanostrukturen aus elektrisch leitfähigen, konform abgeschiedenen Schichten aufgebaut sein. Die Abscheidung einer leitfähigen Kohlenstoff-Schicht ohne Dotierung kann mittels verschiedener aus dem Stand der Technik bekannter Verfahren, beispielsweise mittels CVD erfolgen.According to one another embodiment of the invention the nanostructures of electrically conductive, conformally deposited Layers be built up. The deposition of a conductive carbon layer without doping can by means of various from the prior art known method, for example by means of CVD.

Der Nachweis der gemäß der Erfindung erzeugten Strukturen wird mittels des so genannten Öffnens der hochintegrierten Schaltkreisanordnung gelöst. Beispielsweise können Methoden der Fehleranalyse, beispielsweise das „focussed ion beam" oder bildgebende Verfahren, wie beispielsweise ein Elektronen-Mikroskop, zum Abbilden des Verdrahtungs-Systems gemäß der Erfindung genutzt werden. Ferner können auch Methoden zur Identifikation des Verdrahtungsmaterials, d.h. der Nanostrukturen angewendet werden.Of the Proof of according to the invention Structures produced by means of the so-called opening the large integrated circuit arrangement solved. For example, methods can the failure analysis, for example, the "focussed ion beam" or imaging Method, such as an electron microscope, for imaging of the wiring system according to the invention be used. Furthermore, can also methods for identifying the wiring material, i. the nanostructures are applied.

In diesem Dokument sind folgende Veröffentlichungen zitiert:

  • [1] Dekker, C et al. (1999) "Carbon Nanotubes as Molecular Quantum Wires", Physics Today 5/99: 22-28
  • [2] D. Wang, S. Jin, Y. Wu and C. M. Lieber, Large-Scale Hierachical Organization of Nanowire Arrays for Integrated Nanosystems, Nano Letters 2003, 3, 1255-1259
  • Jin et [3] S. al, Scalable Interconnection and Integration of Nanowire Devices without Registration, Nano Letters 2004, 4(5), 915-919
  • [4] Y. Cui, L. J. Lauhon, M. S. Gudiksen, Diametercontrolled synthesis of single-crystal silicon nanowires, Applied Physics Letter 2001, 78, 22144
  • [5] D. Wang and H. Dai, Low-Temperature Synthesis of Single-Crystal Germanium Nanowires by Chemical Vapour Deposition, Angew. Chem. 2002, 114 Nr. 24, 4977ff
  • [6] Chris Bower, Otto Zhou, W. Zhu, Nucleation and growth of carbon nanotubes by microwave plasma chemical vapour deposition, Applied Physics Letter 2000, 17, 2767
  • [7] Y.-S. Han, J-K. Shin, and S.-T. Kim, Synthesis of carbon nanotube bridges on patterned silicon wafers by selective lateral growth, Journal of Applied Physics 2001, 90, 5731
  • [8] Y. Chen, D. A. A. Ohlberg, G. Medeiros-Ribero, Y. A. Chang, and R. Stanley Williams, Self-assembled growth of epitaxial erbium disilicide nanowires on silicon (001) Applied Physics Letters 76, 4004 (26 June 2000)
This document cites the following publications:
  • [1] Dekker, C et al. (1999) "Carbon Nanotubes as Molecular Quantum Wires", Physics Today 5/99: 22-28
  • [2] D. Wang, S. Jin, Y. Wu and CM Lieber, Large-Scale Hierarchical Organization of Nanowire Arrays for Integrated Nanosystems, Nano Letters 2003, 3, 1255-1259
  • Jin et al., Scalable Interconnection and Integration of Nanowire Devices without Registration, Nano Letters 2004, 4 (5), 915-919
  • [4] Y. Cui, LJ Lauhon, MS Gudiksen, Diameter Controlled Synthesis of Single-Crystal Silicon Nanowires, Applied Physics Letter 2001, 78, 22144
  • [5] D. Wang and H. Dai, Low-Temperature Synthesis of Single-Crystal Germanium Nanowires by Chemical Vapor Deposition, Angew. Chem. 2002, 114, No. 24, 4977ff
  • [6] Chris Bower, Otto Zhou, W. Zhu, Nucleation and growth of carbon nanotubes by microwave plasma chemical vapor deposition, Applied Physics Letter 2000, 17, 2767
  • [7] Y.-S. Han, JK. Shin, and S.-T. Kim, Synthesis of Carbon Nanotube Bridges on Patterned Silicon Wafers by Selective Lateral Growth, Journal of Applied Physics 2001, 90, 5731
  • [8] Y. Chen, DAA Ohlberg, G. Medeiros-Ribero, YA Chang, and R. Stanley Williams, Self-assembled growth of epitaxial erbium disilicide nanowires on silicon (001) Applied Physics Letters 76, 4004 (26 June 2000)

100100
Verdrahtungs-SystemWiring System
101101
Substratsubstratum
102102
erste Schichtfirst layer
103103
zweite Schichtsecond layer
104104
Verdrahtungs-KreuzungselementeWiring crossing elements
105105
Nanostrukturennanostructures
106106
Nanostrukturennanostructures
107107
dritte Schichtthird layer
108108
Oberfläche des SubstratesSurface of the substrate
109109
Grenzflächeinterface
110110
Oberfläche der zweiten SchichtSurface of the second layer
111111
Oberfläche der dritten SchichtSurface of the third layer
112112
Hohlraum, KanalCavity, channel
113113
Hohlraumcavity
114114
Grenzflächeinterface
115115
Grabendig
116116
zweite Öffnungsecond opening
117117
fünfte Schichtfifth shift
118118
KontaktviaKontaktvia
119119
Gate-KontaktGate contact
120120
isolierende Schichtinsulating layer
121121
Source-/Drain-BereichSource / drain region
200200
zweidimensionales Verdrahtungs-Systemtwo-dimensional Wiring System
300300
dreidimensionales Verdrahtungs-Systemthree-dimensional Wiring System
400400
Verdrahtungs-SystemWiring System
401401
Substratsubstratum
402402
erste Schichtfirst layer
403403
zweite Schichtsecond layer
404404
Verdrahtungs-KreuzungselementeWiring crossing elements
405405
Nanostrukturennanostructures
406406
Nanostrukturennanostructures
407407
dritte Schichtthird layer
408408
Oberfläche des SubstratesSurface of the substrate
409409
Grenzflächeinterface
410410
Oberfläche der zweiten SchichtSurface of the second layer
411411
Oberfläche der dritten SchichtSurface of the third layer
412412
Hohlraum, KanalCavity, channel
413413
Hohlraumcavity
414414
Grenzflächeinterface
415415
Kontaktecontacts
416416
Grabendig
417417
zweite Öffnungsecond opening
501501
erste Schichtfirst layer
502502
zweite Schichtsecond layer
503503
dritte Schichtthird layer
504504
Verdrahtungs-KreuzungselementeWiring crossing elements
505505
Oberfläche der ersten SchichtSurface of the first layer
506506
Oberfläche der zweiten SchichtSurface of the second layer
507507
Oberfläche der dritten SchichtSurface of the third layer
508508
Hohlraumcavity
509509
Grenzflächeinterface
510510
Metallisierungsebenemetallization
511511
erste Schichtfirst layer
512512
zweite Schichtsecond layer
513513
dritte Schichtthird layer
514514
Verdrahtungs-KreuzungselementeWiring crossing elements
515515
Oberfläche der ersten SchichtSurface of the first layer
516516
Oberfläche der zweiten SchichtSurface of the second layer
517517
Oberfläche der dritten SchichtSurface of the third layer
518518
Hohlraumcavity
519519
Grenzflächeinterface
520520
Metallisierungsebenemetallization
521521
Grabendig
600600
Ausgangsstrukturoutput structure
601601
Substratsubstratum
602602
erste Schichtfirst layer
603603
zweite Schichtsecond layer
604604
Verdrahtungs-KreuzungselementeWiring crossing elements
605605
Oberfläche des SubstratesSurface of the substrate
606606
Oberfläche der ersten SchichtSurface of the first layer
607607
Oberfläche der zweiten SchichtSurface of the second layer
608608
Grabendig
700700
erster Verfahrensabschnittfirst process section
701701
dritte Schichtthird layer
701a701
vierte Schichtfourth layer
702702
Oberfläche der dritten SchichtSurface of the third layer
800800
zweiter Verfahrensabschnittsecond process section
801801
zweite Öffnungsecond opening
802802
Breite der zweiten Öffnungwidth the second opening
900a900a
dritter Verfahrensabschnittthird process section
900b900b
dritter Verfahrensabschnittthird process section
901901
Hohlraum, KanalCavity, channel
10001000
vierter Verfahrensabschnittfourth process section
10011001
Nanostrukturennanostructures
11001100
fünfter Verfahrensabschnittfifth procedural section
12001200
sechster Verfahrensabschnittsixth process section
12011201
Nanostrukturennanostructures
13001300
siebter Verfahrensabschnittseventh process section
13011301
fünfte Schichtfifth shift
13021302
Hohlraumcavity

Claims (20)

Integrierte Schaltkreisanordnung, • mit einem Substrat • mit auf dem Substrat aufgebrachten und/oder darin integrierten elektrischen Bauelementen • mit mindestens einer Verdrahtungsebene zum elektrischen Koppeln der Bauelemente • wobei die mindestens eine Verdrahtungsebene aufweist: – eine Vielzahl metallisch leitfähiger Verdrahtungs-Kreuzungselemente, – zwischen mehreren Verdrahtungs-Kreuzungselementen mindestens eine Nanostruktur, – auf und/oder in der Verdrahtungsebene eine elektrisch isolierende Schicht mit einer Mehrzahl von Öffnungen, – wobei die Verdrahtungs-Kreuzungselemente und die isolierende Schicht zwischen den Verdrahtungs-Kreuzungselementen mindestens einen Kanal ausbilden, in dem sich die mindestens eine Nanostruktur befindet.Integrated circuit arrangement, • with a substratum • With on the substrate applied and / or integrated therein electrical components • With at least one wiring level for electrically coupling the components • in which which has at least one wiring level: - a variety metallic conductive Wiring crossing elements, Between several wiring crossing elements at least one nanostructure, - on and / or in the wiring level an electrically insulating layer having a plurality of openings, - in which the wiring crossing elements and the insulating layer between the wiring crossing elements form at least one channel, in which the at least one nanostructure is located. Integrierte Schaltkreisanordnung gemäß Anspruch 1, wobei das Substrat ein Halbleiter-Substrat, insbesondere ein Silizium-Wafer ist.Integrated circuit arrangement according to claim 1, wherein the substrate is a semiconductor substrate, in particular a Silicon wafer is. Integrierte Schaltkreisanordnung gemäß der Ansprüche 1 oder 2, wobei die auf dem Substrat aufgebrachten und/oder darin integrierten elektrischen Bauelemente Halbleiter-Bauelemente sind.Integrated circuit arrangement according to claims 1 or 2, wherein the deposited on the substrate and / or integrated therein electrical components are semiconductor devices. Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 3, wobei die zum Koppeln der Bauelemente mindestens eine Verdrahtungsebene metallisch leitfähige Verdrahtungs-Kreuzungselemente aufweist, wobei die Verdrahtungs-Kreuzungselemente vorzugsweise aus Aluminium oder einem ähnlich leitfähigem Metall sind.Integrated circuit arrangement according to a the claims 1 to 3, wherein the at least one wiring level for coupling the components metallic conductive Wiring crossing elements wherein the wiring crossing elements preferably made of aluminum or a similarly conductive metal are. Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 4, wobei zwischen mehreren Verdrahtungs-Kreuzungselementen mindestens eine Nanostruktur gebildet wird.Integrated circuit arrangement according to a the claims 1 to 4, wherein between a plurality of wiring crossing elements at least one nanostructure is formed. Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 5, wobei die Nanostruktur eine zu der Oberfläche eines Substrates lateral angeordnete Nanostruktur ist.Integrated circuit arrangement according to a the claims 1 to 5, wherein the nanostructure is one to the surface of a Substrates laterally arranged nanostructure is. Integrierte Schaltkreisanordnung gemäß Anspruch 4, wobei die Verbindungs-Kreuzungselemente metallisch leitend sind und Katalysatorkeime für das Wachsen von Nanostrukturen aufweisen.Integrated circuit arrangement according to claim 4, wherein the connection crossing elements are metallically conductive and catalyst nuclei for that Have waxing of nanostructures. Integrierte Schaltkreisanordnung gemäß den Ansprüchen 1 und 7, wobei die Katalysatorkeime vorzugsweise aus • Eisen (Fe) und/oder • Nickel (Ni) und/oder • Kobalt (Co) sind.Integrated circuit arrangement according to claims 1 and 7, wherein the catalyst nuclei preferably from • iron (Fe) and or • Nickel (Ni) and / or • Cobalt (Co) are. Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 8, wobei über und/oder in der Verdrahtungsebene eine elektrisch isolierende Schicht mit einer Mehrzahl von Öffnungen angeordnet ist, wobei die Öffnungen zwischen den Verdrahtungs-Kreuzungselementen angeordnet sind.Integrated circuit arrangement according to a the claims 1 to 8, where about and / or in the wiring level an electrically insulating layer with a plurality of openings is arranged, with the openings are arranged between the wiring crossing elements. Integrierte Schaltkreisanordnung gemäß Anspruch 9, wobei die elektrisch isolierende Schicht vorzugsweise aus • Siliziumdioxid (SiO2) und/oder • Siliziumnitrid (Si3N4) ist.Integrated circuit arrangement according to claim 9, wherein the electrically insulating layer is preferably made of silicon dioxide (SiO 2 ) and / or silicon nitride (Si 3 N 4 ). Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 10, wobei die Verdrahtungs-Kreuzungselemente und elektrisch isolierende Schicht mindestens einen Kanal ausbilden, wobei ein Kanal zwischen mindestens zwei Verdrahtungs-Kreuzungselementen ausgebildet ist.Integrated circuit arrangement according to a the claims 1 to 10, wherein the wiring crossing elements and electrically insulating layer form at least one channel, wherein a channel formed between at least two wiring crossing elements is. Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 11, wobei sich die mindestens eine Nanostruktur in dem mindestens einen Kanal befindet.Integrated circuit arrangement according to a the claims 1 to 11, wherein the at least one nanostructure in the at least a channel is located. Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 12, wobei mehrere Verdrahtungsebenen übereinander angeordnet sein können.Integrated circuit arrangement according to a the claims 1 to 12, wherein a plurality of wiring levels are stacked can. Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 13, wobei zwei Verdrahtungsebenen jeweils eine dazwischen liegende elektrisch isolierende Schicht mit mehreren Öffnungen aufweisen.Integrated circuit arrangement according to a the claims 1 to 13, wherein two wiring levels each one in between having lying electrically insulating layer with a plurality of openings. Integrierte Schaltkreisanordnung gemäß Anspruch 14, wobei die Öffnungen der elektrisch isolierenden Schicht unmittelbar über den jeweiligen Verdrahtungs-Kreuzungselementen einer Verdrahtungsebene angeordnet sind.Integrated circuit arrangement according to claim 14, the openings the electrically insulating layer immediately above the respective wiring crossing elements a wiring level are arranged. Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 15, wobei die Verdrahtungsebenen mittels einer Nanostruktur verbunden sind.Integrated circuit arrangement according to a the claims 1 to 15, wherein the wiring levels by means of a nanostructure are connected. Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 16, wobei die Nanostruktur • mindestens eine Nanoröhre, • mindestens ein Nanodraht, • eine elektrisch leitfähige Struktur mit einem Querschnitt kleiner oder gleich 100 nm, insbesondere kleiner oder gleich 50 nm, insbesondere kleiner oder gleich 10 nm, insbesondere kleiner oder gleich 5 nm ist.Integrated circuit arrangement according to a the claims 1 to 16, where the nanostructure At least one nanotube, • at least a nanowire, • one electrically conductive Structure with a cross section less than or equal to 100 nm, in particular less than or equal to 50 nm, in particular less than or equal to 10 nm, in particular less than or equal to 5 nm. Integrierte Schaltkreisanordnung gemäß einem der Ansprüche 1 bis 17, wobei die Nanostruktur eine Kohlenstoff-Nanoröhre oder ein Kohlenstoff-Nanodraht ist.Integrated circuit arrangement according to a the claims 1 to 17, wherein the nanostructure is a carbon nanotube or is a carbon nanowire. Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung in einer Verdrahtungsebene in einer integrierten Schaltkreisanordnung, welcher eine Vielzahl von elektrischen Bauelementen aufweist, • bei dem auf und/oder in dem Substrat Verdrahtungs-Kreuzungselemente gebildet werden, • bei dem auf dem Substrat und/oder auf dem Verdrahtungs-Kreuzungselement eine Opferschicht gebildet wird, • bei dem die Opferschicht strukturiert wird, so dass ein Teil des Substrats und/oder ein Teil des Verdrahtungs-Kreuzungselements freigelegt wird, • bei dem auf dem Substrat und/oder auf den Verdrahtungs-Kreuzungselementen eine elektrisch isolierende Schicht aufgebracht wird, • bei dem die elektrisch isolierende Schicht derart strukturiert wird, so dass zumindest ein Teil der Opferschicht freiliegt, • bei dem zumindest ein Teil der Opferschicht zwischen zumindest einem Teil der Verdrahtungs-Kreuzungselemente entfernt wird, • bei dem zumindest zwischen den Verdrahtungs-Kreuzungselementen, zwischen denen die Opferschicht entfernt wurde, und der elektrisch isolierenden Schicht eine Nanostruktur gebildet wird.Method for producing an electrically conductive connection in a wiring plane in an integrated circuit arrangement which has a multiplicity of electrical components, in which wiring crossing elements are formed on and / or in the substrate, in which on the substrate and / or on the substrate Wiring crossing element is formed a sacrificial layer, • in which the sacrificial layer is patterned so that a portion of the substrate and / or a part of the wiring crossing element is exposed, • in which on the substrate and / or on the wiring crossing elements an electrically insulating layer is applied, in which the electrically insulating layer is structured such that at least a part of the sacrificial layer is exposed, in which at least part of the sacrificial layer is removed between at least part of the wiring crossing elements, in which at least between wiring crossing elements between which the sacrificial layer was removed, and the electrically isolie layer is formed a nanostructure. Verfahren gemäß Anspruch 18, wobei die Opferschicht, welche ausgebildet wird, vorzugsweise Polysilizium oder eines der folgenden Materialien aufweist: • Photoresist (Diazonaphtoquinone) • Siliziumnitrid (Si3N4).The method of claim 18, wherein the sacrificial layer that is formed preferably comprises polysilicon or one of the following materials: photoresist (diazonaphtoquinone) silicon nitride (Si 3 N 4 ).
DE102005001718A 2005-01-13 2005-01-13 An integrated circuit arrangement and method of making an electrically conductive connection in a wiring plane in an integrated circuit arrangement Expired - Fee Related DE102005001718B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005001718A DE102005001718B4 (en) 2005-01-13 2005-01-13 An integrated circuit arrangement and method of making an electrically conductive connection in a wiring plane in an integrated circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005001718A DE102005001718B4 (en) 2005-01-13 2005-01-13 An integrated circuit arrangement and method of making an electrically conductive connection in a wiring plane in an integrated circuit arrangement

Publications (2)

Publication Number Publication Date
DE102005001718A1 true DE102005001718A1 (en) 2006-07-27
DE102005001718B4 DE102005001718B4 (en) 2011-08-18

Family

ID=36650300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005001718A Expired - Fee Related DE102005001718B4 (en) 2005-01-13 2005-01-13 An integrated circuit arrangement and method of making an electrically conductive connection in a wiring plane in an integrated circuit arrangement

Country Status (1)

Country Link
DE (1) DE102005001718B4 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163079A1 (en) * 2001-05-02 2002-11-07 Fujitsu Limited Integrated circuit device and method of producing the same
US6548313B1 (en) * 2002-05-31 2003-04-15 Intel Corporation Amorphous carbon insulation and carbon nanotube wires
US20040121525A1 (en) * 2002-12-21 2004-06-24 Chopra Nasreen G. System with nano-scale conductor and nano-opening

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163079A1 (en) * 2001-05-02 2002-11-07 Fujitsu Limited Integrated circuit device and method of producing the same
US6548313B1 (en) * 2002-05-31 2003-04-15 Intel Corporation Amorphous carbon insulation and carbon nanotube wires
US20040121525A1 (en) * 2002-12-21 2004-06-24 Chopra Nasreen G. System with nano-scale conductor and nano-opening

Also Published As

Publication number Publication date
DE102005001718B4 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
DE10036897C1 (en) Field effect transistor used in a switching arrangement comprises a gate region between a source region and a drain region
DE602005005302T2 (en) VERTICAL FIELD EFFECT TRANSISTORS WITH SEMICONDUCTED NANOTUBES GROWN IN A DISTANCE LAYER THROUGHOUT
DE10006964C2 (en) Electronic component with a conductive connection between two conductive layers and method for producing an electronic component
EP1299914B1 (en) Field effect transistor
EP1390295B1 (en) Nanotube array and method for producing a nanotube array
DE10344814B3 (en) Storage device for storing electrical charge and method for its production
DE102012217482B4 (en) Structuring contacts in carbon nanotube units
DE10250829B4 (en) Nonvolatile memory cell, memory cell array, and method of making a nonvolatile memory cell
DE10250830B4 (en) Method for producing a circuit array
DE19805076C2 (en) Method for producing semiconductor components with a vertical field effect transistor
DE60204476T2 (en) PROCESS FOR LOCALIZED GROWTH OF NANOROES AND METHOD FOR PRODUCING A SELF-ALIGNED CATHODE USING THE NANO-EEL GROWTH METHOD
EP1166350B1 (en) Method for producing a dram structure with buried bit lines or trench capacitors
EP1702371A1 (en) Method for the production a nanoelement field effect transistor, nanoelement-field effect transistor and surrounded gate structure
DE112010005210B4 (en) METHOD FOR FORMING A FIELD EFFECT TRANSISTOR WITH NANOSTRUCTURE CHANNEL
DE4316503C2 (en) Process for the production of memory cells with hidden bit conductors
DE10200399A1 (en) Three-dimensionally integrated semiconductor device
DE10306076A1 (en) Quantum dot made of electrically conductive carbon, manufacturing and application process
WO2004040644A2 (en) Memory cell, memory cell arrangement, structuring arrangement and method for production of a memory cell
DE10228344B4 (en) Process for the production of microstructures and arrangement of microstructures
EP1181723B1 (en) Double gate mosfet transistor and method for the production thereof
DE102005001718B4 (en) An integrated circuit arrangement and method of making an electrically conductive connection in a wiring plane in an integrated circuit arrangement
DE10354389B3 (en) Process for producing a nanoscale field effect transistor
DE102009027321A1 (en) A method of making an electrical via in a substrate, and a substrate having an electrical via
DE102006009721B4 (en) Nanowire (nanowire) memory cell and method of making same
DE19609229C2 (en) Method of making discrete electronic elements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20111119

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee