DE102005008600A1

DE102005008600A1 - Chipträger, System aus einem Chipträger und Halbleiterchips und Verfahren zum Herstellen eines Chipträgers

Info

Publication number: DE102005008600A1
Application number: DE102005008600A
Authority: DE
Inventors: Albert Dipl.-Ing. Auburger; Bernd Dipl.-Ing. Stadler; Jochen Dipl.-Ing. Dangelmaier; Volker Dr. Ing. Güngerich
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-02-23
Filing date: 2005-02-23
Publication date: 2006-08-31
Anticipated expiration: 2025-02-24
Also published as: DE102005008600B9; DE102005008600B4; US20060192296A1; US7635911B2

Abstract

Die Erfindung betrifft einen Chipträger (1), welcher eine erste Oberfläche (2) und eine der ersten Oberfläche (2) gegenüberliegende zweite Oberfläche (3) aufweist, wobei der Chipträger (1) als Wärmesenke für darauf angeordnete Halbleiterchips (10, 10') wirkt, wobei in der ersten und der zweiten Oberfläche (2, 3) des Chipträgers (1) eine jeweilige erste und zweite Ausnehmung (4, 5) vorgesehen sind, in welche ein jeweiliger erster und zweiter Halbleiterchip (10, 10') aufnehmbar sind.

Description

Die vorliegende Erfindung betrifft einen Chipträger, ein System aus einem Chipträger und Halbleiterchips sowie ein Verfahren zum Herstellen eines Chipträgers, der als Wärmesenke für darauf angeordnete Halbleiterchips wirkt.
Bei der Montage von Halbleiterchips auf metallische Träger werden die Bauelemente hohen Prozesstemperaturen und einer anschließenden Abkühlung ausgesetzt, so dass mechanische Spannungen durch die unterschiedlichen thermischen Ausdehnungskoeffizienten der Halbleiterchips, welche z. B. aus Si hergestellt sind, und des Metallträgers, welcher beispielsweise aus Cu hergestellt ist, auftreten. Diese mechanischen Spannungen können dann u. a. zu Chipbruch, schlechter thermischer Anbindung oder Verbiegung führen.

Bisher wurden daher zur Lösung des oben genannten Problems thermomechanisch an Silizium angepasste gesinterte CuW-Flansche oder gewalzte Mehrschichtträgermaterialien aus CuCu-MoCu verwendet, wodurch Chipbrüche und Verbiegung minimiert werden sollten. Diese haben eine niedrigere Wärmeleitfähigkeit als Kupfer (z. B. mit 90 % Wolfram Anteil) und sind teurer in der Herstellung. Bei diesen Materialien wurden im Chipträger die Vertiefungen im Chipmontagebereich einseitig auf der Oberfläche hergestellt.

Daher ist es die Aufgabe der vorliegenden Erfindung, einen Chipträger sowie ein System aus einem Chipträger und Halbleiterchips und ein Verfahren zu deren Herstellung zu schaffen, wobei die Chipträger und das System kostengünstig herstellbar sind und wobei Chipbrüche zuverlässig vermieden werden können.

Diese Aufgabe wird durch einen Chipträger mit den Merkmalen gemäß Anspruch 1, durch ein System aus einem Chipträger und Halbleiterchips mit den Merkmalen gemäß Anspruch 10 sowie durch ein Verfahren zum Herstellen eines Chipträgers mit den Merkmalen gemäß Anspruch 27 gelöst. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen definiert.

Erfindungsgemäß bereitgestellt wird demnach ein Chipträger, welcher eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche aufweist, wobei der Chipträger als Wärmesenke für darauf angeordnete Halbleiterchips wirkt, und wobei in der ersten und der zweiten Oberfläche des Chipträgers eine jeweilige erste und zweite Ausnehmung vorgesehen sind, in welche ein jeweiliger erster und zweiter Halbleiterchip aufnehmbar sind. Durch das Vorsehen einer ersten und einer zweiten Ausnehmung in der ersten und zweiten Oberfläche des Chipträgers wird ermöglicht, dass ein Halbleiterchip nicht nur einseitig, wie aus dem Stand der Technik bekannt, sondern beidseitig auf dem Halbleiterträger montierbar ist. Wenn in beiden Ausnehmungen jeweilige Halbleiterchips spiegelsymmetrisch montiert werden, heben sich die Spannungen an der ersten und an der zweiten Oberfläche, d. h. an der Ober- und Unterseite des Chipträgers, gegenseitig auf, so dass eine Verbiegung des Aufbaues unter Temperaturänderung, welche z. B. bei der Chipmontage bis zu 450 °C betragen kann, überhaupt nicht auftritt oder zumindest stark abgeschwächt wird und damit auch Chipbruch oder Delamination des Halbleiterchips verhindert oder zumindest stark reduziert wird.

Vorzugsweise sind die erste und die zweite Ausnehmung in gleicher Dimensionierung ausgebildet sind. Besonders bevorzugt sind die erste und die zweite Ausnehmung spiegelsymmetrisch zu einer Mittenachse des Chipträgers vorgesehen. Die mechanischen Spannungsvektoren durch unterschiedliche Ausdehnungskoeffizienten des Materials des Chipträgers, und des Materials des Halbleiterchips sind auf der oberen und unteren Grenzfläche zwischen dem Chipträger und dem Halbleiterchip sowie in den Materialien selbst betragsmäßig gleich, aber um 180° phasenverschoben. Bei richtiger Dimensionierung heben sich die thermomechanischen Spannungen und Kräfte der ersten und der zweiten Oberfläche bzw. der Ober- und Unterseite gegenseitig auf, wodurch, wie bereits erwähnt, Chipbruch und Delamination vermieden werden.

In einer bevorzugten Ausführungsform sind die erste und die zweite Ausnehmung jeweils in Form eines Grabens ausgebildet.

Gemäß noch einer bevorzugten Ausführungsform sind die erste und die zweite Ausnehmung jeweils größer ausgebildet als der jeweilig darin aufnehmbare erste und zweite Halbleiterchip, wodurch das Kühlvermögen des als Wärmesenke wirkenden Chipträgers erhöht wird.

Es ist von Vorteil, wenn der Chipträger aus einem metallischen Material, insbesondere aus Cu, CuMo, CuZr, Fe-Cu, SF-Cu, K80 oder K75 hergestellt ist.

Weiterhin ist gemäß einer bevorzugten Ausführungsform vorgesehen, dass die erste und die zweite Ausnehmung eine jeweilige erste und zweite Bodenfläche aufweisen, auf welcher eine galvanisch abgeschiedene Schichtfolge von NiNiP, Cu/Ag, Ni/Ag, Ni/Au, Ni/Cr/Au oder Ni/Pt/Au vorgesehen ist, wobei Ni auf der jeweiligen ersten und zweiten Bodenfläche der ersten und zweiten Ausnehmung abgeschieden ist und NiP, Ag oder Au die Oberfläche zu einer Rückseite des jeweilig in der ersten und zweiten Ausnehmung aufnehmbaren ersten und zweiten Halbleiterchips bildet. So bildet die erste und zweite Bodenfläche der ersten und der zweiten Ausnehmung eine Oberfläche, die für eine Lotverbindung mit einem in der Ausnehmung montierbaren Halbleiterchip, präpariert ist.

Die Rauhigkeit der Oberfläche der Schichtfolge zu der Rückseite des jeweilig in der ersten und zweiten Ausnehmung aufnehmbaren ersten und zweiten Halbleiterchips sollte vorzugsweise im Bereich besser als Ra = 0,4 liegen, um eine lunkerfreie Chipmontage zu gewährleisten.

Gemäß noch einer weiteren bevorzugten Ausführungsform sind die einzelnen Schichten der Schichtfolge zwischen 0,05 und 50 μm dick. Abhängig vom E-Modul und von den jeweiligen Materialhärten wird durch diese Schichten eine weitere mechanische Entspannung zwischen dem Material des Halbleiters und dem als Wärmesenke wirkenden Chipträger bei Temperaturänderung erzielt.

Erfindungsgemäß wird darüber hinaus ein System aus einem Chipträger und Halbleiterchips bereitgestellt, wobei der Chipträger eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche aufweist, und wobei der Chipträger als Wärmesenke für darauf angeordnete Halbleiterchips wirkt, wobei in der ersten und der zweiten Oberfläche des Chipträgers eine jeweilige erste und zweite Ausnehmung vorgesehen ist, in welcher jeweilige erste und zweite Halbleiterchips aufgenommen sind.

Durch das beidseitige Vorsehen von Halbleiterchips auf dem Chipträger können sich die Spannungen an der ersten und an der zweiten Oberfläche, d. h. an der Ober- und Unterseite des Chipträgers, gegenseitig aufheben, so dass eine Verbiegung des Aufbaues unter Temperaturänderung, welche z. B. bei der Chipmontage bis zu 450 °C betragen kann, überhaupt nicht auftritt oder zumindest stark abgeschwächt wird und damit auch Chipbruch oder Delamination des Halbleiterchips verhindert oder zumindest stark reduziert wird.

Vorzugsweise sind der erste und zweite Halbleiterchip spiegelsymmetrisch zur Mittenachse des als Wärmesenke wirkenden Chipträgers angeordnet.

Gemäß einer bevorzugten Ausführungsform sind die ersten und zweiten Halbleiterchips aus Si oder GaAs hergestellt.

Es ist besonders vorteilhaft, wenn der erste und zweite Halbleiterchip gleiche Dimensionen, insbesondere gleiche mechanische Dimensionen, aufweisen.

Die ersten und zweiten Halbleiterchips sind gemäß einer weiteren bevorzugten Ausführungsform RF-Power Packages mit hohen Verlustleistungen bis zu 180W für den Einsatz u a. in Mobilfunkbasisstationenen mit 20 Jahren Lebensdauer. Insbesondere werden Silizium-LDMOS Verstärker-Chips eingesetzt mit Chipdicken, die zwischen 50 und 140 μm liegen, und Chipflächen, die zwischen 3 bis 30 mm² liegen und Kantenverhältnissen von beispielsweise 5:1.

Gemäß noch einer weiteren bevorzugten Ausführungsform weist das System eine Lotverbindung jeweils zwischen den ersten und zweiten Halbleiterchips und dem Chipträger auf, welche eutektisches AuSi, AuSn, PbSn- oder PbAgSn-Verbindungen enthält.

Gemäß einer anderen bevorzugten Ausführungsform weist das System eine Klebeverbindung jeweils zwischen den ersten und zweiten Halbleiterchips und dem Chipträger auf, welche hochthermisch leitfähige Epoxidharze mit Leitfähigkeiten von 10 W/mK bis 60 W/mK enthält.

Es ist besonders vorteilhaft, wenn die erste und die zweite Ausnehmung in gleicher Dimensionierung ausgebildet sind.

Noch bevorzugter sind die erste und die zweite Ausnehmung spiegelsymmetrisch zu einer Mittenachse des Chipträgers vorgesehen. Durch diese Ausbildung heben sich die thermomechanischen Spannungen und Kräfte auf, so dass Chipbruch und Delamination verhindert oder reduziert werden.

Vorzugsweise sind die erste und die zweite Ausnehmung jeweils in Form eines Grabens ausgebildet. Weiterhin sollten die erste und die zweite Ausnehmung jeweils größer ausgebildet sein, als der jeweilig darin aufnehmbare erste und zweite Halbleiterchip, so dass eine noch bessere Kühlwirkung des als Wärmesenke wirkenden Chipträgers erzielt wird.

Bevorzugte Materialien für den Chipträger sind metallische Materialien wie Cu, CuMo, CuZr, Fe-Cu, SF-Cu, K80 oder K75.

Gemäß einem weiteren bevorzugten Ausführungsbeispiel weisen die erste und die zweite Ausnehmung eine jeweilige erste und zweite Bodenfläche auf, auf welcher eine galvanisch abgeschiedene Schichtfolge von NiNiP, Cu/Ag, Ni/Ag, Ni/Au, Ni/Cr/Au oder Ni/Pt/Au vorgesehen ist, wobei Ni auf der je weiligen ersten und zweiten Bodenfläche der ersten und zweiten Ausnehmung abgeschieden ist und NiP, Ag oder Au die Oberfläche zu einer Rückseite des jeweilig in der ersten und zweiten Ausnehmung aufnehmbaren ersten und zweiten Halbleiterchips bildet. So bilden die Bodenfläche der ersten und der zweiten Ausnehmung fertig präparierte Flächen, auf denen die Halbleiterchips aufgelötet werden können.

Vorzugsweise sollte die Rauhigkeit der Oberfläche der Schichtfolge zu der Rückseite des jeweilig in der ersten und zweiten Ausnehmung aufnehmbaren ersten und zweiten Halbleiterchips im Bereich besser als Ra = 0,4 liegen, um eine lunkerfreie Chipmontage zu gewährleisten.

Wenn die einzelnen Schichten der Schichtfolge zwischen 0,05 und 50 μm dick sind, kann in Abhängigkeit von dem E-Modul und den Materialhärten eine weitere mechanische Entspannung zwischen dem Halbleiterchip und der Wärmesenke bzw. dem Chipträger bei Temperaturänderung erzielt werden.

Darüber hinaus wird erfindungsgemäß ein Verfahren zum Herstellen eines Chipträgers, der als Wärmesenke für Halbleiterchips wirkt, bereitgestellt, wobei der Chipträger eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche aufweist, wobei in der ersten Oberfläche und in der zweiten Oberfläche jeweilige erste und zweite Ausnehmungen vorgesehen werden, wobei die Ausnehmungen derartig angepasst werden, um darin erste und zweite Halbleiterchips aufzunehmen. Durch diese Herstellungsweise, durch welche die beidseitige Montage von Halbleiterchips ermöglicht wird und durch einen Spannungsausgleich Chipbruch und Delamination der Halbleiterchips verhindert bzw. reduziert werden, können auf simple und damit kostengünstige Art und Weise qualitativ hochwertige Chipträger hergestellt werden.

Es ist besonders bevorzugt, wenn die erste und die zweite Ausnehmung in gleicher Dimensionierung ausgebildet werden, wobei die erste und zweite Ausnehmung spiegelsymmetrisch zu einer Mittenachse des Chipträgers vorgesehen werden.

Vorzugsweise werden die erste und die zweite Ausnehmung jeweils in Form eines Grabens ausgebildet.

Es ist ebenfalls von Vorteil, wenn die erste und die zweite Ausnehmung jeweils größer ausgebildet werden, als der jeweilig darin aufzunehmende erste und zweite Halbleiterchip.

Gemäß einem weiteren bevorzugten Ausführungsbeispiel werden für den Chipträger metallische Materialien, insbesondere Cu, CuMo, CuZr, Fe-Cu, SF-Cu, K80 oder K75 verwendet.

Gemäß noch einem weiteren bevorzugten Ausführungsbeispiel werden die erste und die zweite Ausnehmung mit einer jeweiligen ersten und zweiten Bodenfläche ausgebildet, auf welcher eine Schichtfolge von NiNiP, Cu/Ag, Ni/Au, Ni/Cr/Au oder Ni/Pt/Au galvanisch abgeschieden wird, wobei Ni auf der jeweiligen ersten und zweiten Bodenfläche der ersten und der zweiten Ausnehmung abgeschieden wird und NiP, Ag oder Au die Oberfläche zu einer Rückseite des jeweilig in der ersten und in der zweiten Ausnehmung aufzunehmenden ersten und zweiten Halbleiterchips bildet.

Vorzugsweise werden die einzelnen Schichten der Schichtfolge in einer Dicke von 0,05 und 50 μm vorgesehen.

Die Halbleiterchips können auf die jeweilige erste und zweite Bodenfläche der ersten und der zweiten Ausnehmung aufgelötet werden, wobei als Lotverbindung eutektisches AuSi, AuSn oder Weichlote mit hochbleihaltigen PbSn- oder PbAgSn-Verbindungen verwendet wird.

Vorzugsweise werden AuSi- oder AuSn-Schichten in eutektischem Verhältnis auf einer jeweiligen Rückseite des ersten und zweiten Halbleiterchips abgeschieden.

Gemäß einem anderen bevorzugten Ausführungsbeispiel können PbSn- oder PbAgSn-Verbindungen durch Lötdrähte auf der jeweiligen ersten und zweiten Bodenfläche der ersten und zweiten Ausnehmung abgeschieden werden.

Gemäß noch einem anderen bevorzugten Ausführungsbeispiel werden AuSn- oder PbSn-Preforms oder Lotpasten mit den der eutektischen Materialzusammensetzung entsprechenden Volumenverhältnissen verwendet.

Alternativ können die ersten und zweiten Halbleiterchips auf die jeweilige erste und zweite Bodenfläche der ersten und der zweiten Ausnehmung auch aufgeklebt werden. Vorzugsweise werden als Klebeverbindung hochthermisch leitfähige Epoxidharze mit Leitfähigkeiten von 10 W/mK bis 60 W/mK verwendet, deren maximale Aushärteprozesstemperaturen bei etwa 200 °C liegen.

Weiterhin sieht ein besonders bevorzugtes Ausführungsbeispiel der Erfindung vor, dass der erste und der zweite Halbleiterchip spiegelsymmetrisch zu einer Mittenachse des als Wärmesenke wirkenden Chipträgers angeordnet werden, so dass gewährleistet wird, dass sich thermomechanische Spannungen und Kräfte gegenseitig aufheben und Chipbruch und Delamination der Halbleiterchips vermieden oder reduziert werden.

Vorzugsweise werden die ersten und zweiten Halbleiterchips aus Si oder GaAs hergestellt.

Noch bevorzugter werden der erste und der zweite Halbleiterchip in gleicher Dimensionierung hergestellt, insbesondere mit gleicher mechanischer Dimension.

Die ersten und zweiten Halbleiterchips können gemäß noch einem weiteren bevorzugten Ausführungsbeispiel mit einer Dicke zwischen 50 und 140 μm und einer Chipfläche zwischen 3 bis 30 mm² bei Kantenverhältnissen von 5:1 hergestellt werden.

Die Erfindung wird anhand der Zeichnung näher beschrieben. In der Zeichnung zeigt
1 eine perspektivische Schrägansicht eines Chipträgers gemäß der Erfindung;
2 eine perspektivische Schrägansicht von Schichtfolgen;
3 eine weitere perspektivische Schrägansicht eines erfindungsgemäßen Chipträgers.
1 zeigt eine perspektivische Schrägansicht eines Chipträgers 1 gemäß der Erfindung. Der Chipträger 1 ist aus Kupfer hergestellt und wirkt als Wärmesenke für darauf montierbare Halbleiterchips, deren Montageposition durch die gestrichelten Linien angedeutet ist. Der Chipträger 1 weist eine erste Oberfläche 2 und eine der ersten Oberfläche 1 gegenü berliegende zweite Oberfläche 3 auf. In der ersten Oberfläche 2 ist eine erste Ausnehmung 4 in Form eines Grabens vorgesehen. Spiegelsymmetrisch zu der ersten Ausnehmung 4 in der ersten Oberfläche 2 ist eine zweite Ausnehmung 5 in der zweiten Oberfläche 3 ebenfalls in Form eines Grabens vorgesehen. In den sich gegenüberliegenden gleich dimensionierten Gräben sind Halbleiterchips montierbar, z. B. durch Kleben oder Löten.
In 2 sind zwei gleiche, jedoch um 180° gedrehte bzw. um eine Symmetrieebene gespiegelte Schichtfolgen 6, 6' dargestellt, so wie sie galvanisch auf dem Chipträger 1 bzw. in der ersten Ausnehmung 4 und der zweiten Ausnehmung 5 (siehe 3) abgeschieden werden können. Die Schichtfolgen 6, 6' besteht hier insgesamt aus vier einzelnen Schichten 7, 7', 8, 8', 9, 9' und 10, 10', wobei die Schichten 10, 10' einen ersten Halbleiterchip 10 und einen zweiten Halbleiterchip 10' kennzeichnen. Die Schichtfolge 6, 6' weist jeweils eine Länge L1 von 5,85, eine Breite B1 von 1,2 mm und eine Höhe H1 von 75 μm auf. Die jeweils erste Schicht 7, 7', welche jeweils direkt im Chipmontagebereich des Chipträgers 1 abgeschieden wird, ist 10 μm dick und besteht aus Nickel (Ni). Darüber befindet sich jeweils eine 3 μm dicke zweite Schicht 8, 8' aus Silber (Ag). Die Dicke der ersten Schicht 7, 7' kann zwischen 10 μm und 30 μm variieren und die Dicke der zweiten Schicht 8, 8' kann zwischen 3 μm und 6 μm variieren. Alternativ zu den genannten Materialien für die erste Schicht 7, 7' und die zweite Schicht 8, 8' können auch die folgenden Materialien verwendet werden: NiNiP, Cu/Ag, Ni/Ag, Ni/Au, Ni/Cr/Au, Ni/Pt/Au, wobei Ni direkt auf dem Chipträger 1 abgeschieden wird und jeweils die erste Schicht 7, 7' bildet und NiP, Ag, Au die Oberfläche zur Chiprückseite und damit jeweils die zweite Schicht 8, 8' bilden. Die Rauhigkeit dieser Oberflä chen sollte im Bereich von besser als Ra = 0,4 liegen, um eine lunkerfreie Chipmontage sicherzustellen. Die jeweils dritte Schicht 9, 9' ist hier ein eutektisches AuSi, welches sich in einer Dicke von 1 μm über der zweiten Schicht 8, 8' befindet und die Lotverbindung zum ersten und zweiten Halbleiterchip 10, 10' bildet, welcher hier als vierte Schicht in einer Dicke von 60 μm aufgetragen ist und aus Silizium (Si) besteht. Für die Lotverbindung, d. h. als dritte Schicht 9, 9', können auch AuSn Order Weichlote mit hochbleihaltigen PbSn oder PbAgSn-Verbindungen verwendet werden. Dabei werden für AuSi oder AuSn entsprechende Au und Sn Lagen auf der Waferrückseite im eutektischem Volumenverhältnis abgeschieden. PbSn oder PbAgSn wird durch Lötdrähte auf der Wärmesenke, d. h. auf dem Chipträger 1 abgeschieden.
Alternativ können bei AuSn oder PbSn Preforms, d. h. dünne Lötplättchen oder auch Lotpasten mit den der eutektischen Materialzusammensetzung entsprechenden Volumenverhältnissen verwendet werden. Diese werden auf einer Kaltstation des Die Bonders auf dem Chipträger 1 abgelegt oder dispensiert. Bei der Chipmontage durchlaufen Chipträger 1 und der Halbleiterchip Prozesstemperaturen von ca. 450 °C (AuSi), 400 °C (AuSn) oder 300 °C (PbSn) bis zu Raumtemperatur. Alternativ zu einer Lotverbindung des Chipträgers 1 mit einem Halbleiterchip kann eine Klebeverbindung mit hochthermisch leitfähigen Epoxidharzen mit Leitfähigkeiten von 10 W/mK bis über 60 W/mK hergestellt werden. Dabei betragen die maximalen Aushärteprozesstemperaturen etwa 200 °C.
3 zeigt eine weitere perspektivische Schrägansicht des erfindungsgemäßen Chipträgers 1, in welchem die in 2 dargestellten Schichtfolgen 6, 6' aufnehmbar sind, um ein 100 W RF Power Package mit Cu-Wärmesenke zu bilden. Der Chipträ ger 1 ist wiederum vollständig aus Kupfer herstellt und weist eine erste Oberfläche 2 mit einer ersten Ausnehmung 4 und eine gegenüberliegende zweite Oberfläche 3 mit einer zweiten Ausnehmung 5 auf. Weiterhin weist der Chipträger 1 eine Länge L2 von 15,75 mm, eine Breite B2 von 9,78 mm und eine Höhe H2 von 1,14 mm auf. Die erste Ausnehmung 4 in der ersten Oberfläche 2 des Chipträgers 1 weist eine erste Bodenfläche 11 auf, auf welcher ein erster Halbleiterchip 10 bzw. die Schichtfolge 6 montierbar ist, wobei die erste Schicht 7 der Schichtfolge 6 in direktem Kontakt mit der ersten Bodenfläche 11 steht. Die jeweiligen Abmessungen der ersten und der zweiten Ausnehmung 4, 5 sind wie folgt: Höhe 60 μm, Breite 1,7 mm und Länge 15,75 mm. Damit sind die erste und die zweite Ausnehmung 4, 5 in ihrer Länge und Breite größer dimensioniert als der erste und zweite Halbleiterchip 10, 10', welcher jeweils eine Länge von 5,85 mm und eine Breite von 1,2 mm aufweist. Der Abstand H3 zwischen der ersten Bodenfläche 11 und der zweiten Bodenfläche 12 beträgt 1,02 mm. Der Abstand H3 kann zwischen 1,02 mm und 0,72 mm variiert werden. Die zweite Ausnehmung 5 in der zweiten Oberfläche 3 des Chipträgers 1 weist eine zweite Bodenfläche 12 auf, auf welcher ein zweiter Halbleiterchip 10' bzw. die Schichtfolge 6' montierbar ist, wobei die erste Schicht 7' der Schichtfolge 6' in direktem Kontakt mit der zweiten Bodenfläche 12 steht.
Wenn die beiden identischen Halbleiterchips 10, 10' in der jeweiligen ersten und zweiten Ausnehmung 4, 5 spiegelsymmetrisch montiert sind, sind die mechanischen Spannungsvektoren durch unterschiedliche Ausdehnungskoeffizienten von Silizium und Kupfer auf der oberen und unteren (bzw. ersten und zweiten) Grenzfläche zwischen Kupfer und Silizium sowie in den Materialien selbst betragsmäßig gleich und um 180 ° phasenverschoben. Die Spannungen auf der Ober- und Unterseite bzw. auf der ersten Oberfläche 2 und der zweiten Oberfläche 3 heben sich somit auf und eine Verbiegung des Aufbaues unter Temperaturänderung wird vermieden.

1: Chipträger
2: erste Oberfläche
3: zweite Oberfläche
4: erste Ausnehmung
5: zweite Ausnehmung
6, 6': Schichtfolge
7, 7': erste Schicht
8, 8': zweite Schicht
9, 9': dritte Schicht
10: erster Halbleiterchip
10': zweiter Halbleiterchip
11: erste Bodenfläche
12: zweite Bodenfläche
L1: Länge der Schichtfolge 6, 6'
B1: Breite der Schichtfolge 6, 6'
H1: Höhe der Schichtfolge 6, 6'
L2: Länge des Chipträgers
B2: Breite des Chipträgers
H2: Höhe des Chipträgers
H3: Abstand zwischen der ersten und zweiten Bodenflä
: che 11, 12

Claims

Chipträger (1), welcher eine erste Oberfläche (2) und eine der ersten Oberfläche (2) gegenüberliegende zweite Oberfläche (3) aufweist, wobei der Chipträger (1) als Wärmesenke für darauf angeordnete Halbleiterchips (10, 10') wirkt, dadurch gekennzeichnet, dass in der ersten und der zweiten Oberfläche (2, 3) des Chipträgers (1) eine jeweilige erste und zweite Ausnehmung (4, 5) vorgesehen sind, in welche ein jeweiliger erster und zweiter Halbleiterchip (10, 10') aufnehmbar sind.
Chipträger (1) nach Anspruch 1, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) in gleicher Dimensionierung ausgebildet sind.
Chipträger (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) spiegelsymmetrisch zu einer Mittenachse des Chipträgers (1) vorgesehen sind.
Chipträger (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) jeweils in Form eines Grabens ausgebildet sind.
Chipträger (1) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) jeweils größer ausgebildet sind als der jeweilig darin aufnehmbare erste und zweite Halbleiterchip (10, 10').
Chipträger (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Chipträger (1) aus einem metallischen Material, insbesondere aus Cu, CuMo, CuZr, Fe-Cu, SF-Cu, K80 oder K75 hergestellt ist.
Chipträger (1) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) eine jeweilige erste und zweite Bodenfläche (11, 12) aufweisen, auf welcher eine galvanisch abgeschiedene Schichtfolge (6, 6') von NiNiP, Cu/Ag, Ni/Ag, Ni/Au, Ni/Cr/Au oder Ni/Pt/Au vorgesehen ist, wobei Ni auf der jeweiligen ersten und zweiten Bodenfläche (11, 12) der ersten und zweiten Ausnehmung (4, 5) abgeschieden ist und NiP, Ag oder Au die Oberfläche zu einer Rückseite des jeweilig in der ersten und zweiten Ausnehmung (4, 5) aufnehmbaren ersten und zweiten Halbleiterchips (10, 10') bildet.
Chipträger (1) nach Anspruch 7, dadurch gekennzeichnet, dass die Rauhigkeit der Oberfläche der Schichtfolge (6, 6') zu der Rückseite des jeweilig in der ersten und zweiten Ausnehmung (4, 5) aufnehmbaren ersten und zweiten Halbleiterchips (10, 10') im Bereich besser als Ra = 0,4 liegt.
Chipträger (1) nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass einzelne Schichten (7, 7'; 8, 8'; 9, 9') der Schichtfolge (6, 6') zwischen 0,05 und 50 μm dick sind.
System aus einem Chipträger (1) und Halbleiterchips (10, 10'), wobei der Chipträger (1) eine erste Oberfläche (2) und eine der ersten Oberfläche (2) gegenüberliegende zweite Oberfläche (3) aufweist, und wobei der Chipträger (1) als Wärmesenke für die Halbleiterchips (10, 10') wirkt, dadurch gekennzeichnet, dass in der ersten und der zweiten Oberfläche (2, 3) des Chipträgers (1) eine jeweilige erste und zweite Ausnehmung (4, 5) vorgesehen ist, in welcher jeweilige erste und zweite Halbleiterchips (10, 10') aufgenommen sind.
System nach Anspruch 10, dadurch gekennzeichnet, dass der erste und zweite Halbleiterchip (10, 10') spiegelsymmetrisch zu einer Mittenachse des als Wärmesenke wirkenden Chipträgers (1) angeordnet sind.
System nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass der erste und zweite Halbleiterchip (10, 10') aus Si oder GaAs hergestellt sind.
System nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass der erste und zweite Halbleiterchip (10, 10') gleiche Dimensionen, insbesondere gleiche mechanische Dimensionen, aufweisen.
System nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass der erste und zweite Halbleiterchip (10, 10') RF-Power Package, insbesondere Silizium-LDMOS Verstärker-Chips, sind.
System nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass der erste und zweite Halbleiterchip (10, 10') eine Dicke aufweist, die zwischen 50 und 140 μm liegt.
System nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass der erste und zweite Halbleiterchip (10, 10') eine Chipfläche, die zwischen 3 bis 30 mm² liegt, und Kantenverhältnisse von 5:1 aufweist.
System nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, dass es eine Lotverbindung zwischen dem ersten und zweiten Halbleiterchip (10, 10') und dem Chipträger (1) aufweist, welche eutektisches AuSi, AuSn, PbSn- oder PbAgSn-Verbindungen aufweist.
System nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, dass es eine Klebeverbindung zwischen dem ersten und zweiten Halbleiterchip (10, 10') und dem Chipträger (1) aufweist, welche hochthermisch leitfähige Epoxidharze mit Leitfähigkeiten von 10 W/mK bis 60 W/mK aufweist.
System nach einem der Ansprüche 10 bis 18, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) in gleicher Dimensionierung ausgebildet sind.
System nach einem der Ansprüche 10 bis 19, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) spiegelsymmetrisch zu einer Mittenachse des Chipträgers (1) vorgesehen sind.
System nach einem der Ansprüche 10 bis 20, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) jeweils in Form eines Grabens ausgebildet sind.
System nach einem der Ansprüche 10 bis 21, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) jeweils größer ausgebildet sind, als der jeweilig darin aufnehmbare erste und zweite Halbleiterchip (10, 10').
System nach einem der Ansprüche 10 bis 22, dadurch gekennzeichnet, dass der Chipträger (1) aus einem metallischen Material, insbesondere aus Cu, CuMo, CuZr, Fe-Cu, SF-Cu, K80 oder K75 hergestellt ist.
System nach einem der Ansprüche 10 bis 23, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) eine jeweilige erste und zweite Bodenfläche (11, 12) aufweist, auf welcher eine galvanisch abgeschiedene Schichtfolge (6, 6') von NiNiP, Cu/Ag, Ni/Ag, Ni/Au, Ni/Cr/Au oder Ni/Pt/Au vorgesehen ist, wobei Ni auf der jeweiligen ersten und zweiten Bodenfläche (11, 12) der ersten und zweiten Ausnehmung (4, 5) abgeschieden ist und NiP, Ag oder Au die Oberfläche zu einer Rückseite des jeweilig in der ersten und zweiten Ausnehmung (4,5) aufnehmbaren ersten und zweiten Halbleiterchips (10, 10') bildet.
System nach Anspruch 24, dadurch gekennzeichnet, dass die Rauhigkeit der Oberfläche der Schichtfolge (6, 6') zu der Rückseite des jeweilig in der ersten und zweiten Ausnehmung (4, 5) aufnehmbaren ersten und zweiten Halbleiterchips (10, 10') im Bereich besser als Ra = 0,4 liegt.
System nach Anspruch 24 oder 25, dadurch gekennzeichnet, dass einzelne Schichten (7, 7'; 8, 8'; 9, 9') der Schichtfolge (6, 6') zwischen 0,05 und 50 μm dick sind.
Verfahren zum Herstellen eines Chipträgers (1), der als Wärmesenke für darauf angeordnete Halbleiterchips (10, 10') wirkt, wobei der Chipträger (1) eine erste Oberfläche (2) und eine der ersten Oberfläche (2) gegenüberliegende zweite Oberfläche (3) aufweist, dadurch gekennzeichnet, dass in der ersten Oberfläche (2j und in der zweiten Oberfläche (3) jeweilige erste und zweite Ausnehmungen (4, 5) vorgesehen werden, wobei die Ausnehmungen (4, 5) derartig angepasst werden, um darin erste und zweite Halbleiterchips (10, 10') aufzunehmen.
Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) in gleicher Dimensionierung ausgebildet werden, wobei die erste und zweite Ausnehmung (4, 5) spiegelsymmetrisch zu einer Mittenachse des Chipträgers (1) vorgesehen werden.
Verfahren nach Anspruch 27 oder 28, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) jeweils in Form eines Grabens ausgebildet werden.
Verfahren nach einem der Ansprüche 27 bis 29, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) jeweils größer ausgebildet werden, als der jeweilig darin aufzunehmende erste und zweite Halbleiterchip (10, 10').
Verfahren nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, dass der Chipträger (1) aus einem metallischen Material, insbesondere aus Cu, CuMo, CuZr, Fe-Cu, SF-Cu, K80 oder K75 hergestellt wird.
Verfahren nach einem der Ansprüche 27 bis 31, dadurch gekennzeichnet, dass die erste und die zweite Ausnehmung (4, 5) mit einer jeweiligen ersten und zweiten Bodenfläche (11, 12) ausgebildet werden, auf welcher eine Schichtfolge von NiNiP, Cu/Ag, Ni/Au, Ni/Cr/Au oder Ni/Pt/Au galvanisch abgeschieden wird, wobei Ni auf der jeweiligen ersten und zweiten Bodenfläche (11, 12) der ersten und der zweiten Ausnehmung (4, 5) abgeschieden wird und NiP, Ag oder Au die Oberfläche zu einer Rückseite des jeweilig in der ersten und in der zweiten Ausnehmung (4, 5) aufzunehmenden ersten und zweiten Halbleiterchips (10, 10') bildet.
Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass die einzelnen Schichten (7, 7'; 8, 8'; 9, 9') der Schichtfolge (6, 6') in einer Dicke von 0,05 und 50 μm vorgesehen werden.
Verfahren nach einem der Ansprüche 27 bis 33, dadurch gekennzeichnet, dass die ersten und zweiten Halbleiterchips (10, 10') auf die jeweilige erste und zweite Bodenfläche (11, 12) der ersten und der zweiten Ausnehmung (4, 5) aufgelötet werden.
Verfahren nach Anspruch 34, dadurch gekennzeichnet, dass als Lotverbindung eutektisches AuSi, AuSn oder Weichlote mit hochbleihaltigen PbSn- oder PbAgSn-Verbindungen verwendet wird.
Verfahren nach Anspruch 35, dadurch gekennzeichnet, dass AuSi- oder AuSn-Schichten in eutektischem Verhältnis auf einer Rückseite der ersten und zweiten Halbleiterchips (10, 10') abgeschieden werden.
Verfahren nach Anspruch 35, dadurch gekennzeichnet, dass PbSn- oder PbAgSn-Verbindungen durch Lötdrähte auf der jeweiligen ersten und zweiten Bodenfläche (11, 12) der ersten und zweiten Ausnehmung (4, 5) abgeschieden wird.
Verfahren nach Anspruch 35, dadurch gekennzeichnet, dass AuSn- oder PbSn-Preforms oder Lotpasten mit den der eutektischen Materialzusammensetzung entsprechenden Volumenverhältnissen verwendet werden.
Verfahren nach einem der Ansprüche 27 bis 31, dadurch gekennzeichnet, dass die ersten und zweiten Halbleiterchips (10, 10') auf die jeweilige erste und zweite Bodenfläche (11, 12= der ersten und der zweiten Ausnehmung (4, 5) aufgeklebt werden.
Verfahren nach Anspruch 39, dadurch gekennzeichnet, dass als Klebeverbindung hochthermisch leitfähige Epoxidharze mit Leitfähigkeiten von 10 W/mK bis 60 W/mK verwendet werden.
Verfahren nach einem der Ansprüche 27 bis 40, dadurch gekennzeichnet, dass der erste und der zweite Halbleiterchip (10, 10') spiegelsymmetrisch zu einer Mittenachse des als Wärmesenke wirkenden Chipträgers (1) montiert werden werden.
Verfahren nach einem der Ansprüche 27 bis 41, dadurch gekennzeichnet, dass die ersten und zweiten Halbleiterchips (10, 10') aus Si oder GaAs hergestellt werden.
Verfahren nach einem der Ansprüche 27 bis 42, dadurch gekennzeichnet, dass der erste und der zweite Halbleiterchip (10, 10') in gleicher Dimensionierung hergestellt werden, insbesondere mit gleicher mechanischer Dimension.
Verfahren nach einem der Ansprüche 27 bis 43, dadurch gekennzeichnet, dass die ersten und zweiten Halbleiterchips (10, 10') mit einer Dicke zwischen 50 und 140 μm und einer Chipfläche zwischen 3 bis 30 mm² bei Kantenverhältnissen von 5:1 hergestellt werden.