DE102005008336A1

DE102005008336A1 - Mobile, unipolare, elektrostatische Waferanordnung

Info

Publication number: DE102005008336A1
Application number: DE102005008336A
Authority: DE
Inventors: Dieter Dipl.-Phys. Bollmann; Martin Dipl.-Ing. Bleier (FH); Robert Dipl.-Ing. Wieland
Original assignee: Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Priority date: 2005-02-23
Filing date: 2005-02-23
Publication date: 2006-08-31

Abstract

Ein ultradünner Wafer (1) wird mithilfe von einem mobilen, elektrostatischen Trägerwafer (2) gehalten und kann damit in den Geräten der Halbleiterindustrie bearbeitet, transportiert und gelagert werden. Der Trägerwafer besteht vorzugsweise aus Silizium, um in der Wärmeausdehnung angepasst zu sein und den Reinheitsanforderungen der Halbleiterindustrie zu genügen. Er ist von einem Dielektrikum (3) umhüllt, welches auf der Rückseite teilweise freigeätzt ist, um einen Rückseitenkontakt zu bilden. Durch Anlegen einer Spannung wird ein elektrostatisches Feld zwischen Träger- und Nutzwafer aufgebaut, welches den ultradünnen Nutzwafer sicher hält. Dieser Sandwich aus Träger und Nutzwafer kann dann wie ein normal dicker Wafer in Geräten bearbeitet, von Handlern transportiert und in Waferhorden gelagert werden.

Description

Die vorliegende Erfindung bezieht sich im Bereich der Halbleitertechnik auf die Handhabungstechnik von Halbleiterwafern, insbesondere von dünnen Halbleiterwafern.
Dünne Halbleiterbauelemente haben seit einigen Jahren eine weite Verbreitung in der Welt der Mikroelektronik gefunden. Bekanntestes Beispiel hierfür sind integrierte Schaltkreise für Chipkarten, bei denen die Dicke der Silizium-Bauelemente heute etwa 150 μm beträgt. Auch bei der Herstellung von Solarzellen werden immer dünnere Wafer benutzt, um Material einzusparen. Darüber hinaus stellen die Leistungshalbleiter mit Chipdicken von ca. 100 μm ein wichtiges Marktsegment dar.
Eine weitere Reduzierung der Chipdicke auf unter 50 μm bietet mehrere große Vorteile:
Zum einen können sehr flache Gehäuseformen realisiert werden, wie es für tragbare elektronische Geräte (Handy, Fotoapparat, Notebook) notwendig ist. Auch bei RFID-Tags (Hochfrequenz Indentifizierungs-Transponder) werden sehr dünne Chips ohne jedes Gehäuse eingesetzt.
Zweitens verbessert sich die Performance von Bauelementen, bei denen ein Stromfluss vertikal zur Chip-Rückseite erfolgt. Dies gilt in besonderem Maße für Leistungsbauelemente und Solarzellen.
Und drittens entstehen durch das Abdünnen der Schaltungswafer auf Dicken unter 30 μm mechanisch flexible Silizium-Chips, die sich hervorragend für kostengünstige Montageprozesse auf flexiblen Substraten eignen.
Diese Anwendungen sind nicht auf Silizium beschränkt, sondern können auch auf andere Halbleitermaterialien, wie Galliumarsenid, Siliziumcarbid, III-V Halbleiter wie AlGaAsP für die Optoelektronik oder pyroelektrische Stoffe wie LiNbO₃ für die Telekommunikation übertragen werden. Bei diesen Materialien ist eine neue Handhabungstechnik noch dringender gesucht, weil sie deutlich bruchgefährdeter, teurer und schwieriger zu bearbeiten sind, als Silizium.
Ultradünne Wafer im Sinne dieser Erfindung sind Wafer aus einkristallinem, polykristallinem oder amorphem Halbleiterwerkstoff, welche so dünn sind, dass sie in normalen Bearbeitungsgeräten ein wirtschaftlich nicht tragbares Bruchrisiko darstellen.
Die Dicke unterschreitet dabei üblicherweise 1/10 mm. Wirtschaftlich besonders interessant sind Dicken von 50 bis 10 μm. Jedoch sollte damit auch die Handhabung von Schichten von wenigen μm möglich sein. Diese Trägertechnik kann auch auf isolierende Materialien wie ultradünne Glasscheiben, Quarz, Saphir und ähnliche angewendet werden.
Ohne geeignete Unterstützung durch eine Trägertechnik neigen diese ultradünnen Wafer dazu, sich durch innere Spannungen spontan aufzurollen.
Um diese ultradünnen Halbleiter bearbeiten zu können, ist es von grundlegender Bedeutung eine geeignete Handhabungstechnik zu entwickeln. Einkristallines Silizium ist ein sprödes Material, das bei geringen mechanischen Belastungen leicht bricht. Diese Gefahr des Waferbruchs stellt derzeit das größte technische Problem bei der Herstellung von ultradünnen Halbleitern dar. Zudem verlieren ultradünne Wafer ihre gewohnte Stabilität und biegen sich bereits durch ihr eigenes Gewicht und Massenträgheit um mehrere Millimeter durch. Damit sind normale Handler, welche die Wafer aus einer Horde entnehmen und diversen Bearbeitungsstationen zuführen, nicht mehr verwendbar. Auch die scharfkantigen Ränder der dünn geschliffenen Wafer führen zu Problemen beim Transport. Das häufige Nachjustieren der Handler auf die jeweilige Verformung der Wafer bei der jeweiligen Dicke und Schichtaufbau ist unwirtschaftlich und fehlerträchtig.
Ziel der Entwicklung ist somit eine neue Handhabungstechnik, mit der die ultradünnen Wafer in allen üblichen Bearbeitungsgeräten ohne spezielle Anpassung, wie normale Wafer bearbeitet werden könnten. Nach der Bearbeitung sollte der Nutzwafer möglichst bequem und problemlos vom Trägerwafer zu lösen sein. Der Trägerwafer sollte dabei wiederverwendbar und kostengünstig herzustellen sein.
Bekannt aus dem Stand der Technik ist die Handhabung von dünnen Wafern durch Aufkleben auf eine Trägerplatte. Der wesentliche Schritt ist hierbei die Unterstützung des dünnen Nutzwafers durch einen normal dicken Trägerwafer. Die Verbindung der beiden Wafer erfolgt dabei durch Wachs, einen thermoplastischen Klebstoff oder eine beidseitig klebende Folie, die sich durch Temperatureinwirkung oder Bestrahlung mit UV-Licht wieder ablösen lässt. Für viele Bearbeitungsgeräte wie Grinder, Spinätzer oder Messgeräte wird diese Folie erfolgreich angewendet. Jedoch kann, wenn bei Plasmaanlagen, Ofen oder Schichtabscheidungen die Bearbeitungstemperatur höher als etwa 150°C wird, die Folie zerstört werden und ihre Klebefunktion verlieren. Weil jeder Kleber empfindlich auf gewisse Chemikalien reagiert, kann diese Klebung in Bädern mit Lösungsmitteln, Säuren oder ähnlichem nicht verwendet werden. Nach erfolgter Bearbeitung und Ablösung des Nutzwafers bzw. des zu prozessierenden Wafers werden manchmal Rückstände der Klebeschicht auf der Oberfläche des Nutzwafers beobachtet, was zur unerlaubten Kontamination der Anlagen führt.

In den Patentanmeldungen DE 102 38 601 und DE 102 32 914 wird ein perforierter Trägerwafer beschrieben, der mit einem anfangs flüssigen Kleber arbeitet. Nach der Bearbeitung wird der Nutzwafer durch ein Lösungsmittel, das durch die Poren des Trägerwafers dringt, abgelöst. Auch hier treten die erwähnten Probleme der begrenzten Temperaturverträglichkeit, der begrenzten Beständigkeit gegen Chemikalien und der möglichen Kontamination auf.

Von Carinthian Tech Research, Villach wurde ein Ber noulli Vacuum Greifer entwickelt, der durch einen geschickt gestalteten Luftstrom zwischen Trägerwafer und Nutzwafer gemäß dem Prinzip von Bernoulli einen konstanten Luftspalt erzeugt. Damit kann ein dünner Wafer von einer Horde in eine Anlage und zurück transportiert werden. Jedoch ist dies nur in einer Umgebung mit atmosphärischem Druck möglich. In Anlagen mit Vakuum oder Unterdruck versagt diese Methode und der dünne Wafer muss auf andere Weise gehalten werden. Auch die laterale Fixierung und die Verdrehung des Nutzwafers sind problematisch.

In Plasmaanlagen ist darüber hinaus das Prinzip des elektrostatischen Chucks (E-Chucks) bekannt:
Nach dem Ablegen des zu bearbeitenden Wafers auf dem elektrostatischen Chuck wird in der Vakuumkammer des Reaktors zunächst nach dem Einregeln der Gasflüsse der gewünschte Kammerdruck eingestellt. Dann wird mit Hilfe eines meist hochfrequenten Wechselspannungsfeldes das Plasma gezündet und der entsprechende Ätz- oder Depositionsschritt eingeleitet. Gleichzeitig wird über eine eigene Hochspannungsversorgung eine Gleichspannung zwischen der Anode des Reaktors und der Rückseite des elektrostatischen Chucks angelegt. Das daraus resultierende elektrische Feld zwischen der Waferrückseite und der Isolationsschicht des Chucks hält den Wafer fest und erlaubt u.a. eine rückseitige Kühlung des Wafers durch Anströmen kleiner Mengen von He-Gas. Üblicherweise besteht die Isolationsschicht eines elektrostatischen Chucks aus temperaturfesten Kunststoffen oder keramischen Materialien. Kühlkanäle auf der Chuckoberseite sorgen für entsprechende Wärmeableitung auf der Waferrückseite, um die Wafertemperatur möglichst konstant zu halten und die durch Plasmen eingebrachten Wärmemengen abzu leiten.

Damit könnte ein dünner Wafer genauso wie ein normal dicker Wafer gehalten und bearbeitet werden. Jedoch ist dieser erwähnte elektrostatische Chuck ein fester Bestandteil der Anlage. Vor und nach der Bearbeitung muss der Wafer durch einen Handler entnommen und transportiert werden. Das ist jedoch durch die oben beschriebenen Probleme der elastischen Durchbiegung und die Bruchgefahr bei ultradünnen Wafern nicht mehr möglich.

Ausgehend vom Stand der Technik ist daher die Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zur Verfügung zu stellen, mit der bzw. mit dem ein dünner oder ultradünner Nutzwafer auf einfache, zuverlässige und Zerstörungen, insbesondere Bruchschäden am Nutzwafer vermeidende Art und Weise handhabbar ist. Die erfindungsgemäße Aufgabe wird durch die dreischichtige Waferanordnung nach Anspruch 1 sowie das Halteverfahren nach Anspruch 34 gelöst. Vorteilhafte Ausgestaltungsformen der erfindungsgemäßen Anordnung bzw. des erfindungsgemäßen Halteverfahrens sind in den jeweiligen abhängigen Ansprüchen beschrieben.

Eine erfindungsgemäße dreischichtige Waferanordnung weist eine Trägerschicht auf, welche zumindest auf einer ersten Oberfläche von einer elektrisch isolierenden Schicht bedeckt ist. Bevorzugt enthält die Trägerschicht hierbei ein halbleitendes Material, insbesondere Silizium oder besteht aus einem solchen Material. Die Trägerschicht kann jedoch auch ein Metall aufweisen bzw. aus einem Metall gefertigt sein. Da die Trägerschicht jedoch wie beschrieben bevorzugt ein halbleitendes Material aufweist, wird im folgen den auch alternativ von einer Trägerwaferschicht bzw. einem Trägerwafer gesprochen. Dies schließt jedoch nicht aus, dass unter dieser Bezeichnung dann auch eine entsprechende Trägerschicht aus einem Metall verstanden wird. Ein Wafer im eigentlichen Sinn (dünne Scheibe aus einem Halbleitermaterial) ist somit ein Beispiel für eine Trägerschicht. Darüberhinaus weist die erfindungsgemäße dreischichtige Waferanordnung eine Nutzwaferschicht auf, welche ein halbleitendes Material enthält oder aus einem solchen Material besteht. Zwischen der Nutzwaferschicht (nachfolgend alternativ auch als Nutzwafer bezeichnet, da beispielsweise insbesondere ein Nutzwafer als Nutzwaferschicht zum Einsatz kommt) und der Trägerschicht ist angrenzend an die Nutzwaferschicht und angrenzend an die Trägerschicht die elektrisch isolierende Schicht angeordnet. Für die Dicke und den Durchmesser der dreischichtigen Waferanordnung werden, wie nachfolgend noch genauer beschrieben wird, die in der Halbleitertechnologie üblichen Toleranzen für Siliziumwafer gemäß SEMI-Standard M1-0302 und M1.1 bis M1.15 eingehalten. Wesentlich bei der erfindungsgemäßen dreischichtigen Waferanordnung ist darüberhinaus, dass die thermischen und mechanischen Eigenschaften der Trägerschicht gleich oder ähnlich derjenigen der Nutzwaferschicht sind. Dies betrifft insbesondere die Wärmeausdehnungskoeffizienten der beiden genannten Schichten, die bevorzugt identisch sein sollten, jedoch maximal um 20 % voneinander abweichen sollten (andernfalls treten unerwünschte Biegeeffekte oder ähnliches auf).

Darüberhinaus weist in einer vorteilhaften Variante die dreischichtige Waferanordnung einen elektrischen Kontakt zur elektrischen Kontaktierung der Trägerschicht auf. Dieser elektrische Kontakt ist dann be vorzugt auf und/oder angrenzend an einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche der Trägerschicht angeordnet.

Als elektrisch isolierende Schicht kann ein gewöhnliches dielektrisches Material eingesetzt werden; es kann jedoch auch eine funktionale Schicht mit permantenter elektrischer Polarisierbarkeit verwendet werden. Die Trägerschicht besitzt eine eigene elektrische Leitfähigkeit, welche im Falle einer Halbleiterschicht durch eine Dotierung des Halbleitermaterials bewirkt wird.

Vorteilhafterweise weist die dreischichtige Waferanordnung lediglich einen elektrischen Kontakt auf (unipolares Prinzip). Dies hat im Gegensatz zu dem bipolaren Prinzip (mindestens zwei Elektroden) bei den bereits beschriebenen E-Chucks den Vorteil, dass in den eventuell schon vorhandenen elektrischen Schaltungen des zu prozessierenden Wafers bzw. des Nutzwafers (also der Nutzwaferschicht) keine lateralen Spannungen induziert werden, welche die Bauteile zerstören könnten.

Der Nutzwafer wird nun dadurch auf der elektrischen Trägerschicht fixiert bzw. durch die Trägerschicht gehalten, dass eine elektrische Spannung zwischen der Trägerschicht und dem Nutzwafer angelegt wird. Durch die angelegte Spannung wird ein elektrostatisches Feld erzeugt, das den dünnen Nutzwafer bzw. die Nutzwaferschicht sicher auf der Trägerschicht hält.

Die erfindungsgemäße dreischichtige Waferanordnung weist eine Reihe von erheblichen Vorteilen auf:

– Als Trägerschicht für den ultradünnen Wafer kann ein Wafer bevorzugt aus dem gleichen Halbleitermaterial wie dasjenige der ultradünnen Nutzwaferschicht verwendet werden. Dies vermeidet Probleme mit unterschiedlicher Wärmeausdehnung und Kontamination.
– Durch die permanente Polarisierung der elektrisch isolierenden Schicht kann, insbesondere bei Verwendung einer funktionalen Schicht als elektrisch isolierende Schicht, auch nach Entfernung der äußeren Spannung der Nutzwafer sicher auf der Trägerschicht gehalten werden.
– Eine Trägerschicht aus einem Halbleitermaterial bietet den Vorteil, dass sie über einen großen Temperaturbereich einsetzbar ist, gegen Lösungsmittel unempfindlich ist und ausreichend eben ist. Zudem stellt ein solches Halbleitermaterial für einen Reinraum kein Fremdmaterial dar, es besteht somit nicht die Gefahr dass durch nicht genau spezifizierte Materialien eine Kontamination, insbesondere eine Kontamination mit Metallen gegeben ist.

Der genau Aufbau, weitere Vorteile sowie die Verwendungsweise einer erfindungsgemäßen dreischichtigen Waferanordnung ergeben sich aus den nachfolgend beschriebenen Beispielen. In den unterschiedlichen, den Beispielen entsprechenden Figuren werden für identische Bestandteile der erfindungsgemäßen dreischichtigen Waferanordnung identische Bezugszeichen verwendet.
1 zeigt ein Beispiel für eine erfindungsgemäße dreischichtige Waferanordnung in einer Schnittebene senkrecht zur Durchmesserebene der Waferanordnung bzw. in Richtung der Dicke der Waferanordnung.
2 zeigt eine dreidimensionale Schrägansicht auf die Waferanordnung der 1.
3 zeigt eine Sicht von unten auf eine weitere dreischichtige Waferanordnung gemäß der Erfindung, welche einen Kreisabschnitt bzw. einen Flat aufweist.
4 zeigt ein weiteres Beispiel für eine erfindungsgemäße dreischichtige Waferanordnung, welche eine Kerbe bzw. einen Notch aufweist.
1 zeigt eine erfindungsgemäße dreischichtige Waferanordnung mit einem oberhalb der Trägerschicht angeordneten Nutzwafer bzw. zu prozessierenden Wafer 1 in einem Schnitt senkrecht zur Längsausdehnungsrichtung bzw. Längsausdehnungsebene der dreischichtigen Waferanordnung, also parallel zur Dickenrichtung der dreischichtigen Waferanordnung. Die Längsausdehnungsebene bzw. Längsausdehnungsrichtung ist dadurch definiert, dass die lineare Ausdehnung der dreischichtigen Waferanordnung in dieser Ebene bzw. Richtung wesentlich größer ist als deren Ausdehnung senkrecht dazu bzw. in Dickenrichtung. Die Dicke der dreischichtigen Waferanordnung wird somit durch die Summe D + i + d gegeben (d = Dicke der Nutzwaferschicht, D = Dicke der Trägerschicht und i = Dicke der elektrisch isolierenden Schicht). Die Längsausdehnung a der dreischichtigen Waferanordnung in der Längsausdehnungsebene wird nachfolgend alternativ auch als Durchmesser der dreischichtigen Waferanordnung bezeichnet.
Die dreischichtige Waferanordnung weist eine Trägerschicht bzw. einen Trägerwafer 2 sowie eine diesen Trägerwafer 2 teilweise umhüllende elektrisch isolierende Schicht 3 auf. Der Trägerwafer 2 weist im vorliegenden Fall die waferübliche Form eines sehr flachen Zylinders auf, dessen Durchmesser a in Längsausdehnungsrichtung sehr viel größer ist als dessen Dicke D senkrecht zur Längsausdehnung. Die beiden Zylinderdeckelflächen, also die eigentlichen Oberflächen des Wafers sind im vorliegenden Fall mit den Bezugszeichen 2a (oben liegende Fläche) bzw. 2b (unten liegende Fläche) bezeichnet. Die zweite Oberfläche 2b liegt der ersten Oberfläche 2a im wesentlichen parallel und beabstandet (Abstand D) gegenüber. Die Zylindermantelfläche (Seitenfläche) des Trägerwafers ist mit dem Bezugszeichen 2c gekennzeichnet. Oberhalb des Trägerwafers 2 und in Bezug auf die Längsausdehnung parallel zum Trägerwafer 2 ist der zu prozessierende ultradünne Nutzwafer 1 angeordnet. Die erfindungsgemäße dreischichtige Waferanordnung ist zweistückig ausgebildet, wobei die Nutzwaferschicht 1 von der aus der Trägerschicht 2 und der isolierenden Schicht 3 ausgebildeten Einheit abnehmbar bzw. abtrennbar ist. Um dies zu verdeutlichen, ist im vorliegenden Fall die Nutzwaferschicht 1 beabstandet zur elektrisch isolierenden Schicht 3 gezeichnet. Wenn jedoch die Nutzwaferschicht 1 gemäß der Aufgabe der vorliegenden Erfindung gehalten wird, so ist die Nutzwaferschicht 1 angrenzend an die der Trägerschicht 2 abgewandte Seite 3a der elektrisch isolierenden Schicht 3 angeordnet. Im vorliegenden Fall ist der zu prozessierende Wafer 1 ein Siliziumwafer. Als Trägerwafer 2 für den ultradünnen Wafer bzw. Nutzwafer 1 wird daher ebenfalls ein Siliziumwafer verwendet. Die Verwendung eines Trägerwafers 2 aus demselben Material wie das jenige des Nutzwafers 1 ist vorteilhaft, da damit Probleme mit unterschiedlicher Wärmeausdehnung und Kontamination vermieden werden. Somit werden die Reinheitsanforderungen der Halbleiterindustrie problemlos erfüllt. Bei exotischeren Wafermaterialien als Silizium, beispielsweise Ge, GaAs, SiC, InP, InGaAsP oder anderen kann jedoch aus Kostengründen auch auf Silizium als Material für den Trägerwafer zurückgegriffen werden.
Im vorliegenden Fall hat der Trägerwafer 2 den gleichen nominellen Durchmesser (Ausdehnung a in Längsrichtung) wie der Nutzwafer 1. Der Nutzwafer 1 ist demnach ebenfalls als sehr flacher Zylinder ausgestaltet. Der Trägerwafer 2 erfüllt darüber hinaus dieselben Toleranzanforderungen wie sie an den Nutzwafer 2 gestellt werden. Im vorliegenden Fall eines sogenannten 6-Zoll-Wafers beträgt der Durchmesser 150 mm, die Toleranz für diese Größe a beträgt +/–0,2 mm. Um Probleme mit dem scharfkantigen Rand des ultradünnen Nutzwafers 1 zu vermeiden, kann jedoch der Nutzwafer 1 auch geringfügig (wenige mm) im Durchmesser kleiner sein als der Trägerwafer 2. Selbstverständlich kann jedoch auch ein kleinerer exotischer Nutzwafer 1 auf einem normal großen Trägerwafer 2 transportiert werden (z.B. 3'' Ge auf 6'' Si), um die standardmäßig für die Halbleiterprozessierung vorhandenen Geräte wie Handler oder ähnliches nutzen zu können. Um in einer Bearbeitungsmaschine, wie beispielsweise einem Plasmaätzer, das ungewollte Anätzen oder in einem Plasmaabscheider das ungewollte Beschichten des Trägerwafers zu vermeiden, kann es sinnvoll sein, den Trägerwafer bzw. die Trägerschicht geringfügig (also wenige mm) kleiner im Durchmesser als den Nutzwafer bzw. die Nutzwaferschicht zu gestalten. Hierdurch wird der Trägerwafer durch Abschattung des Plasmas geschützt.
Der Trägerwafer kann somit im Durchmesser auch geringfügig kleiner sein, als standardmäßig in der Halbleitertechnologie übliche Wafer (siehe nachfolgend aufgeführte Tabelle).
Der Trägerwafer 2 wird mit einer solchen Dicke D hergestellt, dass die Summe D + d + i der Dicken D der Trägerschicht, i der elektrisch isolierenden Schicht und d der dünnen Nutzwaferschicht 1 innerhalb der Dickentoleranz für Wafer dieses Durchmessers liegt. Mit anderen Worten weist die Gesamtdicke der dreischichtigen Waferanordnung einen Wert auf, welcher einem Dickenwert entspricht, wie er üblicherweise von standardmäßigen Handhabungsvorrichtungen der Halbleiterindustrie gehandhabt werden kann. Bei einem Durchmesser von a = 150 mm liegt diese Gesamtdicke meist im Bereich von 655 bis 695 μm. Somit erscheint die Kombination aus Trägerwafer 2, isolierender Schicht 3 und Nutzwafer 1 für ein Bearbeitungsgerät als normal dick. Bequemerweise wird als Trägerwafer ein standardmäßig dicker Wafer benutzt und lediglich durch Auswahl der Charge die Erfüllung der Dickentoleranz gewährleistet. Für höhere Anforderungen kann der Trägerwafer 2 jedoch auch so auf die notwendige Dicke gebracht werden, dass ein Ausgangswafer um die Dicke des Nutzwafers 1 abgedünnt wird.
Selbstverständlich kann die dreischichtige Waferanordnung jedoch auch andere Durchmesser und Gesamtdicken aufweisen. Die in der Halbleitertechnologie üblichen Wafer sind 2-, 3-, 4-, 5-, 6-, 8- und 12-Zoll-Wafer. Die für diese Wafer gemäß dem SEMI-Standard M1-0302 und M1.1 bis M1.15 für den Durchmesser a und die Gesamtdicke D + i + d geltenden Toleranzwerte lassen sich der nachfolgenden Tabelle entnehmen. Die dreischichtige Waferanordnung kann somit ebenfalls die in der Tabelle angegebenen Durchmesser a und Dicken D + d + i mit den jeweils angegebenen Toleranzwerten aufweisen.
Als Trägerwafer 2 wird hier ein Siliziumwafer in seiner unveränderten Form einer einstückigen, durchgehenden Platte ohne eingebrachte Bohrungen, Kanäle o.ä. verwendet.
Der Trägerwafer 2 besitzt eine eigene elektrische Leitfähigkeit. Diese ist so ausgestaltet, dass sie ausreicht, um in einem Zeitmaßstab von Sekunden eine gleichmäßigen Verteilung seines Potentials zu gewährleisten. Die elektrische Leitfähigkeit wird im vorliegenden Fall, also bei Einsatz einer Trägerschicht aus einem Halbleitermaterial, durch eine starke Dotierung (p+ oder n+ Dotierung des Grundmaterials, hier Silizium) gewährleistet. Grundsätzlich reicht jedoch auch eine geringe Grunddotierung des Trägerwafermaterials aus.
Der Trägerwafer ist teilweise von einem Dielektrikum 3 zur elektrischen Isolation umhüllt (elektrische Isolationsschicht). Für eine Verbesserung der Dauer des nachfolgend beschriebenen sicheren Haltens der Nutzwaferschicht bzw. des Nutzwafers 1 auf dem Trägerwafer bzw. der Trägerschicht 2 kann jedoch auch eine funktionale Schicht mit permanenter elektrischer Polarisierbarkeit anstelle des Dielektrikums 3 verwendet werden. Bei einer solchen funktionalen Schicht handelt es sich um eine Isolatorschicht mit der zusätzlichen Eigenschaft, dass diese Schicht permanent polarisierbar ist. Eine solche funktionale Schicht kann somit beispielsweise das elektrische Feld halten, bis die Curie-Temperatur überschritten wird. Im vorliegenden Fall des Silizium-Trägerwafers 2 (und des Silizium-Nutzwafers 1) besteht das Dielektrikum 3 aus Siliziumdioxid, hier als thermischem Oxid. Anstelle eines thermischen Oxids kann es sich auch um ein mittels eines CVD-Verfahrens abgeschiedenes CVD-Oxid oder um Siliziumnitrit handeln. Die Isolationsschicht 3 kann alternativ auch als organische oder anorganische Lackschicht ausgestaltet sein, falls die Temperaturbeständigkeit nicht wesentlich ist.
Im vorliegenden Fall umhüllt die elektrische Isolationsschicht 3 den Trägerwafer 2 nicht vollständig: sie bedeckt lediglich die obere Zylinderdeckelfläche bzw. die oben liegende Oberfläche 2a des Trägerwafers 2 sowie die Seitenfläche 2c des Trägerwafers 2 vollständig und die unten liegende Oberfläche 2b (untere Zylinderdeckelfläche) zum Teil. Die untere Oberfläche 2b des Trägerwaferzylinders 2 ist hierbei lediglich in einem außen liegenden, ringförmigen Randbereich 2b1 von der Isolationsschicht 3 bedeckt. Der zentrale, kreisförmige, innen liegende Abschnitt 2b2 der unteren Zylinderdeckelfläche ist nicht von der elektrisch isolierenden Schicht 3 bedeckt. Die radiale Ausdehnung des bedeckten Bereichs 2b1 in Richtung der Waferebene beträgt in einem konkreten Beispiel 2,5 des Durchmessers des nicht bedeckten Bereichs 2b2. Die Herstellung des freiliegenden Bereichs 2b2 geschieht dadurch, dass zunächst der gesamte Trägerwa fer 2 von der elektrisch isolierenden Schicht umhüllt wird. Sodann erfolgt ein teilweises Freiätzen oder auch ein mechanisches Entfernen des Dielektrikums 3 im Oberflächenbereich 2b2. Hierbei kann alternativ auch die gesamte rückseitige Oberfläche 2b freigelegt werden und nicht nur wie im vorliegenden Fall unter Beachtung des Randausschlusses 2b1. Handelt es sich bei dem Material des Trägerwafers 2 wie im vorliegenden Fall um hochdotiertes Silizium, so besteht dann bereits ein guter elektrischer bzw. ohmscher Kontakt, über welchen mittels einer unterhalb der Oberfläche 2b2 anzuordnen Auflage aus Metall ein elektrisches Potenzial an den Trägerwafer 2 angelegt werden kann. Reicht die Dotierstoffkonzentration zur Herstellung einer ausreichenden elektrischen Leitfähigkeit nicht aus, so muß der ohmsche Kontakt durch eine separate Implantation und/oder Diffusion von Ionen, insbesondere von Metallionen, oder durch eine separate Beschichtung der Oberfläche 2b2 mit einer Metallschicht erzeugt werden. Im vorliegenden Fall wird somit auf der Rückseite 2b des Trägerwafers 2 genau ein elektrischer Kontakt hergestellt, mit dem der Trägerwafer als unipolarer elektrostatischer Trägerwafer betreibbar ist. Eine Unterteilung des Kontaktes bzw. der Elektrode in Segmente oder Zonen (also in mehrere Elektroden) wie sie bei bipolaren E-Chucks üblicherweise erfolgt, ist im vorliegenden Fall somit nicht gegeben. Dies hat den Vorteil, dass in den eventuell schon vorhandenen elektrischen Schaltungen des Nutzwafers 1 keine lateralen Spannungen induziert werden können, welche Bauteile zerstören könnten.
Wesentliche Merkmale der gezeigten mobilen, elektrostatischen dreischichtigen Waferanordnung 2, 3 sind daher:

– Der Trägerwafer besteht aus dem gleichen Material wie der Nutzwafer.
– Die Kombination von Trägerwafer und dünnem Nutzwafer hat eine Dicke, welche innerhalb der Dickentoleranz für Wafer dieser Längsausdehnung a bzw. diesen Durchmessers liegt.
– Der Durchmesser bzw. die Längsausdehnung a des Trägerwafers erfüllt die Toleranzen für Wafer dieser Größe.
– Der Trägerwafer 2 ist durch ein Dielektrikum 3 vom Nutzwafer 1 isoliert.

Nachfolgend wird der Betrieb der beschriebenen Waferanordnung beschrieben:
Durch Anlegen einer elektrischen Spannung an den Nutzwafer 1 oder an den Trägerwafer 2 oder zwischen Trägerwafer 2 und Nutzwafer 1 wird zwischen diesen ein elektrostatisches Feld erzeugt, das den dünnen Nutzwafer 1 sicher auf dem Trägerwafer 2 halten kann. Der beschriebene Trägerwafer wird hierzu nach dem Prinzip des unipolaren E-Chucks betrieben. Auf den Trägerwafer 2 wird der zu bearbeitende dünne Nutzwafer 1 aufgelegt. Der Nutzwafer 1 ist somit angrenzend an die die obere Oberfläche 2a des Nutzwafers 2 bedeckende dielektrische Schicht 3 bzw. angrenzend an deren der Oberfläche 2a gegenüberliegende Oberfläche 3a angeordnet. Die beiden Wafer 1 und 2 können als Flächen eines Plattenkondensators betrachtet werden. Das elektrische Feld ist vertikal (also in Dickenrichtung) zwischen Trägerwafer 2 und Nutzwafer 1 ausgerichtet. Die Aufladung dieses "Plattenkondensators" geschieht durch Auflegen des Trägerwafers 2 (bzw. dessen an seiner Unterseite 2b2 ausgebildeten elektrischen Kontakts) auf einen geerdeten Tisch und vorübergehendes und schonendes Berühren des Nutzwafers 1 mit einer Hochspannungselektrode. Dieses elektrische Feld übt eine haltende elektrostatische Kraft auf den Nutzwafer 1 aus. Die nutzbare Haltekraft steigt dabei an, je dünner die Ausdehnung des Dielektrikums 3 in Dickenrichtung (Dicke i) ist. Erfahrungsgemäß hält der Nutzwafer 1 dabei umso sicherer, je dünner er ist. Die notwendige Spannung bzw. der notwendige Potenzialunterschied richtet sich nach der Dicke i des Isolators 3 und der notwendigen Feldstärke bzw. der zu erzielenden Haltekraft und liegt typischerweise zwischen etwa 50 und 500 V.
Die Kombination von Trägerschicht 2, Isolationsschicht 3 und Nutzwaferschicht 1 bildet nun eine untrennbare Einheit, die von einem Bearbeitungsgerät wie ein normaler Wafer bearbeitet werden kann. Die Kombination kann somit auch von normalen Handlern und in Horden transportiert werden. Nach oder während der Bearbeitung, dem Transport oder einer Lagerung kann bei Bedarf die Haltekraft durch erneutes Nachladen wieder aufgefrischt werden. Die Dauer des sicheren Haltens ergibt sich aus der Isolationseigenschaft des Dielektrikums und der umgebenden Luft beziehungsweise der umgebenden Medien.
Am Ende der Bearbeitung wird der Nutzwafer vom Trägerwafer durch ein einfaches Entladen getrennt. Die Erfahrung mit elektrostatischen Chucks zeigt, dass dabei manchmal ein vorübergehendes oder periodisches Umpolen notwendig sein kann, um gefangene bzw. getrappte Ladungen zu neutralisieren. Der Nutzwafer 1 kann dann an einen Träger mit Klebe- oder Vakuumtechnik übergeben oder der Aufbau- und Verbindungstechnik zugeführt werden.
Für die in der Halbleitertechnik üblichen Bearbeitungsmaschinen besteht somit kein Unterschied zwischen einer dreischichtigen Waferanordnung gemäß der Erfindung und einem herkömmlichen einschichtigen Wafer.
2 zeigt eine dreidimensionale Ansicht (Schrägansicht) auf eine dreischichtige Waferanordnung gemäß 1. Zur Vereinfachung ist hier die dünne isolierende Schicht 3 nicht gezeigt. Darüberhinaus sind der dünne Nutzwafer 1 bzw. die Nutzwaferschicht und der Trägerwafer 2 bzw. die Trägerschicht zur besseren Darstellung beabstandet voneinander, also im nicht gehaltenen Zustand gezeichnet.
3 zeigt eine Ansicht von unten auf eine erfindungsgemäße dreischichtige Waferanordnung, welche einen geraden Kreisabschnitt bzw. einen sog. „Flat" aufweist. Zur Kennzeichnung der Kristallorientierung tragen Wafer üblicherweise einen solchen „Flat" 4, also einen geraden Kreisabschnitt. Eine solche Kennzeichnung in Form eines Flats 4 wird vor allem bei 2-Zoll-, 3-Zoll-, 4-Zoll-, 5-Zoll- und 6-Zoll-Wafern verwendet.
Wie 4 zeigt, geschieht die Kennzeichnung bei 8-Zoll-Wafern und 12-Zoll-Wafern (mit einem Durchmesser a von 200 bzw. 300 mm) meist nicht durch einen Flat 4, sondern durch einen Notch 5, also eine kleine Kerbe, welche ebenso wie der Flat 4 auf der Zylindermantelfläche des Wafers in einer Richtung parallel zur Zylindersymmetrieachse angeordnet ist. 4 zeigt ebenso wie 3 eine Ansicht von unten auf eine erfindungsgemäße dreischichtige Waferanordnung.
Der Trägerwafer sollte diese normgerechten (gemäß SEMI-Standard) Kennzeichnungen 4 bzw. 5 in der gleichen Weise wie der Nutzwafer aufweisen, um bei automatisch arbeitenden Geräten von einem Gerät bzw. Gerätebestandteil, welches einen solchen Flat 4 bzw. Notch 5 erkennt (Flatfinder) nicht zurückgewiesen zu werden.

Claims

Dreischichtige Waferanordnung, deren Dimensionen bzw. deren Dicke und deren Durchmesser innerhalb der Dimensionen eines handelsüblichen Wafers liegen, mit einer Nutzwaferschicht (1), welche ein halbleitendes Material enthält oder daraus besteht, einer Trägerschicht (2) mit einer ersten Oberfläche (2a) und einer der ersten Oberfläche (2a) gegenüberliegenden zweiten Oberfläche (2b), wobei die thermischen und mechanischen Eigenschaften der Trägerschicht (2) gleich oder ähnlich derjenigen der Nutzwaferschicht (1) sind, und einer elektrisch isolierenden Schicht (3), wobei die erste Oberfläche (2a) der Trägerschicht (2) zumindest teilweise mit der elektrisch isolierenden Schicht (3) bedeckt ist und wobei die Nutzwaferschicht (1) angrenzend an die der Trägerschicht (2) abgewandte Seite (3a) der elektrisch isolierenden Schicht (3) angeordnet ist.
Dreischichtige Waferanordnung nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass die Summe der Dicke D der Trägerschicht (2), der Dicke i der elektrisch isolierenden Schicht (3) und der Dicke d der Nutzwaferschicht (1) inner halb des für Wafer mit einem Durchmesser entsprechend demjenigen der Trägerschicht (2) Dickentoleranzbereichs liegt.
Dreischichtige Waferanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Durchmesser a der Trägerschicht (2) und/oder der Nutzwaferschicht (1) 150 mm ± 0.2 mm und die Gesamtdicke D + i + d der Trägerschicht (2), der isolierenden Schicht (3) und der Nutzwaferschicht (1) über 655 μm und/oder unter 695 μm, insbesondere 675 μm, beträgt.
Dreischichtige Waferanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Durchmesser a der Trägerschicht (2) und/oder der Nutzwaferschicht (1) 50.8 mm ± 0.38 mm und die Gesamtdicke D + i + d der Trägerschicht (2), der isolierenden Schicht (3) und der Nutzwaferschicht (1) über 254 μm und/oder unter 304 μm, insbesondere 279 μm, beträgt.
Dreischichtige Waferanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Durchmesser a der Trägerschicht (2) und/oder der Nutzwaferschicht (1) 76.2 mm ± 0.63 mm und die Gesamtdicke D + i + d der Trägerschicht (2), der isolierenden Schicht (3) und der Nutzwaferschicht (1) über 356 μm und/oder unter 406 μm, insbesondere 381 μm, beträgt.
Dreischichtige Waferanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Durchmesser a der Trägerschicht (2) und/oder der Nutzwaferschicht (1) 100 mm ± 0.5 mm und die Gesamtdicke D + i + d der Trägerschicht (2), der isolierenden Schicht (3) und der Nutzwaferschicht (1) über 505 μm und/oder unter 545 μm, insbesondere 525 μm, beträgt.
Dreischichtige Waferanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Durchmesser a der Trägerschicht (2) und/oder der Nutzwaferschicht (1) 125 mm ± 0.5 mm und die Gesamtdicke D + i + d der Trägerschicht (2), der isolierenden Schicht (3) und der Nutzwaferschicht (1) über 605 μm und/oder unter 645 μm, insbesondere 625 μm, beträgt.
Dreischichtige Waferanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Durchmesser a der Trägerschicht (2) und/oder der Nutzwaferschicht (1) 200 mm ± 0.2 mm und die Gesamtdicke D + i + d der Trägerschicht (2), der isolierenden Schicht (3) und der Nutzwaferschicht (1) über 705 μm und/oder unter 745 μm, insbesondere 725 μm, beträgt.
Dreischichtige Waferanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Durchmesser a der Trägerschicht (2) und/oder der Nutzwaferschicht (1) 300 mm ± 0.2 mm und die Gesamtdicke D + i + d der Trägerschicht (2), der isolierenden Schicht (3) und der Nutzwaferschicht (1) über 750 μm und/oder unter 800 μm, insbesondere 775 μm, beträgt.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mittlere Durchmesser a der Trägerschicht (2) um weniger als 10 %, insbesondere um weniger als 5 %, insbesondere um weniger als 2 %, insbesondere um weniger als 1 %, insbesondere um weniger als 0.5 % größer ist als der mittlere Durchmesser der Nutzwaferschicht (1), wobei bevorzugt beide mittleren Durchmesser übereinstimmen.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mittlere Durchmesser a der Trägerschicht (2) um weniger als 10 %, insbesondere um weniger als 5 %, insbesondere um weniger als 2 %, insbesondere um weniger als 1 %, insbesondere um weniger als 0.5 % kleiner ist als der mittlere Durchmesser der Nutzwaferschicht (1), wobei bevorzugt beide mittleren Durchmesser übereinstimmen.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Waferanordnung eine ebene, flache Platte ausbildet, deren Durchmesser a in der Ebene der ersten Oberfläche (2a) wesentlich größer ist als deren Ausdehnung senkrecht zur ersten Oberfläche bzw. als deren Dicke d + i + D.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Waferanordnung einen flachen Zylinder ausbildet, dessen Zylinderdeckelflächen durch die zweite Oberfläche (2b) und die der isolierenden Schicht (3) abgewandt angeordnete Oberfläche der Nutzwaferschicht (1) ausgebildet sind.
Dreischichtige Waferanordnung nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass die zylinderförmige Waferanordnung in der Zylindermantelfläche eine Einkerbung bzw. einen Notch (5) oder eine Abplattung in Form eines geraden Kreisabschnitts bzw. Flats (4) aufweist zur Kennzeichnung der Kristallorientierung.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Wärmeausdehnungskoeffizient des Materials der Trägerschicht vom Wärmeausdehnungskoeffizienten des Materials der Nutzwaferschicht um weniger als 20%, bevorzugt um weniger als 10%, bevorzugt um weniger als 5%, bevorzugt um weniger als 2%, bevorzugt um weniger als 1% ab weicht, wobei besonders bevorzugt die beiden Wärmeausdehnungskoeffizienten übereinstimmen.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Waferanordnung zweistückig ausgebildet ist, wobei die Nutzwaferschicht (1) von der aus der Trägerschicht (2) und der isolierenden Schicht (3) ausgebildeten Einheit abnehmbar bzw. abtrennbar ist.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trägerschicht (2) ein halbleitendes Material enthält oder daraus besteht, wobei Trägerschicht (2) und Nutzwaferschicht (1) bevorzugt dasselbe halbleitende Material aufweisen.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das halbleitende Material der Nutzwaferschicht Si, einen III-V Halbleiter, AlGaAsP, Ge, GaAs, SiC, InP und/oder InGaAs enthält oder daraus besteht.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche und nach Anspruch 17, dadurch gekennzeichnet, dass das halbleitende Material der Trägerschicht Si, einen III-V Halbleiter, AlGaAsP, Ge, GaAs, SiC, InP und/oder InGaAs enthält oder daraus besteht.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche und nach Anspruch 17, dadurch gekennzeichnet, dass das halbleitende Material der Trägerschicht n-dotiert oder p-dotiert ist.
Dreischichtige Waferanordnung nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass die Dotierstoffkonzentration des halbleitenden Materials über 10¹⁴ Atome/cm³ und/oder unter 10²² Atome/cm³, bevorzugt über 10¹⁵ Atome/cm³ und/oder unter 10²¹ Atome/cm³ beträgt und/oder dass als Dotierstoff B, P und/oder As eingesetzt ist.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trägerschicht (2) ein Metall aufweist, insbesondere dass die Trägerschicht (2) eine Metallplatte ist.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen der Trägerschicht (2) und der Nutzwaferschicht (1) ausschließlich die elektrisch isolierende Schicht (3) angeordnet ist.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Nutzwaferschicht (1) an der elektrisch isolierenden Schicht (3) elektrostatisch fixiert ist.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch isolierende Schicht (3) ein dielektrisches Material und/oder eine funktionale Schicht mit permanenter elektrischer Polarisierbarkeit, insbesondere eine Bleititanat PbTiO₃ aufweisende Schicht, aufweist.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch isolierende Schicht (3) Siliziumdioxid, insbesondere in thermischer Form oder in mittels CVD-Verfahren abgeschiedener Form, und/oder Siliziumnitrid und/oder einen organischen oder anorganischen Lack aufweist.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch isolierende Schicht (3) die Trägerschicht (2) bis auf deren zweite Oberfläche (2b) vollständig so umhüllt, dass die zweite Oberfläche (2b) der Trägerschicht (2) zumindest teilweise nicht von der elektrisch isolierenden Schicht (3) bedeckt ist.
Dreischichtige Waferanordnung nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass die elektrisch isolierende Schicht (3) einen Bereich (2b1) am Rand der zweiten Oberfläche (2b), nicht jedoch den zentralen Bereich (2b2) der zweiten Oberfläche (2b) bedeckt.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen elektrischen Kontakt zur Kontaktierung der Trägerschicht (2), wobei der elektrische Kontakt bevorzugt auf und/oder angrenzend an der zweiten Oberfläche (2b) der Trägerschicht (2) ausgebildet ist.
Dreischichtige Waferanordnung nach dem vorhergehenden Anspruch, gekennzeichnet durch genau einen elektrischen Kontakt (unipolare Waferanordnung).
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche und nach Anspruch 17, dadurch gekennzeichnet, dass durch zumindest teilweise Dotierung des halbleitenden Materials der Trägerschicht (2) ein ohmscher Kontakt als elektrischer Kontakt ausgebildet ist, wobei das halbleitende Material der Trägerschicht bevorzugt in einem an die zweite Oberfläche (2b) der Trägerschicht (2) angrenzenden Teilvolumen der Trägerschicht (2) dotiert ist.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trägerschicht (2), insbesondere deren zweite Oberfläche (2b) oder ein Teilbereich derselben, zur elektrischen Kontaktierung bzw. zur Ausbildung eines ohmschen Kontakts zumindest teilweise mit einer leitfähigen Beschichtung, insbesondere mit einer Metallbeschichtung, bedeckt ist und/oder dass zumindest ein Teilvolumen der Trägerschicht (2), insbesondere ein an die zweite Oberfläche (2b) der Trägerschicht (2) angrenzendes Teilvolumen, durch Implantation und/oder Diffusion von Ionen, insbesondere von Metallionen, als ohmscher Kontakt ausgebildet ist.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Nutzwaferschicht bzw. der zu prozessierende Wafer (1) eine Dicke d von über 0.5 μm und/oder unter 200 μm, insbesondere von über 1 μm und/oder unter 100 μm, insbesondere von über 5 und/oder unter 50 μm aufweist.
Dreischichtige Waferanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch isolierende Schicht (3) zumindest bereichsweise eine Dicke i von über 0.1 μm und/oder von unter 5 μm, insbesondere von 1 μm aufweist.
Elektrostatisches Halteverfahren zum Halten einer ein halbleitendes Material aufweisenden Nutzwaferschicht (1), wobei eine erste Oberfläche (2a) einer Trägerschicht (2) zumindest teilweise mit einer elektrisch isolierenden Schicht (3) bedeckt wird, wobei auf einer Oberfläche der Trägerschicht (2), insbesondere auf einer der ersten Oberfläche (2a) gegenüber liegenden zweiten Oberfläche (2b) der Trägerschicht (2), ein elektrischer Kontakt aufgebracht wird und/oder in einem an eine Oberfläche der Trägerschicht (2) angrenzenden Teilvolumen der Trägerschicht (2), insbesondere in einem an die zweite Oberfläche (2b) angrenzenden Teilvolumen der Trägerschicht (2), ein elektrischer Kontakt ausgebildet wird oder wobei die Trägerschicht (2) im Falle, dass diese ein Metall aufweist, selbst als elektrischer Kontakt verwendet wird, wobei die Nutzwaferschicht (1) an die elektrisch isolierende Schicht (3) angrenzend angeordnet wird und wobei zumindest kurzzeitig ein erstes elektrisches Potenzial an den elektrischen Kontakt und ein zweites, vom ersten elektrischen Potenzial differierendes zweites elektrisches Potenzial an die Nutzwaferschicht (1) angelegt wird.
Elektrostatisches Halteverfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass eine dreischichtige Waferanordnung nach einem der Ansprüche 1 bis 34 verwendet wird.
Elektrostatisches Halteverfahren nach einem der Ansprüche 35 bis 36, dadurch gekennzeichnet, dass eines der beiden Potenziale dem Erdpotential entspricht.
Elektrostatisches Halteverfahren nach einem der Ansprüche 35 bis 37, dadurch gekennzeichnet, dass eines der beiden Potenziale einen Absolutwert von über 20 V und/oder unter 1000 V, insbesondere von über 50 V und/oder unter 500 V aufweist.
Elektrostatisches Halteverfahren nach einem der Ansprüche 35 bis 38, dadurch gekennzeichnet, dass die Trägerschicht (2) bis auf die zweite Oberfläche (2b) oder zumindest einen Teilbereich derselben vollständig mit der isolierenden Schicht (3) umhüllt wird.
Elektrostatisches Halteverfahren nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass mit der elektrisch isolierenden Schicht (3) ein Bereich (2b1) am Rand der zweiten Oberfläche (2b), nicht jedoch der zentrale Bereich (2b2) der zweiten Oberfläche (2b) bedeckt wird.
Elektrostatisches Halteverfahren nach einem der Ansprüche 35 bis 40, dadurch gekennzeichnet, dass genau ein elektrischer Kontakt aufgebracht bzw. ausgebildet wird.
Elektrostatisches Halteverfahren nach einem der Ansprüche 35 bis 41, dadurch gekennzeichnet, dass die Trägerschicht (2) ein halbleitendes Material aufweist und dass der elektrische Kontakt durch Dotierung dieses halbleitenden Materials ausgebildet wird.
Elektrostatisches Halteverfahren nach einem der Ansprüche 35 bis 42, dadurch gekennzeichnet, dass der elektrische Kontakt durch Aufbringen einer leitfähigen Beschichtung, insbesondere einer Metallbeschichtung, auf die Oberfläche der Trägerschicht (2) ausgebildet wird und/oder dass der elektrische Kontakt durch Implantation und/oder Diffusion von Ionen, insbesondere von Metall ionen, in das Teilvolumen der Trägerschicht (2) ausgebildet wird.
Elektrostatisches Halteverfahren nach einem der Ansprüche 35 bis 43, dadurch gekennzeichnet, dass zeitlich beabstandet mehrfach ein erstes und/oder zweites Potential an den elektrischen Kontakt bzw. die Nutzwaferschicht (1) angelegt wird.
Elektrostatisches Halteverfahren nach einem der Ansprüche 35 bis 44, dadurch gekennzeichnet, dass die Dicke D der Trägerschicht (2) vor Anordnung der Nutzwaferschicht (1) an der isolierenden Schicht (3) reduziert wird bzw. dass die Trägerschicht (2) abgedünnt wird.