[go: up one dir, main page]

DE102005008322B4 - Signalübertragungsanordnung und Signalübertragungsverfahren - Google Patents

Signalübertragungsanordnung und Signalübertragungsverfahren Download PDF

Info

Publication number
DE102005008322B4
DE102005008322B4 DE102005008322.6A DE102005008322A DE102005008322B4 DE 102005008322 B4 DE102005008322 B4 DE 102005008322B4 DE 102005008322 A DE102005008322 A DE 102005008322A DE 102005008322 B4 DE102005008322 B4 DE 102005008322B4
Authority
DE
Germany
Prior art keywords
power supply
signal transmission
clock
transmitting
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005008322.6A
Other languages
English (en)
Other versions
DE102005008322A1 (de
Inventor
Roderick McConnell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005008322.6A priority Critical patent/DE102005008322B4/de
Priority to US11/360,982 priority patent/US7986044B2/en
Publication of DE102005008322A1 publication Critical patent/DE102005008322A1/de
Application granted granted Critical
Publication of DE102005008322B4 publication Critical patent/DE102005008322B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W90/00
    • H10W72/00
    • H10W90/293
    • H10W72/01
    • H10W72/50
    • H10W72/5453
    • H10W72/552
    • H10W72/932
    • H10W90/732
    • H10W90/752

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Signalübertragungsanordnung die zur Übertragung von Takt- und/oder Datensignalen (D) zwischen mehreren funktionell gleichrangigen Halbleiterchips (I, II, III) über eine Vielzahl von Stromversorgungsverbindungen (Vb1, Vb2, ..., Vbk, Va1, Va2, ..., Van), die die Halbleiterchips untereinander verbinden, eingerichtet ist, wobei die Signalübertragungsanordnung für die Übertragung der Takt- und/oder Datensignale jeweils eine an den chipseitigen Enden der Stromversorgungsverbindung angeordnete Sende- oder Empfangsschnittstelle (SI, SII) aufweist und die Sende- oder Empfangsschnittstellen (SI, SII) an den chipseitigen Enden der Stromversorgungsverbindungen für eine Takt- und/oder Datenübertragung über mehrere parallele Übertragungskanäle unter gleichzeitiger Verwendung einer der Anzahl der parallelen Übertragungskanäle entsprechenden Anzahl von Stromversorgungsverbindungen zwischen den mehreren Halbleiterchips (I, II, III) eingerichtet sind, so dass eine parallele Takt- und/oder Datenübertragung über die gleichzeitig verwendeten Stromversorgungsverbindungen erfolgt.

Description

  • Die Erfindung betrifft eine Signalübertragungsanordnung für eine Übertragung von Takt- und/oder Datensignalen zwischen mehreren funktionell gleichrangigen Halbleiterchips über eine Vielzahl von Stromversorgungsverbindungen, die die Halbleiterchips untereinander verbindet, und ein Signalübertragungsverfahren zur Übertragung von Takt- und/oder Datensignalen zwischen mehreren funktionell gleichrangigen Halbleiterchips über eine Vielzahl von die Halbleiterchips mteinander verbindenden Stromversorgungsverbindungen. Eine derartige Signalübertragungsanordnung und ein solches Signalübertragungsverfahren sind jeweils aus US 5 903 607 A bekannt.
  • Bei dem andauernden Trend zur Minimierung integrierter Halbleiterschaltungen werden häufig mehrere Halbleiterchips gleicher oder unterschiedlicher Funktion in einem einzigen Gehäuse untergebracht und darin untereinander durch Verbindungsleitungen verbunden. Ein Beispiel derartiger in einem gemeinsamen Gehäuse durch Verbindungsleitungen miteinander verbundener Chips mit unterschiedlicher Funktion stellt ein in einem Logikchip eingebetteter Speicherchip dar, wobei der Logikchip z. B. als kundenspezifischer Schaltkreis (ASIC) ausgeführt sein kann. Zur Übertragung von Daten-, Adressen- und Steuersignalen müssen bei der herkömmlichen Technik eine größere Anzahl von Signalübertragungsleitungen oder -kanälen zwischen dem als Master dienenden Logikchip und dem hier als Slave bezeichneten Speicherchip geführt werden. Für jede dieser Signalleitungen ist auf beiden Chips ein Interface einschließlich eines Verbindungspads notwendig. Derartige Verbindungspads reduzieren die zur Verfügung stehende Chipfläche. Dies schlägt um so mehr zu Buche, je kleiner z. B. der als Slave fungierende Speicherchip ist. Aus diesem Grund ist eine starke Verringerung der Anzahl der physikalischen Verbindungen zwischen dem Masterchip und dem Slavechip erwünscht.
  • Bislang hat man zur Verringerung der physikalischen Verbindungen statt einer parallelen Signalübertragung eine serielle Signalübertragung vorgeschlagen, die die für die Signalübertragungsinterface einschließlich der Verbindungspads nötige Chipfläche reduziert.
  • Nicht entbehrliche und immer vorhandene Verbindungen stellen die Stromversorgungsverbindungen, z. B. -leitungen dar, die die in einem Gehäuse befindlichen Chips untereinander verbinden. Der Erfinder hat nun erkannt, dass sich die Anzahl der für die Signalübertragung nötigen physikalischen Verbindungsleitungen noch weiter verringern lässt, wenn die Stromversorgungsverbindungen gleichzeitig auch für die Signalübertragung ausgenutzt werden.
  • Aus US 5 903 607 A ist ein Verfahren und eine Vorrichtung zur bidirektionalen Übertragung von Daten zwischen einer Mastereinheit und einer Slaveeinheit bekannt, wobei für die Datenübertragung Spannungsversorgungsverbindungsleitungen verwendet werden, die die Mastereinheit mit der Slaveeinheit verbinden. Bei dieser bekannten Vorrichtung sind jedoch die Mastereinheit und die Slaveeinheit nicht in einem gemeinsamen Gehäuse miteinander verbunden, und die Mastereinheit ist z. B. ein Mikroprozessor, während die Slaveeinheit beispielsweise in einem Kennungsstreifen z. B. an einer Tonerkassette eines Druckers vorhanden ist.
  • DE 103 15 303 A1 beschreibt eine Anordnung eines ersten und zweiten Halbleiterbauelements in einem gemeinsamen Gehäuse. Das erste Halbleiterbauelement ist während einer Standby-Periode oder eines Refreshzyklus stromversorgungsmäßig der Master und versorgt das zweite Bauelement, das dann als Slave fungiert, während dieser Betriebsarten mit Strom über eine Stromversorgungsleitung. Das bedeutet, dass im besagten Standby-Betrieb bzw. im Refresh-Zyklus die beiden Halbleiterbauelemente nicht funktionell gleichrangig sind, sondern dann in einer Master-Slave-Beziehung stehen. Die beiden Halbleiterbauelemente sind gemäß dieser Druckschrift in einem gemeinsamen Gehäuse übereinander gestapelt. Die Übertragung von Daten- oder Steuersignalen bzw. Taktsignalen über die Stromversorgungsleitung ist in dieser Druckschrift nicht erwähnt.
  • US 5 473 635 A beschreibt ebenfalls eine Übertragung von Signalen über Stromversorgungsleitungen, die einem ersten als Master fungierenden Halbleiterchip und einem zweiten als Slave fungierenden Halbleiterchip gemeinsam sind. Allerdings sind gemäß dieser Druckschrift die beiden Chips nicht in einem gemeinsamen Gehäuse angeordnet.
  • Es ist Aufgabe der Erfindung, eine Signalübertragungsanordnung und ein Signalübertragungsverfahren für die Übertragung von Takt- und/oder Datensignalen zwischen mehreren in einem gemeinsamen Gehäuse miteinander verbundenen und funktionell gleichrangigen Halbleiterchips so anzugeben, dass sich die Anzahl der für die Signalübertragung benötigen physikalischen Übertragungsverbindungen und damit die für die Interfaceschaltungen und die Verbindungspads nötige Chipfläche drastisch reduzieren lässt.
  • Diese Aufgabe wird erfindungsgemäß durch eine Signalübertragungsanordnung mit den Merkmalen des Patentanspruches 1 bzw. durch ein Signalübertragungsverfahren mit den Merkmalen des Patentanspruches 6 gelöst.
  • In einer bevorzugten Anordnung sind die Halbleiterchips in einem gemeinsamen Gehäuse miteinander verbunden.
  • Abhängig jeweils von den Spezifikationen der Stromversorgungsverbindung, den Strom-, Spannungs- und Impedanzwerten derselben, der Rate der übertragenen Signale und weiteren Kennwerten der miteinander verbundenen Halbleiterchips können die Sende- oder Empfangsschnittstellen gemäß einem Ausführungsbeispiel für eine differentielle Signalübertragung z. B. über zwei potenzialmäßig getrennte Stromversorgungsverbindungen eingerichtet sein.
  • Die Sende- oder Empfangsschnittstellen können zum einen für eine unidirektionale Signalübertragung aber auch für eine bidirektionale Signalübertragung über die wenigstens eine Stromversorgungsverbindung eingerichtet sein.
  • Die Sende- oder Empfangsschnittstellen können wenigstens eine Sendeschaltung aufweisen, die den zu übertragenden Signalen entsprechende kleine Spannungsschwankungen auf der Stromversorgungsleitung auslöst.
  • Für den Empfang der Signale können die Sende- oder Empfangsschnittstellen wenigstens eine Empfängerschaltung aufweisen, die dazu eingerichtet ist, kleine Spannungsschwankungen auf der wenigstens einen Stromversorgungsleitung als die übertragenen Signale zu diskriminieren.
  • Die obigen und weitere Aspekte einer erfindungsgemäßen Signalübertragungsanordnung und eines erfindungsgemäßen Signalübertragungsverfahrens werden anhand von Ausführungsbeispielen bezogen auf die beiliegende Zeichnung näher erläutert, deren Figuren im Einzelnen zeigen:
  • 1 ein Ausführungsbeispiel einer erfindungsgemäßen Signalübertragungsanordnung, bei der mehrere zwischen mehreren funktionell gleichrangigen Halbleiterchips geführte Stromversorgungsleitungen zur Signalübertragung genutzt werden;
  • 2A ein erstes Ausführungsbeispiel von Sende- oder Empfangsschnittstellen für eine bidirektionale Übertragung von Signalen über eine Stromversorgungsleitung zwischen wenigstens zwei Halbleiterchips;
  • 2B ein zweites Ausführungsbeispiel von Sende- oder Empfangsschnittstellen für eine bidirektionale Übertragung von Signalen über eine Stromversorgungsleitung zwischen wenigstens zwei Halbleiterchips, und
  • 2C ein drittes Ausführungsbeispiel von Sende- oder Empfangsschnittstellen für eine unidirektionale Übertragung von Signalen über eine Stromversorgungsleitung zwischen wenigstens zwei Halbleiterchips.
  • 1 zeigt schematisch und perspektivisch ein Ausführungsbeispiel einer erfindungsgemäßen Signalübertragungsanordnung, wobei drei einzelne in einem (nicht gezeigten) gemeinsamen Gehäuse miteinander verbundene und funktionell gleichrangige Halbleiterchips I, II und III durch eine Vielzahl von für eine parallele Signalübertragung verwendete Stromversorgungsleitungen Va1, Va2, ..., Van und Vb1, Vb2 und Vbk untereinander verbunden sind.
  • Es ist zu bemerken, dass die Stromversorgungsverbindungen, die für die Signalübertragung genutzt werden in dem Ausführungsbeispiel als Verbindungsleitungen, insbesondere als Metalldrahtverbindung beschrieben und in den Zeichnungsfiguren dargestellt sind. Dies ist aber nicht einschränkend zu verstehen. Im Sinne der Erfindung sind auch andere leitende Verbindungen, z. B. aus leitendem Klebstoff verwendbar.
  • Eine derartige Signalübertragungsanordnung, wie in 1, eignet sich hervorragend für eine parallele Signalübertragung über die gleichzeitig verwendeten Stromversorgungsleitungen Va1, Va2, ..., Van und Vb1, Vb2, ..., Vbk. Eine derartige parallele Signalübertragung kann unidirektional oder bidirektional ausgeführt werden.
  • Damit kann die Anzahl der zwischen den Halbleiterchips für die Signalübertragung notwendigen physikalischen Übertragungsleitungen drastisch reduziert werden. Mit einer solchen Signalübertragungsanordnung lässt sich z. B. eine unidirektionale oder auch bidirektionale Signalübertragung zwischen den Sende- oder Empfangsschnittstellen über die potenzialmäßig voneinander getrennten Stromversorgungsleitungen ausführen. Mit der erfindungsgemäßen Anordnung kann auch eine differentielle Signalübertragung ausgeführt werden, oder es kann auch jede der für die Signalübertragung vorgesehenen Stromversorgungsleitungen V1, V2 einem eigenen Kanal für eine serielle Signalübertragung zugeordnet sein.
  • Wie erwähnt, müssen für die spezifische Gestaltung der Sende- oder Empfangsschnittstellen an den chipseitigen Enden jeder für die Signalübertragung verwendeten Stromversorgungsleitungen der jeweilige Einsatzfall, das heißt der jeweilige Logiktyp der Halbleiterchips, die Strom-Spannungs- und Impedanzkennwerte der jeweiligen Stromversorgungsleitung und selbstverständlich deren Polarität, die Rate der übertragenen Signale und die Signalrichtung berücksichtigt werden, wie unidirektionale oder bidirektionale Signalübertragung.
  • Es ist ferner für die Wahl der Sende- oder Empfangsschnittstellen wesentlich, ob eine differentielle, pseudodifferentielle oder nicht differentielle Signalübertragung ausgeführt wird.
  • Demgemäß ist für die Realisierung von für die vorliegende Signalübertragungsanordnung geeigneten Sende- oder Empfangsschnittstellen unter Berücksichtigung der oben erwähnten Kriterien eine breite Palette von Lösungen möglich.
  • Nachstehend werden drei unterschiedliche Schaltungsvarianten für Sende- oder Empfangsschnittstellen für eine Signalübertragungsanordnung über eine Stromversorgungsleitung zwischen beispielhaft zwei Halbleiterchips I und II anhand der 2A, 2B und 2C beschrieben, wobei die Signalübertragungsanordnungen und die Sende- oder Empfangsschnittstellen der 2A und 2B für eine bidirektionale Signalübertragung und die der 2C für eine unidirektionale Signalübertragung konzipiert sind.
  • Gemäß 2A werden die zu übertragenden Signale D (Daten) durch eine erste Sende- oder Empfangsschnittstelle SI auf der Seite eines ersten Halbleiterchips I auf eine Stromversorgungsleitung V1 induktiv (beispielhaft mit Hilfe eines Signaltransformators) eingekoppelt oder von der Stromversorgungsleitung ausgekoppelt. Eine zweite Sende- oder Empfangsschnittstelle SII befindet sich am anderen chipseitigen Ende der Stromversorgungsleitung V1, dort wo diese mit einem zweiten Halbleiterchip II gekoppelt ist. Die zweite Sende- oder Empfangsschnittstelle SII ist prinzipiell identisch mit der ersten Sende- oder Empfangsschnittstelle SI und koppelt auch hier die zu übertragenden Signale auf die/von der Stromversorgungsleitung V1 induktiv ein bzw. aus. Die jeweiligen Doppelpfeile D geben in 2A die erwähnte bidirektionale Signalübertragung an.
  • Auch das in 2B gezeigte Ausführungsbeispiel ist für eine bidirektionale Signalübertragung von Signalen D über eine einen ersten Halbleiterchip I und einen zweiten Halbleiterchip II verbindende Stromversorgungsleitung V1 konzipiert. Dazu werden die zu übertragenden Signale D in einer ersten Sende- oder Empfangsschnittstelle SI auf Seiten des ersten Halbleiterchips I über ein Hochpassfilter HPF auf die Stromversorgungsleitung V1 eingekoppelt bzw. von dieser ausgekoppelt. Die Gestaltung des Hochpassfilters HPF muss die Frequenzcharakteristika der übertragenen Signale D berücksichtigen. Gestrichelt ist in der Stromversorgungsleitung V1 ein optionales Tiefpassfilter eingezeichnet, das Gleichströme durchlässt und Wechselströme in einem mit dem Frequenzband der übertragenen Signale D übereinstimmenden Frequenzband sperrt. Auch hier ist die auf Seiten des zweiten Halbleiterchips II vorgesehene Sende- oder Empfangsschnittstelle SII prinzipiell identisch mit der ersten Sende- oder Empfangsschnittstelle SI, weshalb auch die in 2B dargestellte Signalübertragungsanordnung symmetrisch und für eine bidirektionale Übertragung der Signale D über die Stromversorgungsleitung V1 eingerichtet ist (siehe die Doppelpfeile D).
  • Dagegen ist das in 2C dargestellte dritte Ausführungsbeispiel unsymmetrisch hinsichtlich der Gestaltung der Sende- oder Empfangsschnittstelle SI und SII jeweils auf Seiten des ersten Halbleiterchips I und des zweiten Halbleiterchips II. Die erste Sende- oder Empfangsschnittstelle SI weist eine steuerbare Impedanzeinrichtung auf, so dass jeweils eine einem Datum der zu übertragenden Signale D zugeordnete Impedanz R1, R2 und RN an die Stromversorgungsleitung V1 angelegt wird. Dagegen weist die zweite Sende- oder Empfangsschnittstelle SII auf der Seite des zweiten Halbleiterchips II eine Vergleicheranordnung aus mehreren Vergleichern VGL1, ..., VGLN auf, die jeweils eine kleine Spannungsänderung auf der Stromversorgungsleitung V1 durch einen Vergleich mit einer jeweils gewählten Referenzspannung Vref1, ..., VrefN erfassen.
  • Selbstverständlich können die Signalübertragungen der erfindungsgemäßen Signalübertragungsanordnungen asynchron oder synchron durchgeführt werden. Für eine synchrone Signalübertragung muss gegebenenfalls noch ein Taktsignal zwischen den durch die Stromversorgungsleitung verbundenen Halbleiterchips übertragen werden oder es muss das Taktsignal aus den übertragenen Signalen regeneriert werden.
  • Die zuvor beschriebene und anhand der Figuren erläuterte Signalübertragungsanordnung und das Signalübertragungsverfahren gemäß der Erfindung nutzen die Stromversorgungsverbindungen zwischen mehreren insbesondere in einem Gehäuse miteinander verbundenen Halbleiterchips für die Signalübertragung zwischen den Chips und reduzieren dadurch die Anzahl der physikalischen Verbindungen zwischen den Halbleiterchips und die für diese Verbindungen und die zugehörigen Interfaceschaltungen notwendige Chipfläche. Die Erfindung ist auch bei Anordnungen anwendbar, bei denen die Chips nicht gemeinsam gehäust sind, sondern separate Gehäuse haben, aber dicht nebeneinander liegen.

Claims (9)

  1. Signalübertragungsanordnung die zur Übertragung von Takt- und/oder Datensignalen (D) zwischen mehreren funktionell gleichrangigen Halbleiterchips (I, II, III) über eine Vielzahl von Stromversorgungsverbindungen (Vb1, Vb2, ..., Vbk, Va1, Va2, ..., Van), die die Halbleiterchips untereinander verbinden, eingerichtet ist, wobei die Signalübertragungsanordnung für die Übertragung der Takt- und/oder Datensignale jeweils eine an den chipseitigen Enden der Stromversorgungsverbindung angeordnete Sende- oder Empfangsschnittstelle (SI, SII) aufweist und die Sende- oder Empfangsschnittstellen (SI, SII) an den chipseitigen Enden der Stromversorgungsverbindungen für eine Takt- und/oder Datenübertragung über mehrere parallele Übertragungskanäle unter gleichzeitiger Verwendung einer der Anzahl der parallelen Übertragungskanäle entsprechenden Anzahl von Stromversorgungsverbindungen zwischen den mehreren Halbleiterchips (I, II, III) eingerichtet sind, so dass eine parallele Takt- und/oder Datenübertragung über die gleichzeitig verwendeten Stromversorgungsverbindungen erfolgt.
  2. Signalübertragungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterchips (I, II, III) in einem gemeinsamen Gehäuse miteinander verbunden sind.
  3. Signalübertragungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Sende- oder Empfangsschnittstellen für eine bidirektionale Signalübertragung über die Stromversorgungsverbindungen eingerichtet sind.
  4. Signalübertragungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Sende- oder Empfangsschnittstellen wenigstens eine Sendeschaltung aufweisen, die kleine Spannungsschwankungen, die den zu übertragenden Takt- und/oder Datensignalen entsprechen, auf der jeweiligen Stromversorgungsverbindung auslöst.
  5. Signalübertragungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Sende- oder Empfangsschnittstellen wenigstens eine Empfängerschaltung aufweisen, die dazu eingerichtet ist, kleine Spannungsschwankungen auf der Stromversorgungsverbindung als die übertragenen Takt- und/oder Datensignale zu erfassen.
  6. Signalübertragungsverfahren, wobei eine Signalübertragungsanordnung zur Übertragung von Takt- und/oder Datensignalen zwischen mehreren funktionell gleichrangigen Halbleiterchips (I, II, III) über eine Vielzahl von die Halbleiterchips miteinander verbindenden Stromversorgungsverbindungen (Vb1, Vb2, ..., Vbk, Va1, Va2, ..., Van) eingerichtet ist, wobei die Takt- und/oder Datensignale über jeweils eine an den chipseitigen Enden der die mehreren Halbleiterchips (I, II, III) verbindenden Stromversorgungsverbindung angeordnete Sendeschnittstelle oder Empfangsschnittstelle (SI, SII) übertragen werden und die Takt- und/oder Datensignale zwischen den Halbleiterchips (I, II, III) über mehrere parallele Übertragungskanäle unter gleichzeitiger Verwendung einer der Anzahl der parallelen Übertragungskanäle entsprechenden Anzahl von Stromversorgungsverbindungen zwischen den mehreren Halbleiterchips übertragen werden, so dass eine parallele Takt- und/oder Datenübertragung über die gleichzeitig verwendeten Stromversorgungsverbindungen erfolgt.
  7. Signalübertragungsverfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Takt- und/oder Datensignale bidirektional über die Stromversorgungsverbindungen übertragen werden.
  8. Signalübertragungsverfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Takt- und/oder Datensignale als kleine Spannungsschwankungen von jeweils einer in den Sende- oder Empfangsschnittstellen (SI, SII) vorhandenen Sendeschaltung über die Stromversorgungsverbindungen übertragen werden.
  9. Signalübertragungsverfahren nach Anspruch 8, dadurch gekennzeichnet, dass die übertragenen Takt- und/oder Datensignale als kleine Spannungsschwankungen auf den Stromversorgungsverbindungen durch jeweils eine Empfängerschaltung in den empfangsseitigen Sende- oder Empfangsschnittstellen erfasst werden.
DE102005008322.6A 2005-02-23 2005-02-23 Signalübertragungsanordnung und Signalübertragungsverfahren Expired - Fee Related DE102005008322B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005008322.6A DE102005008322B4 (de) 2005-02-23 2005-02-23 Signalübertragungsanordnung und Signalübertragungsverfahren
US11/360,982 US7986044B2 (en) 2005-02-23 2006-02-23 Signal transmission arrangement and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005008322.6A DE102005008322B4 (de) 2005-02-23 2005-02-23 Signalübertragungsanordnung und Signalübertragungsverfahren

Publications (2)

Publication Number Publication Date
DE102005008322A1 DE102005008322A1 (de) 2006-08-24
DE102005008322B4 true DE102005008322B4 (de) 2017-05-24

Family

ID=36776280

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005008322.6A Expired - Fee Related DE102005008322B4 (de) 2005-02-23 2005-02-23 Signalübertragungsanordnung und Signalübertragungsverfahren

Country Status (2)

Country Link
US (1) US7986044B2 (de)
DE (1) DE102005008322B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006014733B4 (de) * 2006-03-30 2010-09-23 Qimonda Ag Chip mit einer Mehrzahl extern gespeister Stromversorgungsnetze
US9401745B1 (en) 2009-12-11 2016-07-26 Micron Technology, Inc. Wireless communication link using near field coupling
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473635A (en) * 1993-06-22 1995-12-05 Csem Data communication circuit
DE19716011A1 (de) * 1997-04-17 1998-10-22 Abb Research Ltd Verfahren und Vorrichtung zur Informationsübertragung über Stromversorgungsleitungen
US5903607A (en) * 1996-03-28 1999-05-11 Sgs-Thomson Microelectronics S.A. Method and device for encoding and transmitting bidirectional data from a master circuit to a slave circuit
DE10315303A1 (de) * 2003-04-02 2004-11-04 Infineon Technologies Ag Halbleiter-Bauelement-Spannungsversorgung für System mit mindestens zwei, insbesondere gestapelten, Halbleiter-Bauelementen
DE102004010852A1 (de) * 2004-03-05 2005-11-17 Infineon Technologies Ag Schaltung mit einem Normalbeitriebsmodus und einem Konfigurationsmodus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188538A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
JP4056348B2 (ja) * 2002-10-07 2008-03-05 株式会社ルネサステクノロジ 集積回路チップモジュールおよび携帯電話機
US7106600B2 (en) * 2004-04-29 2006-09-12 Newisys, Inc. Interposer device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473635A (en) * 1993-06-22 1995-12-05 Csem Data communication circuit
US5903607A (en) * 1996-03-28 1999-05-11 Sgs-Thomson Microelectronics S.A. Method and device for encoding and transmitting bidirectional data from a master circuit to a slave circuit
DE19716011A1 (de) * 1997-04-17 1998-10-22 Abb Research Ltd Verfahren und Vorrichtung zur Informationsübertragung über Stromversorgungsleitungen
DE10315303A1 (de) * 2003-04-02 2004-11-04 Infineon Technologies Ag Halbleiter-Bauelement-Spannungsversorgung für System mit mindestens zwei, insbesondere gestapelten, Halbleiter-Bauelementen
DE102004010852A1 (de) * 2004-03-05 2005-11-17 Infineon Technologies Ag Schaltung mit einem Normalbeitriebsmodus und einem Konfigurationsmodus

Also Published As

Publication number Publication date
DE102005008322A1 (de) 2006-08-24
US7986044B2 (en) 2011-07-26
US20060211380A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
DE10302128B3 (de) Pufferverstärkeranordnung
EP3656096B1 (de) Sende-/empfangseinrichtung für ein can bussystem und verfahren zur erkennung eines kurzschlusses mit einer can sende-/empfangseinrichtung
DE102008046136B4 (de) Elektronisches System, und Verfahren zum Senden eines Signals
DE69624791T2 (de) Zweiwegsignalübertragungsanordnung
DE102011076153B4 (de) Kommunikationssignalerzeugungseinrichtung und Kommunikationsvorrichtung für eine Verwendung in einem Kommunikationssystem
EP0114268B1 (de) Schaltkreis-Baustein
DE102008030222A1 (de) Steuergerät und Verfahren zum Betrieb des Steuergeräts sowie KFZ mit derartigem Steuergerät
DE69028498T2 (de) Datenübertragungssystem und -verfahren
DE112022001456T5 (de) Codierungsschemas zum Kommunizieren mehrerer logischer Zustände über einen digitalen Isolator
DE69403028T2 (de) Verfahren und Vorrichtung zur Steuerung der Auf-dem-Chip-Taktverschiebung
DE102005008322B4 (de) Signalübertragungsanordnung und Signalübertragungsverfahren
EP1315337A2 (de) Bus-Interface
DE19833693C2 (de) Schnittstelle für I·2·C-Bus
DE102022124705A1 (de) Netzwerkgerät und System mit bidirektionaler Energieversorgung
DE4138065A1 (de) Einrichtung zum uebertragen von daten und energie ueber eine leitung
DE102019116657B4 (de) System und Verfahren zur kombinierten Energieübertragung und Datenübertragung in einem Automatisierungssystem
DE112013006844B4 (de) Signal-Übertragungsschaltung und damit ausgestattete Energie-Umwandlungseinrichtung
DE10037489B4 (de) Fehlererfassungsvorrichtung für ein Kommunikationssystem
DE102009043629B4 (de) Serielle Busstruktur
DE10130156B4 (de) Verfahren und System zur bidirektionalen Signalübertragung
DE10101196A1 (de) Interfaceschaltung und Verfahren für Digitalsignale
DE102007004101B4 (de) Current Mode Differentialsignal-Übertragungsschaltung mit gemeinsamer Benutzung einer Taktausgabeeinheit
DE69621692T2 (de) Elektrisches Datenübertragungssystem
DE102023109819B3 (de) Elektronische vorrichtung und verfahren zum abtasten von empfangenen daten
DE102006060447A1 (de) Zweileiterfeldgerät für die Prozessautomatisierungstechnik zum Anschluss mindestens eines Sensorelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee