DE102004063105A1 - Method and device for transmitting information in a network - Google Patents
Method and device for transmitting information in a network Download PDFInfo
- Publication number
- DE102004063105A1 DE102004063105A1 DE200410063105 DE102004063105A DE102004063105A1 DE 102004063105 A1 DE102004063105 A1 DE 102004063105A1 DE 200410063105 DE200410063105 DE 200410063105 DE 102004063105 A DE102004063105 A DE 102004063105A DE 102004063105 A1 DE102004063105 A1 DE 102004063105A1
- Authority
- DE
- Germany
- Prior art keywords
- network node
- clock
- network
- application
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0647—Synchronisation among TDM nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0691—Synchronisation in a TDM node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
Vorrichtung und Verfahren zur Übertragung von Informationen in einem Netzwerk, wobei in dem Netzwerk wenigstens ein erster und ein zweiter Netzwerkknoten enthalten sind und wenigstens der erste Netzwerkknoten mit einer zu diesem Netzwerkknoten externen Anwendung in Verbindung steht, wobei in der Anwendung ein Takt bereitgestellt wird, wobei bei wenigstens einem Netzwerkknoten der Takt der Anwendung in diesem Netzwerkknoten genutzt wird, um die Informationen zu dem wenigstens einen zweiten Netzwerkknoten zu übertragen.An apparatus and method for transmitting information in a network, wherein the network includes at least a first and a second network node and at least the first network node communicates with an application external to that network node, wherein a clock is provided in the application, wherein at least one network node uses the clock of the application in that network node to transmit the information to the at least one second network node.
Description
Stand der TechnikState of technology
Die Erfindung geht aus von einem Verfahren zur Übertragung von Informationen in einem Netzwerk entsprechend den Oberbegriffen der unabhängigen Ansprüche.The The invention is based on a method for transmitting information in a network according to the preambles of the independent claims.
In
einem System, haben verschiedene Komponenten eigene Taktgeneratoren,
die üblicherweise von
einem Quarz abgeleitet werden. Bei einem kontinuierlichen Austausch
synchroner Daten, wie es zum Beispiel bei einem MOST-Bus vorgesehen
ist oder auch in der Voting-Struktur für SAVE, wie in der
Bei der Inbetriebnahme eines MOST-Systems und auch bei jeder Umkonfigurierung – wie Wechseln des Masters, Schliessen oder Öffnen eines Bypasses – müssen die PLLs der nachgeschalteten Slaves bzw. Netzwerkknoten zunächst auf die in den Daten verschlüsselt mitgelieferte Taktfrequenz einschwingen. Das ist insbesondere bei den sicherheitskritischen Anwendungen, wie sie für SAVE vorgesehen sind, ein ernstes Problem, da im Falle des Ausfalls eines Masters mehrere Millisekunden gewartet werden muss, bis die PLL eingeschwungen ist und der Datenaustausch wieder funktioniert. Weiterhin ist eine PLL ein kritisches analoges Schaltungselement, das an die vorgesehene Realisierungstechnologie im Layout anzupassen ist und nicht shrinkbar ist.at the commissioning of a MOST system and also with every reconfiguration - such as changing Master, Close or Open of a bypass - must PLLs of the downstream slaves or network nodes initially on which encodes in the data settle supplied clock frequency. This is especially true safety-critical applications as they are intended for SAVE serious problem, since in case of failure of one master several Milliseconds must be waited until the PLL is settled and the data exchange works again. Furthermore, a PLL is a Critical analog circuit element, which corresponds to the intended realization technology in the layout and is not shrinkbar.
Es ist daher Aufgabe der Erfindung die PLL gänzlich oder zumindest einzusparen oder zumindest die Anforderungen an die PLL (wie z.B. Jitter, Einschwingzeit) ggf. unter vereinfachten Betriebsbedingungen (z.B. konstante Input-Frequenz ohne Jitter) zu reduzieren.It It is therefore an object of the invention to save the PLL entirely or at least or at least the requirements of the PLL (such as jitter, settling time) possibly under simplified operating conditions (e.g., constant input frequency without jitter).
Vorteile der ErfindungAdvantages of invention
Diese Aufgabe wird durch ein Verfahren und eine Vorrichtung gemäß den Ansprüchen gelöst.These The object is achieved by a method and a device according to the claims.
Dazu zeigt die Erfindung vorteilhafter Weise ein Verfahren sowie eine entsprechende Vorrichtung zur Übertragung von Informationen in einem Netzwerk, wobei in dem Netzwerk wenigstens ein erster und ein zweiter Netzwerkknoten enthalten sind und wenigstens der erste Netzwerkknoten mit einer zu diesem Netzwerkknoten externen Anwendung in Verbindung steht, wobei in der Anwendung ein Takt bereitgestellt wird und zweckmäßig bei wenigstens einem Netzwerkknoten der Takt der Anwendung in diesem Netzwerkknoten genutzt wird um die Informationen zu dem wenigstens einen zweiten Netzwerkknoten zu übertragen.To the invention advantageously shows a method and a corresponding device for transmission information in a network, wherein in the network at least a first and a second network node are included and at least the first network node with an external to this network node Application in which a clock is provided in the application will and will be useful at least one network node, the clock of the application in this Network node is used to the information to the at least to transmit a second network node.
Dabei nutzen vorteilhafter Weise alle Netwerkknoten, die mit einer einen Takt bereitstellenden Anwendung in Verbindung stehen diesen Takt der Anwendung bzw. Applikation.there Benefit advantageously all Netwerkknoten, with a one Clock providing application communicate this clock the application or application.
Zweckmäßiger Weise ist dieser Takt bzw. diese Taktfrequenz aller Anwendungen innerhalb vorgebbarer Toleranzen gleich.Appropriate way is this clock or this clock frequency of all applications within specifiable Tolerances equal.
Vorteilhaft werden von der Anwendung zum Netzknoten Daten mit einer Datenrate übertragen und diese Daten mit einer vorgebbaren Abtastfrequenz abgetastet, um den Takt zu ermitteln, wobei die Abtastfrequenz wenigstens der doppelten Datenrate entspricht oder zur Vermeidung von Fehlern noch höher z.B. vierfach gewählt wird und damit vorgebbar ist.Advantageous From the application to the network node, data is transmitted at a data rate and this data is sampled at a presettable sampling frequency to determine the clock, wherein the sampling frequency of at least twice Data rate or even higher to avoid errors e.g. chosen fourfold is and thus can be specified.
Weitere Vorteile und Vorteilhafte Ausgestaltungen ergeben sich aus der Beschreibung sowie den Merkmalen der Ansprüche.Further Advantages and advantageous embodiments will become apparent from the description and the features of the claims.
Zeichnungdrawing
Im Weiteren wird die Erfindung anhand der in der Zeichnung dargestellten Figuren näher erläutert.in the Furthermore, the invention with reference to the illustrated in the drawing Figures closer explained.
Dabei
zeigt
Die Erfindung wird im weitern anhand von Ausführungsbeispielen beschrieben, die allerdings nich als einschränkend bezüglich des Erfindunggegenstandes anzusehen sind. Ebenso sind alle Merkmale jedes Ausführungsbeispieles mit jedem anderen verknüpfbar und auch dahingehend nicht als einschränkend zu betrachten.The Invention will be further described with reference to embodiments but not as restrictive in terms of of the invention. Likewise, all features each embodiment connectable with each other and also not to be considered as limiting.
Beschreibung der Ausführungsbeispieledescription the embodiments
Über die
Verbindungen
Die
Rahmenstruktur oder Framestruktur ist durch Zählmittel wie in Netzwerkknoten
Über die
Verbindungen
Auch
heir sind wieder Rahmenerkennungsmittel
In
Es ist möglich, die PLL einzusparen (MOST, SAVE), mit deren Hilfe bei üblicher Trealisierung der Takt aus den Daten zurückgewonnen werden muss. Die Einsparung der PLL erlaubt auch einfachere Codierungen. Anstelle des Bi-Frequenz-Codes (MOST, SAVE) sind auch Codierungen mit deutlich geringerem Overhead möglich, da nicht notwendigerweise häufige Flanken zur Synchronisation der PLL erforderlich sind. Sollte die angeschlossenen Applikation über die Schnittstelle zum MOST/SAVE- Knoten nur ein Taktsignal mit geringer Frequenz zur Verfügung stellen, dann wäre eine PLL zur Taktvervielfachung erforderlich, an die jedoch weitaus geringere Anforderungen zu stellen wären (Jitterausgleich, Einschwingverhalten), bei der die Codierung der Daten keine Rolle spielt und die auch im Falle eines Masterwechsels nicht neu einschwingen müsste.It is possible, to save the PLL (MOST, SAVE), with whose help at usual Trealization of the clock must be recovered from the data. The Saving the PLL also allows simpler coding. Instead of the bi-frequency codes (MOST, SAVE) are also codings with distinct lower overhead possible, because not necessarily frequent Flanks are required to synchronize the PLL. Should the connected application via the interface to the MOST / SAVE node has only one clock signal with less Provide frequency, then it would be a PLL for clock multiplication required, but to a large extent lower requirements would be required (jitter compensation, transient response), where the coding of the data does not matter and that too would not have to reactivate in the case of a change of master.
Beispiel SAVE bzw.
Bei einem Datenaustausch zum Zwecke des Votings, besitzen die mit jedem Netzwerkknoten (SAVEnode) verbundenen Applikationen notwendigerweise eine eigene Takterzeugung mittels eines eigenen Quarzes. Dieser Takt kann auch vom SAVEnode genutzt werden, wenn er an der Schnittstelle übergeben wird. Da es sich im Falle des Votings wahrscheinlich um gleichartige Knoten handelt, liegt es auch nahe, eine gleiche Taktfrequenz zu verwenden. Die Eingangsdaten werden erfindungsgemäss in jedem Knoten mit einem ganzzahligen Vielfachen k der Datenrate d abgetastet (k = 2, 3, 4, ...), wobei die Abweichung zwischen k*d und der Abtasttaktfrequenz der Ungenauigkeit der Quarze zwischen Sender und Empfänger entspricht. Unter Datenrate wird dabei die Rate der codierten Bits verstanden. Bei einer Datenrate von 22.5 Mbit/s sind bi-frequenzcodierte Daten bei synchroner Abtastung mit genau 45 MHz abzutasten, um das Datum zu reproduzieren. Ist die Abtastfrequenz nicht genau synchron zur Datenmrate (weil aus einem Quarz bereitgestellt und nicht aus den Daten zurückgewonnen), so ergeben sich Verfälschungen. Durch eine Überabtastung (zum Beispiel mit dem Faktor 4 bei ca. 180 MHz) wird eine sichere Erkennung der Daten im Empfänger auch dann gewährleistet, wenn keine Synchronität vorliegt. Es müssen dann immer 3 bis 5 gleiche Werte nacheinander abgetastet werden und danach 3 bis 5 gleiche Werte des anderen Pegels (falls eine Eins vorliegt) bzw. 7 bis 9 gleiche Werte nacheinander, falls eine 0 vorliegt. Dabei wird vorausgesetzt, daß die Toleranzen zwischen Sender- und Empfängerfrequenz klein genug sind. Durch die spezifizierten Quarz-Toleranzen kann ein Verhältnis von ca. 1% problemlos erreicht werden. Die Dauer eines Bits der gesendeten Daten wird auf 7 bis 9 Takte der Abtastfrequenz abgebildet. Dabei ist diese Bitdauer eindeutig aus den Daten bestimmt, obwohl nur mit relativ geringer Auflösung entsprechend dem Faktor k. Mit der Synchronisation auf die Bitgrenzen wird der Bitzähler synchronisiert, der mit der hohen Abtast-Taktfrequenz angesteuert wird, aber nur bei Erreichen der Bitgrenze um Eins weiterzählt.In a data exchange for the purpose of voting, the applications connected to each network node (SAVEnode) necessarily have their own clock generation by means of their own quartz. This clock can also be used by SAVEnode when it is passed to the interface. Since voting is likely to be a similar node, it is natural to use the same clock frequency. According to the invention, the input data are scanned in each node with an integral multiple k of the data rate d (k = 2, 3, 4,...), The deviation between k * d and the sampling clock frequency corresponding to the inaccuracy of the crystals between transmitter and receiver. By data rate is meant the rate of coded bits. At a data rate of 22.5 Mbit / s, bi-frequency encoded data should be sampled at exactly 45 MHz in synchronous sampling in order to reproduce the date. Is the Ab If the sampling frequency is not exactly synchronous to the data rate (because it is provided from a quartz and not recovered from the data), distortions result. An oversampling (for example with a factor of 4 at approx. 180 MHz) ensures reliable detection of the data in the receiver even if there is no synchronization. 3 to 5 identical values must then be scanned one after the other and then 3 to 5 identical values of the other level (if there is a one) or 7 to 9 identical values one after the other, if a 0 is present. It is assumed that the tolerances between transmitter and receiver frequency are small enough. Due to the specified quartz tolerances, a ratio of approx. 1% can be easily achieved. The duration of one bit of the transmitted data is mapped to 7 to 9 clocks of the sampling frequency. This bit duration is uniquely determined from the data, although only with a relatively low resolution according to the factor k. With the synchronization to the bit boundaries of the bit counter is synchronized, which is driven at the high sampling clock frequency, but only on reaching the bit boundary by one counts.
Der Bitzähler des Empfängers gibt genau dann mittels eines Synchronisationsimpulses ein Byte oder Wort zur Verarbeitung frei, wenn sicher alle Bits dieses Worts/Bytes empfangen sind – genau dann wird der Wortzähler im Knoten hochgezählt – wichtig für die interne Abspeicherung der Worte/Bytes im RAM. Am Ende eines Datenpakets (im MOST und SAVE: Paket = Frame) werden zusätzliche Füllbytes mit bekanntem Inhalt (z.B. Nullen) gesendet. Dadurch wird die möglicherweise höhere Senderfrequenz im Vergleich zum Empfänger ausgeglichen. Die notwendige Anzahl der Füllbytes ergibt sich aus den möglichen Toleranzen der Quarze in Verbindung mit der Länge des Datenpakets. Im Falle der kontinuierlichen Sendung von Daten in einer ringförmigen Struktur werden die empfangenen Daten nach Verarbeitung im Knoten synchron mit der Taktfrequenz des Empfängers zum nächsten Knoten weitergesendet. Das Senden von Füllbytes wird sofort abgebrochen, wenn ein neues Datenpaket empfangen wird. Das ist dadurch möglich, weil jedes Datenpaket mit einem ausgezeichneten Bitmuster beginnt, das keinem Datenwort entspricht, eine Präambel SOF.Of the bit counter Recipient is then exactly one byte by means of a synchronization pulse or word free for processing, if safe, all bits of that word / byte are received - exactly then becomes the word counter counted up in the node - important for the internal storage of words / bytes in RAM. At the end of a data packet (in MOST and SAVE: packet = frame) will be additional stuffing bytes with known content (e.g., zeros). This will potentially increase the transmitter frequency compared to the receiver balanced. The necessary number of filler bytes results from the potential Tolerances of the quartz in connection with the length of the data packet. In case of continuous transmission of data in an annular structure the received data become synchronous after being processed in the node with the clock frequency of the receiver to the next Node resent. The sending of filler bytes is aborted immediately, when a new data packet is received. This is possible because every data packet with an excellent bit pattern starts that does not correspond to any data word, a preamble SOF.
Umgekehrt
wird das Senden von Füllbytes FB
fortgesetzt, bis eine Präambel
empfangen wird. Bei Empfang einer Präambel während des Aussenden von Datens
oder keiner Präambel
nach dem Aussenden von x Füllbytes
(mit x > eine spezifizierte Grenze)
wird ein Fehler gemeldet. Liefert die Applikation keine hohe Abtastfrequenz
k*f, sondern nur die nominale Frequenz f, so ist eine PLL im SAVEnode erforderlich,
die eine Frequenzvervielfachung bewirkt (
Beipiel MOST bzw.
Prinzipiell
wie SAVE, aber es kann auch Knoten ohne Quarz geben, die dann mit
einer PLL auszustatten sind (gemischter Betrieb) siehe
Mit der erfindungsgemäßen Lösung erst wird der Einsatz von SAVE für sicherheitskritische Lösungen mit hohen Echtzeitanforderungen möglich. Bisher war im Falle eines Masterausfalls mit langen Einschwingzeiten der PLL auf die neue Netzwerkfrequenz zu rechnen. Deshalb war das Prinzip bisher nicht überall einsetzbar.With the solution according to the invention only The use of SAVE for safety-critical solutions possible with high real-time requirements. So far in the case a master failure with long settling times of the PLL on the to calculate new network frequency. Therefore, the principle has not been used everywhere.
Für MOST-ähnliche Lösungen kann die PLL dort eingespart werden, wo ein Takt vorhanden ist, der den Bedingungen genügt. Damit ist auch eine weniger aufwendige Codierung möglich.For MOST-like solutions the PLL can be saved where a clock is present meets the conditions. This also a less expensive coding is possible.
Die Erfindung ist einsetzbar für steer-by-wire und alle anderen x-by-wire Systemen – überall dort, wo mit mehreren Komponenten ein Voting durchgeführt wird. Damit wird ein breiter Einsatz in sicherheitskritischen Systemen eröffnet (Kfz, Flugzeug, Bahn, ...).The Invention is applicable for steer-by-wire and all other x-by-wire systems - wherever, where with several components a voting is performed. This will be a broader Use in safety-critical systems (motor vehicle, plane, train, ...).
Claims (6)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200410063105 DE102004063105A1 (en) | 2004-12-22 | 2004-12-22 | Method and device for transmitting information in a network |
| PCT/EP2005/056558 WO2006067040A1 (en) | 2004-12-22 | 2005-12-07 | Method and device for transmitting information in a network |
| JP2007547441A JP2008536343A (en) | 2004-12-22 | 2005-12-07 | Information transmission method and information transmission apparatus in network |
| EP05826783A EP1832022A1 (en) | 2004-12-22 | 2005-12-07 | Method and device for transmitting information in a network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200410063105 DE102004063105A1 (en) | 2004-12-22 | 2004-12-22 | Method and device for transmitting information in a network |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102004063105A1 true DE102004063105A1 (en) | 2006-07-13 |
Family
ID=35520730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE200410063105 Withdrawn DE102004063105A1 (en) | 2004-12-22 | 2004-12-22 | Method and device for transmitting information in a network |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1832022A1 (en) |
| JP (1) | JP2008536343A (en) |
| DE (1) | DE102004063105A1 (en) |
| WO (1) | WO2006067040A1 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224428A (en) * | 1989-02-27 | 1990-09-06 | Hitachi Cable Ltd | Independent synchronous relay method |
| JPH04286436A (en) * | 1991-03-15 | 1992-10-12 | Hitachi Ltd | Node equipment for independent synchronization multi-mediam lan |
| WO1994026558A1 (en) * | 1993-05-07 | 1994-11-24 | Oztech Industries Pty. Limited | Vehicle communication/control system |
| JP2000101615A (en) * | 1998-09-24 | 2000-04-07 | Tietech Co Ltd | Synchronous communication system |
| KR100413765B1 (en) * | 2001-08-27 | 2003-12-31 | 삼성전자주식회사 | Data recovery circuit for minimizing power consumption by non-integer over-sampling |
| JP4187480B2 (en) * | 2001-09-04 | 2008-11-26 | 富士通株式会社 | Clock synchronous switching device |
| DE10307749A1 (en) * | 2002-05-22 | 2003-12-04 | Bosch Gmbh Robert | Data transmission method for transmitting data between subscribers set up in a networked ring arranges data in frames |
| DE10223007A1 (en) * | 2002-05-22 | 2003-12-11 | Bosch Gmbh Robert | Method and device for transmitting information in a network and corresponding network |
-
2004
- 2004-12-22 DE DE200410063105 patent/DE102004063105A1/en not_active Withdrawn
-
2005
- 2005-12-07 EP EP05826783A patent/EP1832022A1/en not_active Withdrawn
- 2005-12-07 WO PCT/EP2005/056558 patent/WO2006067040A1/en not_active Ceased
- 2005-12-07 JP JP2007547441A patent/JP2008536343A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006067040A1 (en) | 2006-06-29 |
| JP2008536343A (en) | 2008-09-04 |
| EP1832022A1 (en) | 2007-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69922972T2 (en) | SYSTEM AND METHOD FOR TRANSMITTING AND RECEIVING DATA SIGNALS THROUGH A PASS SIGNAL LINE | |
| DE69432587T2 (en) | DELAY LINE SEPARATOR FOR DATA BUS | |
| EP2132876B1 (en) | Method, can bus driver, and can bus system for recovering a clock frequency of a can bus | |
| DE3728022A1 (en) | ANALOGUE PHASE-LOCKED LOOP | |
| DE69123473T2 (en) | Circuit arrangement for deriving a bit synchronization signal by means of frame synchronization | |
| DE3685616T2 (en) | PHASE-LOCKED CLOCK REGENERATION CIRCUIT FOR DIGITAL TRANSMISSION SYSTEMS. | |
| EP2458755B1 (en) | Assembly and method for exchanging timestamps | |
| EP0708541A1 (en) | Transmission system with a controlling loop | |
| EP1172954B1 (en) | Method, module and module program for synchronisation | |
| EP3864780B1 (en) | Method of operating a communication-node in an automation communication network | |
| DE69225320T2 (en) | Adapter for connection to a "clear channel" transmission network | |
| DE102006050881B3 (en) | Phase and frequency comparator used in digital phase-locked loop (PLL), has differential unit that has output for transmitting phase error word with predetermined word width as function of difference between counter word and integrator word | |
| EP0010662B1 (en) | Multiplexing apparatus | |
| EP2022206B1 (en) | Clock signal recovery device and method for recovering clock signals | |
| DE102004063105A1 (en) | Method and device for transmitting information in a network | |
| WO2002023843A1 (en) | Method for the generation of mobile communication signals of various mobile radio standards | |
| DE10123932B4 (en) | Method for generating an internal clock in an electrical circuit and corresponding electrical circuit with a central clock generator | |
| EP0530393A1 (en) | Method and apparatus for synchronising a clockcircuit of a switching communication system | |
| EP0631407A2 (en) | Method and device for phase-exact commutation of homogeneous pulses with different phase relation | |
| DE10306313B4 (en) | Method and device for generating a system clock | |
| DE102004007239B4 (en) | Interface device and method for data recovery and synchronization | |
| EP0133279B1 (en) | Method for bit rate transformation of digital signals | |
| DE3245438A1 (en) | Frequency-sensitive phase-locked loop | |
| DE102017223776A1 (en) | Subscriber station for a serial communication network and method for correcting single errors in a message of a serial communication network | |
| EP0716519A1 (en) | Method and device for exchanging data by a transmission unit with a buffer memory and clock recovery |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |