DE102004052096B4

DE102004052096B4 - Semiconductor switching element with field effect transistors

Info

Publication number: DE102004052096B4
Application number: DE102004052096.8A
Authority: DE
Inventors: Prof. Dr. Silber Dieter; Dipl.-Ing. Rosensaft Boris; Dipl.-Ing. Joos Joachim
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-10-26
Filing date: 2004-10-26
Publication date: 2016-05-19
Anticipated expiration: 2024-10-27
Also published as: DE102004052096A1

Abstract

Schaltungsanordnung, umfassend
– einen Feldeffekttransistor (1) vom p-Kanal-Typ
– einen Feldeffekttransistor (2) vom n-Kanal-Typ
die jeweils einen Source- (5) (9), einen Drain- (6) (8) und einen Gate-Anschluß (7) (10) aufweisen, wobei
– die Source-Anschlüße (5) (9) dieser Feldeffekttransistoren miteinander galavanisch verbunden sind und
– zwischen dem Gate-Anschluß (10) von einem dieser Feldeffekttransistoren und dem Drain-Anschluß (6) des anderen Feldeffekttransistors eine Steuerspannungsquelle (11) angeschlossen ist.Circuitry comprising
- A field effect transistor (1) of the p-channel type
- An n-channel type field effect transistor (2)
each having a source (5) (9), a drain (6) (8) and a gate terminal (7) (10), wherein
- The source terminals (5) (9) of these field effect transistors are Galvanically connected to each other and
- Between the gate terminal (10) of one of these field effect transistors and the drain terminal (6) of the other field effect transistor, a control voltage source (11) is connected.

Description

Die Erfindung betrifft ein Halbleiterschaltelement, bestehend aus einer monolithisch integrierten Serienschaltung von feldeffektgesteuerten Transistoren, mit jeweils einem Source-, Drain- und einem Gate-Anschluß, wobei der eine Transistor ein n-Kanal- und der andere Transistor ein p-Kanal-Typ ist und die Source-Anschlüsse der beiden Transistoren miteinander galvanisch verbunden sind und wobei die an den Transistoren abfallenden Spannungen den jeweils anderen Transistor in Richtung einer höheren Durchlassspannung steuern. Ein solches Halbleiterschaltelement besitzt die Fähigkeit, sich bei Überschreiten eines vorgegebenen Laststroms regenerativ abzuschalten.The invention relates to a semiconductor switching element consisting of a monolithically integrated series circuit of field effect controlled transistors, each having a source, drain and a gate terminal, wherein the one transistor is an n-channel and the other transistor is a p-channel type and the source terminals of the two transistors are galvanically connected to each other and wherein the voltages dropped across the transistors control the respective other transistor in the direction of a higher forward voltage. Such a semiconductor switching element has the ability to turn off regeneratively when a predetermined load current is exceeded.

Halbleiterschaltelemente der Leistungselektronik mit der Eigenschaft, den Laststrom auf ein vorgegebenes, meist durch die Ansteuerung einstellbares Niveau zu begrenzen, sind seit langem bekannt. Grundsätzlich haben fast alle Arten von Leistungstransistoren diese Fähigkeit. Bei Überschreiten eines zulässigen Laststroms, beispielsweise bei Kurzschluss, wird der Strom begrenzt und dann aktiv abgeschaltet. Die zulässigen Strom- und Spannungsniveaus werden manchmal durch einen ”sicheren Arbeitsbereich” gekennzeichnet.Semiconductor switching elements of power electronics with the property to limit the load current to a predetermined, usually adjustable by the control level, have long been known. Basically, almost all types of power transistors have this capability. When a permissible load current is exceeded, for example in the case of a short circuit, the current is limited and then actively switched off. The permitted current and voltage levels are sometimes indicated by a "safe working area".

Es sind auch Thyristorschaltungen bekannt, mit denen eine Strombegrenzung erreicht werden kann. Dies sind beispielsweise die Kaskodenschaltungen, bei denen ein abschaltfähiger Thyristor und ein Transistor zu einem ”Emitter Switched Thyristor” zusammengeschaltet werden.Thyristor circuits are also known with which a current limitation can be achieved. These are, for example, the cascode circuits in which a turn-off thyristor and a transistor are connected together to form an "emitter-switched thyristor".

Es gibt auch zahlreiche Vorschläge, voll integrierte ”Emitter Switched Thyristoren” herzustellen (1, 2). Diese Bauelemente haben jedoch einen stark begrenzten sicheren Arbeitsbereich, weil der Ansteuertransistor einen parasitären, nicht mehr abschaltbaren Thyristor ausbilden kann. Die Vermeidung dieses Effekts, beispielsweise durch dielektrische Isolationsverfahren, ist außerordentlich aufwendig. Grundsätzlich erwartet man von dem ”Emitter Switched Thyristor” besonders gute Durchlasseigenschaften bei hohen Sperrfähigkeiten, die denjenigen der Leistungstransistoren überlegen sind. Bauelemente dieser Art sind im Lehrbuch ”Power Semiconductor-Devices”, B. Jayant Baliga, PWS Publishing Company, Kapitel 9.4 beschrieben.There are also numerous proposals to produce fully integrated emitter-switched thyristors ( 1 . 2 ). However, these devices have a very limited safe working range, because the drive transistor can form a parasitic, no longer turn-off thyristor. The avoidance of this effect, for example by dielectric isolation method, is extremely expensive. Basically, one expects from the "emitter switched thyristor" particularly good transmission characteristics at high blocking capabilities, which are superior to those of the power transistors. Devices of this type are described in the textbook "Power Semiconductor Devices", B.Jayant Baliga, PWS Publishing Company, Chapter 9.4.

Es sind Schaltungskonzepte bekannt, die es erlauben, bei Überstrom oder Kurzschluss die Halbleiterschalter so rasch abzuschalten, dass eine Zerstörung der Schaltung vermieden wird. Bei einigen Anwendungen kleiner oder mittlerer Leistung sind solche Zusatzfunktionen monolithisch integriert. Verwirklicht werden diese Zusatzfunktionen durch besondere Sensoren für die Stromhöhe oder die Temperatur des Schaltelements, durch Auswerteschaltungen für diese Sensoren und besondere Maßnahmen zum schnellen Abschalten.Circuit concepts are known which allow the semiconductor switches to be switched off so quickly in the event of overcurrent or short circuit that destruction of the circuit is avoided. In some applications of low or medium power such additional functions are monolithically integrated. These additional functions are realized by special sensors for the current level or the temperature of the switching element, by evaluation circuits for these sensors and special measures for quick shutdown.

Seit sehr langer Zeit ist ein Schaltungsprinzip und Bauelement bekannt, mit dem ein regeneratives Selbst-Abschalten des Laststroms bewirkt wird. Es ist in einem bekannten Lehrbuch ”Feldeffekttransistoren”, R. Paul, VEB Verlag Technik, Berlin, 1972, S. 148–150 als Verschaltung eines p-Kanal-Sperrschicht-Feldeffekttransistors mit einem komplementären n-Kanal-Transistor beschrieben. Prinzipiell lässt sich das Schaltungsprinzip auch als duale Entsprechung eines Thyristors deuten (3, 4). Die an den beiden Sperrschichtfeldeffekttransistoren entstehenden Durchlassspannungen werden jeweils auf das Gate des anderen Transistors als stromabschnürende Spannung übertragen. Sobald ein kritischer Laststrom überschritten wird, schaltet das Bauelement ab.For a very long time, a circuit principle and device is known with which a regenerative self-shutdown of the load current is effected. It is in a known textbook "field effect transistors", R. Paul, VEB Verlag Technik, Berlin, 1972, p 148-150 described as interconnection of a p-channel junction field effect transistor with a complementary n-channel transistor. In principle, the circuit principle can also be interpreted as a dual equivalent of a thyristor ( 3 . 4 ). The forward voltages resulting from the two junction field effect transistors are respectively transferred to the gate of the other transistor as a current-shedding voltage. As soon as a critical load current is exceeded, the component switches off.

In der US-Patentschrift US 6 107 664 A ist ein Bauelement beschrieben, welches genau dem oben angegebenen Prinzip folgt, anstelle der selbstleitenden Sperrschicht-Feldeffekttransistoren jedoch selbstleitende Feldeffekttransistoren vom MOSFET-Typ verwendet. Dieses Bauelement ist für relativ hohe Sperrfähigkeiten bestimmt und besitzt daher noch besondere integrierte Komponenten zur Verhinderung von Spannungsdurchschlägen an einem der MOS-Gates. Es ist als Sicherungselement geeignet und besitzt in der beschriebenen Version keine externe Ansteuerbarkeit. Es ist stark vereinfacht in 5 dargestellt. Die beiden Sperrschichtfeldeffekttransistoren sind durch die MOS-Transistoren PMOS und NM0S1 ersetzt. Der Transistor NM0S2 und die Z-Diode Z begrenzen die Gate-Spannung von PMOS.In the US patent US 6 107 664 A is a device described which follows exactly the above principle, but instead of the normally-insulated junction field-effect transistors, MOSFET-type self-conducting field effect transistors used. This device is intended for relatively high blocking capabilities and therefore still has special integrated components to prevent voltage breakdowns on one of the MOS gates. It is suitable as a fuse element and has no external drivability in the version described. It is greatly simplified in 5 shown. The two junction field effect transistors are replaced by the MOS transistors PMOS and NM0S1. The transistor NM0S2 and the Zener diode Z limit the gate voltage of PMOS.

In der Deutschen Patentschrift DE 69 715 368 T2 ist ein Bauelement beschrieben, welches auf dem Prinzip des ”MOS-gesteuerten Thyristors” (MCT) geschaltet wird und ebenfalls die Fähigkeit besitzt, bei Überstrom abzuschalten. Es ist jedoch bekannt, dass MCT-Bauelemente für hohe Ströme wegen der Gefahr von Stromlokalisierungen keinen ausgeprägten sicheren Arbeitsbereich haben und daher bei ”hartem” Ausschalten zerstört werden.In the German patent DE 69 715 368 T2 a device is described, which is switched on the principle of the "MOS-controlled thyristor" (MCT) and also has the ability to turn off in case of overcurrent. However, it is known that high current MCTs do not have a strong safe working area due to the risk of current localization and are therefore destroyed by "hard" shutdown.

Weiterhin ist aus der US 6 469 352 B2 ein Halbleiterbauelement zur Überstrombegrenzung bekannt, das einen vertikalen n-Kanal MOSFET, einen lateralen p-Kanal MOSFET und eine Zener-Diode aufweist.Furthermore, from the US Pat. No. 6,469,352 B2 a semiconductor device for overcurrent limiting is known, comprising a vertical n-channel MOSFET, a lateral p-channel MOSFET and a Zener diode.

Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterschaltelement der eingangs genannten Art zu schaffen, das mit regenerativer Überstrom-Abschaltfähigkeit und guten Durchlasseigenschaften ausgestattet ist und durch gesteuertes Einleiten des regenerativen Abschaltvorgangs ausgeschaltet und durch Unterbrechung das regenerativen Ausschaltzustandes eingeschaltet werden kann.The invention has for its object to provide a semiconductor switching element of the type mentioned, which is equipped with regenerative overcurrent shutdown capability and good transmission characteristics and turned off by controlled initiation of the regenerative shutdown and can be turned on by interrupting the regenerative OFF state.

Die erfindungsgemäße Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Weiterführende Ausgestaltungen ergeben sich aus den Unteransprüchen.The object of the invention is achieved by the characterizing features of claim 1. Further developments emerge from the subclaims.

Der durch die Erfindung erreichte Vorteil besteht zunächst darin, dass das Bauelement als reines Sicherungselement eingesetzt werden kann, bei dem die Höhe des abzuschaltenden Überstroms durch die Ansteuerung beeinflusst werden kann. Das Bauelement kann darüber hinaus auch als Leistungsschalter eingesetzt werden, der infolge seiner eingebauten ”Überstrom-Abschaltfähigkeit” einen besonders sicheren Betrieb erlaubt. Bei bisherigen Leistungsschaltelementen sind solche Funktionen nur in relativ aufwendigen Zusatzschaltungen oder integrierten Schaltkreisen verwirklicht.The advantage achieved by the invention consists first of all in that the component can be used as a pure security element, in which the height of the overcurrent to be disconnected can be influenced by the control. The device can also be used as a circuit breaker, which allows a particularly safe operation due to its built-in "overcurrent shutdown". In previous power switching elements such functions are realized only in relatively expensive additional circuits or integrated circuits.

Die guten Durchlasseigenschaften, die mit diesem Bauelement erreicht werden können, machen es zu einem leistungsfähigen Halbleiterschalter, so dass es selbst in solchen Anwendungen einsetzbar ist, in denen die regenerative Überstrom-Abschaltfähigkeit nicht ausgenutzt wird.The good transmission characteristics that can be achieved with this device make it a powerful semiconductor switch, so it can be used even in those applications where the regenerative overcurrent breaking capability is not exploited.

Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen näher erläutert; es zeigen:In the following the invention will be explained in more detail with reference to exemplary embodiments; show it:

1 die Schichtstruktur eines ”Emitter-Switched-Thyristor”, 1 the layer structure of an "emitter-switched thyristor",

2 die Ersatzschaltung des Bauelements nach 1 mit dem eingezeichneten schädlichen parasitären Thyristor, 2 the equivalent circuit of the device according to 1 with the indicated parasitic parasitic thyristor,

3 die bekannte Ersatzdarstellung einer Feldeffekt-Tedrode als Verschaltung zweier Sperrschicht-Feldeffekt-Transistoren, 3 the known substitute representation of a field effect Tedrode as interconnection of two junction field effect transistors,

4 die zusätzliche Verschaltung als Zweipolelement mit der Fähigkeit zur Überstromabschaltung, 4 the additional interconnection as a two-pole element with the ability to overcurrent shutdown,

5 die schematische Darstellung eines bekannten Zweipol-Elements, das aus 4 abgeleitet werden kann, 5 the schematic representation of a known two-terminal element, the 4 can be derived

6 die erfindungsgemäße Schaltung in einer der 4 entsprechenden Darstellung, bei der eine zusätzliche Steuerspannungsquelle zum gesteuerten Aus- und Einschalten vorgesehen ist, 6 the circuit according to the invention in one of 4 corresponding representation in which an additional control voltage source is provided for controlled switching off and on,

7 die schematische Kennlinie des Schaltelementes nach 6, 7 the schematic characteristic of the switching element after 6 .

8 eine alternative Ausführungsform des integrierten Bauelements nach 6 mit einer zusätzlichen Ansteuermöglichkeit des p-Kanal-Transistors, 8th an alternative embodiment of the integrated component according to 6 with an additional drive possibility of the p-channel transistor,

9 die Ausführungsform eines Bauelements mit Emitterschicht zur Injektion von Minoritätsladungsträgern und zusätzlichem ”Level-Shifter”, 9 the embodiment of a device with emitter layer for the injection of minority carriers and additional "level shifter",

10 eine alternative Ausführungsform des Bauelements nach 9, aber mit ”punch-through-level-shifter”, 10 an alternative embodiment of the device according to 9 but with "punch-through-level-shifter",

11 eine weitere Ausführungsform des Bauelements gemäß 10 mit MOS-gesteuertem ”level-shifter” und MOS-gesteuertem n-Kanal-Transistor in der normalleitenden Version, 11 a further embodiment of the device according to 10 with MOS-controlled "level-shifter" and MOS-controlled n-channel transistor in the normally-conductive version,

12 die Struktur nach 11, aber mit normal-sperrendem n-Kanal-Tansistor. 12 the structure after 11 but with normally-off n-channel transistor.

Die 1–5 zeigen den eingangs beschriebenen Stand der Technik, auf den hier nicht nochmals im Einzelnen eingegangen werden soll.The 1 - 5 show the prior art described above, which will not be discussed again in detail here.

6a zeigt schematisch die einfachste Version eines erfindungsgemäßen Bauelements nach den Ansprüchen 1 und 2. Das Bauelement besteht aus einem ersten Feldeffekt-Transistor 1, im vorliegenden Beispiel einem Sperrschicht-Feldeffekt-Transistor mit p-Kanal, einem zweiten Sperrschicht-Feldeffekt-Transistor 2 mit n-Kanal und einer zwischen dem Drain-Anschluss 6 des ersten und dem Gate-Anschluss 10 des zweiten Transistors geschalteten steuerbaren Spannungsquelle 11. Die Source-Anschlüsse 5 und 9 der Transistoren sind galvanisch miteinander verbunden. Der Drain-Anschluss 8 des Transistors 2 ist mit dem Gate-Anschluss 7 des Transistors 1 verbunden. Wenn die Spannungsquelle 11 so geschaltet wird, dass am Gate 10 des Transistors 2 ein negatives Potential anliegt, erhöht dieser Transistor seine Durchlassspannung und diese Spannung wird als sperrende Gate-Spannung dem Transistor 1 über das Gate 7 zugeführt. Dadurch kann die Laststromhöhe, durch die das Bauelement regenerativ abschaltet, verringert werden, so dass bei ausreichender Höhe der negativen Spannung das Bauelement abgeschaltet werden kann. 6a schematically shows the simplest version of a device according to the invention according to claims 1 and 2. The device consists of a first field effect transistor 1 , in the present example, a p-channel junction field effect transistor, a second junction field effect transistor 2 with n-channel and one between the drain terminal 6 the first and the gate connection 10 the second transistor switched controllable voltage source 11 , The source connections 5 and 9 the transistors are galvanically connected. The drain connection 8th of the transistor 2 is with the gate terminal 7 of the transistor 1 connected. When the voltage source 11 is switched so that at the gate 10 of the transistor 2 is applied to a negative potential, this transistor increases its forward voltage and this voltage is as a blocking gate voltage to the transistor 1 over the gate 7 fed. As a result, the load current level, by means of which the component switches off in a regenerative manner, can be reduced, so that if the level of the negative voltage is high, the component can be switched off.

Wenn das Bauelement bei anliegender Sperrspannung eingeschaltet werden soll, muss die Spannung der Steuerspannungsquelle 11 so stark positiv gewählt werden, dass die Sperrung des Transistors 2 aufgehoben wird. Dadurch erniedrigt dieser Transistor seine Durchlassspannung, so dass auch die Sperrung des Transistors 1 wieder aufgehoben wird. Es fließt ein Laststrom und durch die am Bauelement zusammenbrechende Spannung kehrt das Bauelement in den leitenden Zustand zurück.If the component is to be switched on with applied reverse voltage, the voltage of the control voltage source must 11 so strong positive that the blocking of the transistor 2 will be annulled. As a result, this transistor lowers its forward voltage, so that the blocking of the transistor 1 is canceled again. A load current flows and, due to the voltage collapsing on the component, the component returns to the conducting state.

6b zeigt schematisch die Integration des erfindungsgemäßen Bauelementes nach 6a. Die gewählten Dotierungen sind gemäß der in der Halbleitertechnologie üblichen Bezeichnung mit „+” und „–” für besonders starke bzw. besonders schwache Dotierungskonzentrationen bezeichnet. Die Bezugszeichen entsprechen denjenigen von 6a. Die zu den Source- und Drain-Anschlüssen gehörenden Halbleiterzonen Drain und Source sind für die Transistoren mit dem entsprechenden gleichem Bezugszeichen, ergänzt durch den Buchstaben ”a”, versehen. Die als Gate des Transistors 1 wirkende n-Zone 7a ist Teil der Drain-Schicht 8a, die zum Zweck besserer Kontaktierbarkeit eine hochdotierte Schicht 8b enthält. Mit 12 und 13 sind die Kanäle der beiden Transistoren 1 und 2 bezeichnet. Im Bereich der Kanäle kann die Dotierung der Zonen 7a und 10a leicht angehoben sein. Der Transistor 1 ist als lateraler Feldeffekttransistor ausgeführt. Der Transistor 2 ist als lateral-vertikaler Transistor ausgeführt. 6b schematically shows the integration of the device according to the invention 6a , The selected dopants are designated according to the usual in semiconductor technology designation with "+" and "-" for particularly strong or particularly weak doping concentrations. The reference numerals correspond to those of 6a , The semiconductor regions drain and source, which belong to the source and drain terminals, are provided with the corresponding same reference number for the transistors, supplemented by the letter "a". The as the gate of the transistor 1 acting n-zone 7a is part of the drain layer 8a , which for the purpose of better contactability, a highly doped layer 8b contains. With 12 and 13 are the channels of the two transistors 1 and 2 designated. In the area of the channels, the doping of the zones 7a and 10a be slightly raised. The transistor 1 is designed as a lateral field effect transistor. The transistor 2 is designed as a lateral-vertical transistor.

7 zeigt eine weitere Version eines erfindungsgemäßen Bauelements nach den Ansprüchen 1 und 2. Das Bauelement besteht aus zwei Feldeffekt-Transistoren 1, 2, von denen einer, vorzugsweise der p-Kanal-Transistor 1, durch Hinzufügen eines MOS-Gates eine zusätzliche Ansteuermöglichkeit besitzt. Das MOS-Gate besteht aus dem Gate-Oxid 14 und der Gate-Elektrode 15 mit dem Anschluss 16. Es entsteht dadurch ein ”Depletion-Mode”-Transistor. Dieser Transistor wird regenerativ über den Bulk-pn-Übergang 12, 7a gesteuert, kann aber zusätzlich durch das MOS-Gate beeinflusst werden. Es ist zweckmäßig, die Transistoren so auszulegen, dass die maximale Blockierspannung dieses p-Kanal-Transistors relativ gering ist, weil dieser Transistor von seiner Drain-Seite aus gesteuert wird. 7 shows a further version of a device according to the invention according to claims 1 and 2. The device consists of two field effect transistors 1 . 2 of which one, preferably the p-channel transistor 1 , has an additional drive option by adding a MOS gate. The MOS gate consists of the gate oxide 14 and the gate electrode 15 with the connection 16 , This creates a "depletion mode" transistor. This transistor becomes regenerative via the bulk pn junction 12 . 7a controlled, but can also be influenced by the MOS gate. It is expedient to design the transistors so that the maximum blocking voltage of this p-channel transistor is relatively low, because this transistor is controlled from its drain side.

Zum Ansteuern sind eine variable Steuerspannungsquelle 18 und ein Schalter 17 vorhanden. Das Bauelement stellt bei offenem Schalter 17 einen regenerativ bei Überstrom abschaltenden Schalter dar, wie er bereits im Stand der Technik beschrieben wurde. Wird die Steuerspannungsquelle 18 so eingestellt, dass bei Schließen des Schalters 17 am Gate 16 ein positives Potential anliegt, wird der Laststrom ausgeschaltet. Es ist allerdings erforderlich, ein relativ hohes positives Potential am Gateanschluss 16 einzustellen, weil der Sourcebereich 5a ebenfalls ein positives Potential annimmt. Die Transistoren 1 und 2 sind jedoch so dimensioniert, dass die maximale Source-Spannung nicht größer als ca. 10 bis 50 V wird. Wenn das Bauelement wieder eingeschaltet werden soll, wird das Potential über den Schalter 17 auf negatives Potential oder auf das Potential des Kathodenanschlusses 3 geschaltet. Der Transistor 1 wird dann wieder in einen leitenden Zustand versetzt, und der regenerativ gehaltene Ausschaltzustand wird unterbrochen.For driving are a variable control voltage source 18 and a switch 17 available. The device provides with open switch 17 a regenerative switch off at overcurrent switch, as has already been described in the prior art. Becomes the control power source 18 adjusted so that when closing the switch 17 at the gate 16 a positive potential is applied, the load current is switched off. However, it is necessary to have a relatively high positive potential at the gate 16 because of the source area 5a also assumes a positive potential. The transistors 1 and 2 however, are dimensioned such that the maximum source voltage does not become greater than about 10 to 50 volts. When the device is to be turned on again, the potential goes through the switch 17 to negative potential or to the potential of the cathode terminal 3 connected. The transistor 1 is then returned to a conductive state, and the regenerative off state is interrupted.

8 zeigt, wie das Bauelement nach Anspruch 1 und 2 durch eine löcherinjizierende anodenseitige p-Schicht 19 in seiner Durchlasscharakteristik verbessert werden kann. Ähnlich wie bei der Erweiterung von MOS-Feldeffekt-Transistoren zu IGBTs entsteht ein Elektron-Loch-Plasma. Dargestellt ist dies am Beispiel des Bauelements nach 7, es ist jedoch auf alle Versionen anwendbar. 8th shows how the device according to claim 1 and 2 by a hole-injecting anode-side p-layer 19 can be improved in its transmission characteristic. Similar to the expansion of MOS field-effect transistors to IGBTs, an electron-hole plasma is created. This is shown by the example of the device according to 7 but it is applicable to all versions.

Es ist ein bei IGBTs bekannter Störzustand, dass das Bauelement in einen Thyristor-Zustand übergeht (”Latchen”) und dann nicht mehr abgeschaltet werden kann. Dieser Latch-Zustand beruht auf einer Bipolar-Injektion von Elektronen aus dem n-Source-Bereich und entsteht, wenn die aus der Schicht 19 in die Schicht 10a einströmenden Löcher beim Abfluss zum Anschluss 10 ein so hohes Potential erzeugen, dass die Schichten 9a und 10a wie Emitter-Basis-Schichten eines Bipolartransistors im Leitzustand gepolt sind. Dieser Zustand ist bei dem vorliegenden Bauelement nicht nur unschädlich, sondern sogar erwünscht. Dem n-Kanal-Transistor ist der p-Kanal-Transistor vorgeschaltet, und beim ”Latchen” wird dieses Bauelement zu einer speziellen Version des bekannten ”Emitter-Switched-Thyristor” (EST). Diese Version hat sogar noch den besonderen Vorteil, dass der bei den bekannten ESTs auftretende sekundäre Latch-Vorgang hier nicht eintritt.It is a well-known IGBTs fault state that the device goes into a thyristor state ("Latchen") and then can not be turned off. This latch state is based on a bipolar injection of electrons from the n-source region and is formed when the layer is removed 19 in the layer 10a inflowing holes at the outlet to the connection 10 to generate such a high potential that the layers 9a and 10a how emitter-base layers of a bipolar transistor are poled in the conducting state. This state is not only harmless in the present device, but even desirable. The n-channel transistor is preceded by the p-channel transistor, and when "latched", this device becomes a special version of the known "emitter-switched thyristor" (EST). This version even has the special advantage that the secondary latching process occurring in the known ESTs does not occur here.

9 zeigt eine Version des Bauelementes, in der dieser Latch-Zustand durch Einführung eines ”Level-Shifters” 20 besonders begünstigt wird. Der ”Level-Shifter” hat die Aufgabe, das Potential der p-Zone unterhalb des n-Source-Bereichs so weit anzuheben, dass eine Bipolar-Injektion erzwungen wird. Die notwendige Potentialanhebung von ca. 1–5 Volt kann durch in Durchlassrichtung geschaltete Diodenketten oder durch eine Z-Diode bewirkt werden. Wegen der relativ geringen Spannungen des ”Level-Shifters” wird das Ausschalten des Bauelements nicht behindert. Im dargestellten Beispiel besteht dieser ”Level-Shifter” aus den Schichten 10b und 21, die eine in Durchlassrichtung gepolte Diode bilden. Die Dotierungshöhen sind so gewählt, dass die n+-Schicht nicht zu einer störenden Elektroneninjektion führt. 9 shows a version of the device in which this latch state by introducing a "level shifter" 20 is particularly favored. The purpose of the "level shifter" is to raise the potential of the p-zone below the n-source region so that a bipolar injection is forced. The necessary potential increase of about 1-5 volts can be effected by diode chains connected in the forward direction or by a Zener diode. Because of the relatively low voltages of the "level shifter", switching off the component is not hindered. In the example shown, this "level shifter" consists of the layers 10b and 21 which form a forward biased diode. The doping levels are chosen so that the n + -layer does not lead to a disturbing electron injection.

10 zeigt das Bauelement von 9 mit einer besonders einfach integrierbaren Version des ”Level-Shifters”. Durch Separation der beiden p-Schichten in einen geringen Abstand wird bei der erforderlichen Spannung ein Durchgreifen der Raumladungszone auf die zweite p-Zone erreicht, womit ein Abfließen der Löcher aus der ersten Schicht möglich ist. Die Schichten 6a, 8a und 10a bilden einen pnp-Transistor mit dem Kollektor-Übergang 8a, 10a, der in bekannter Weise durch Ausdehnung der Raumladungszone bis zur Emitter-Schicht 6a in Durchbruch gerät. Es ist dazu zweckmäßig, diese punch-through-Spannung auf einen Wert von 3–6 V festzulegen. 10 shows the device of 9 with a very easy to integrate version of the "Level-Shifter". By separating the two p-layers in a small distance at the required voltage, a penetration of the space charge zone is reached on the second p-zone, whereby a flow of the holes from the first layer is possible. The layers 6a . 8a and 10a form a pnp transistor with the collector junction 8a . 10a , which in a known manner by expansion of the space charge zone to the emitter layer 6a in breakthrough. It is convenient to set this punch-through voltage to a value of 3-6V.

11 zeigt eine Version des Bauelements, bei der der ”Punch-Through-Level-Shifter” 20 durch eine zusätzliche MOS-Gate-Struktur, die aus einem Oxid 22 und einer Metallisierung 23 besteht, zu einem normal-sperrenden p-Kanal-Feldeffekt-Transistor erweitert wird. Außerdem wird der n-Kanal-Transistor 2 durch Hinzufügen eines MOS-Gates, das aus einem Oxid 24 und einer Metallisierung 25 besteht, ebenfalls extern steuerbar. Für den p-Kanal-Transistor 1 wird keine Ansteuerung vorgesehen. Dies hat den Vorteil, dass eine große Freiheit zur Ausgestaltung des p-Kanal-Transistors besteht. Das Abschalten des Bauelements erfolgt durch Ansteuern des ”Level-Shifters” mit einem negativen Potential und durch Abschalten des n-Kanals, ebenfalls durch ein negatives Potential. Der Latch-Zustand wird ebenfalls unterbrochen, weil der mögliche Löcher-Abfluss aus der p-Schicht die Durchlasspolung des parasitären npn-Transistors verhindert. Das Einschalten erfolgt durch ein positives Gate-Potential, und der regenerative Sperrzustand wird durch den Zusammenbruch der Spannung über dem Bauelement aufgehoben. Im Durchlasszustand sind die Ansteuerpotentiale so gewählt, dass der Latch-Zustand besteht. Abgeschaltet wird das Bauelement durch negatives Potential am MOS-Gate der Punch-Through-Struktur. Die Anschlüsse der beiden MOS-Gates können zu einem einzigen Steuerkontakt zusammengefasst werden. 11 shows a version of the device where the "punch through level shifter" 20 through an additional MOS gate structure made of an oxide 22 and a metallization 23 is extended to a normal-blocking p-channel field effect transistor. In addition, the n-channel transistor 2 by adding a MOS gate made of an oxide 24 and a metallization 25 exists, also externally controllable. For the p-channel transistor 1 no control is provided. This has the advantage that there is great freedom for the design of the p-channel transistor. The shutdown of the device is done by driving the "level shifter" with a negative potential and by switching off the n-channel, also by a negative potential. The latch state is also interrupted because the potential hole drain from the p-layer prevents the forward bias of the parasitic npn transistor. The turn-on is done by a positive gate potential, and the regenerative blocking state is canceled by the breakdown of the voltage across the device. In the on state, the drive potentials are selected so that the latch state exists. The device is switched off by negative potential at the MOS gate of the punch-through structure. The connections of the two MOS gates can be combined into a single control contact.

12 zeigt die gleiche Struktur, aber mit einem normalsperrenden n-Kanal-Transistor 2, so dass sich ein Bauelement ergibt, welches sich bei Gate-Potential ”0” zunächst im Sperrzustand befindet. 12 shows the same structure, but with a normally-off n-channel transistor 2 , so that a component results, which is at gate potential "0" initially in the blocking state.

Claims

Circuit arrangement, comprising - a field effect transistor ( 1 ) of the p-channel type - a field effect transistor ( 2 ) of the n-channel type which each have a source ( 5 ) ( 9 ), a drain ( 6 ) ( 8th ) and a gate terminal ( 7 ) ( 10 ), wherein - the source terminals ( 5 ) ( 9 ) of these field-effect transistors are Galvanically connected to one another and - between the gate terminal ( 10 ) of one of these field effect transistors and the drain terminal ( 6 ) of the other field effect transistor, a control voltage source ( 11 ) connected.

Circuit arrangement according to Claim 1, in which the field-effect transistors ( 1 ) ( 2 ) are monolithically integrated in a semiconductor body.

Circuit arrangement according to Claim 1 or 2, in which the p-channel type field-effect transistor ( 1 ) is designed for a blocking capacity of a maximum of 50 volts.

Circuit arrangement according to Claim 2, in which at least one of the two integrated field-effect transistors ( 1 ) ( 2 ) is a MOS field effect transistor, said MOS field effect transistor via a bulk pn junction ( 7a ) ( 12 ) is controlled by the potential drop of the other transistor and the MOS field effect transistor via the MOS gate ( 14 ) ( 15 ) additionally via another connection ( 16 ) can be controlled.

Circuit arrangement according to one of the preceding Claims 1 to 4, in which one of the two field-effect transistors has an additional emitter layer ( 19 ) for the injection of minority carriers.

Circuit arrangement according to Claim 5, in which the transistor connected to the emitter layer ( 19 ), additional components ( 20 ), which obstruct the outflow of the injected minority carriers by building up an additional potential.

Circuit arrangement according to Claim 6, in which the additional component ( 20 ) is a forward biased diode.

Circuit arrangement according to Claim 6, in which the additional component ( 20 ) is a Zener diode.

Circuit arrangement according to Claim 6, in which additional component ( 20 ) through a punch-through structure consisting of appropriately doped zones ( 10a ) 8a ) and ( 6a ) is formed.

Circuit arrangement according to Claim 9, in which the additional punch-through structure ( 20 ) with a MOS gate electrode ( 22 . 23 ), which enables the formation or interruption of a charge carrier channel bridging the punch-through structure.

Circuit arrangement according to one of the preceding claims, in which one of the two field-effect transistors ( 1 . 2 ) is designed as a normally-blocking transistor with MOS-gate.

Circuit arrangement according to Claim 10, in which the two MOS gates are of the punch-through structure ( 20 ) and one of the two field effect transistors ( 1 ) ( 2 ) are contacted with a common control terminal.

Operating a circuit arrangement according to one of Claims 1 to 12, in which the height and the direction of the voltage of the control voltage source ( 11 ) is selected so that the controlled field effect transistor is controlled in a sufficiently high forward voltage for switching off the overall arrangement.

Operating a circuit arrangement according to one of Claims 1 to 12, in which the voltage of the control voltage source ( 11 ) according to sign and height is chosen so that the controlled field effect transistor is again placed in such a conductive state that its forward voltage is lower than the control voltage required for blocking the other field effect transistor.

Operating a circuit arrangement according to claim 11 and 12, wherein the normally-off transistor by a punch-through structure ( 20 ) is switched off.

Operating a circuit arrangement according to claim 13, wherein the control is carried out in three voltage levels, which correspond to the states a) switching on, b) switched on, c) switching off.