DE102004038573A1 - Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC - Google Patents
Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC Download PDFInfo
- Publication number
- DE102004038573A1 DE102004038573A1 DE102004038573A DE102004038573A DE102004038573A1 DE 102004038573 A1 DE102004038573 A1 DE 102004038573A1 DE 102004038573 A DE102004038573 A DE 102004038573A DE 102004038573 A DE102004038573 A DE 102004038573A DE 102004038573 A1 DE102004038573 A1 DE 102004038573A1
- Authority
- DE
- Germany
- Prior art keywords
- group iii
- iii nitride
- intermediate layer
- electronic
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- H10P14/2904—
-
- H10P14/2905—
-
- H10P14/3216—
-
- H10P14/3251—
-
- H10P14/3416—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
Abstract
Gruppe-III-N
bzw. Gruppe-III-V-N Halbleiter, wie z. B. GaN, InGaN oder InGaAsN
werden meist auf Saphir-Substraten abgeschieden. Bei Bauelementen
wie z. B. LEDs wird jedoch aufgrund des nichtleitenden Substrats
eine aufwendige Strukturierung zur Rückseitenkontaktierung notwendig.
Das Wachstum auf Si-Substraten bietet die Möglichkeit, auf großflächigen und
im Vergleich von z. B. Saphir oder SiC preiswerten Substraten Gruppe-III-N
bzw. Gruppe-III-V-N abzuscheiden. Dabei ist die Vermeidung von Rissen
- die hauptsächlich
durch die thermische Fehlanpassung der Materialien verursacht werden
- in den Bauelementen entscheidend für deren kommerzielle Nutzbarkeit.
Das Verfahren ermöglicht es, rissfreie Gruppe-III-N Schichten auf Si- und SiC-Substraten abzuscheiden und ermöglicht damit auch eine einfachere Kontaktierung einer Vielzahl von Bauelementen. Darüber hinaus können mit dem Verfahren Gruppe-III-N Bauelemente mit herkömmlicher Si-Elektronik integriert werden.
Durch das Verfahren können preiswert Gruppe-III-N basierte Bauelemente wie z. B. Leuchtdioden, Laser, Photodetektoren und Transistoren auf Si-Substraten hergestellt werden.
Das Verfahren ermöglicht es, rissfreie Gruppe-III-N Schichten auf Si- und SiC-Substraten abzuscheiden und ermöglicht damit auch eine einfachere Kontaktierung einer Vielzahl von Bauelementen. Darüber hinaus können mit dem Verfahren Gruppe-III-N Bauelemente mit herkömmlicher Si-Elektronik integriert werden.
Durch das Verfahren können preiswert Gruppe-III-N basierte Bauelemente wie z. B. Leuchtdioden, Laser, Photodetektoren und Transistoren auf Si-Substraten hergestellt werden.
Description
- Das epitaktische Wachstum von Gruppe-III-Nitrid Schichten, wie sie für moderne optoelektronische und elektronische Bauelemente Verwendung finden, auf Silizium oder SiC führt je nach Methode und Wachstumstemperatur beim Abkühlen auf Raumtemperatur zur Ausbildung von Rissen aufgrund der stark verschiedenen thermischen Ausdehnungskoeffizienten dieser Materialien.
- Eine Möglichkeit ist es, nur dünne Schichten oder bei einer niedrigen Temperatur abzuscheiden. Aufgrund der vorhandenen Gitterfehlanpassung kann damit jedoch nur sehr defektreiches Material erzielt werden. Erst dickere Schichten bei höheren Wachstumstemperaturen erfüllen Ansprüche, die für moderne optoelektronische und elektronische Bauelemente wichtig sind, wie eine mikroskopisch glatte Oberfläche und niedrige Versetzungsdichten.
- Dadgar et al. [Dadgar 2000] haben gezeigt, dass das Einbringen von Niedertemperatur AIN-Zwischenschichten das Wachstum von rissfreien, ca. 1.3 μm dicken GaN Schichten auf Si im Gegensatz zu der sonst üblichen maximal 1 μm Schichtdicke erlaubt. Hauptproblem dieses Verfahrens ist der zeitaufwendige Abkühl- und Aufheizprozess für diese Zwischenschichten. Es wurde auch gezeigt [Dadgar 2004], dass gleichdicke AIN Schichten, die bei hohen Temperaturen gewachsen werden keinen entsprechenden Effekt auf die Rissvermeidung haben. Die Ursache für die Rissvermeidung durch Niedertemperatur AIN Zwischenschichten wurde untersucht und es wurde festgestellt [Dadgar 2004], dass ein relaxiertes Aufwachsen von AIN bei Temperaturen unterhalb von ca. 1000°C Wachstumstemperatur auftritt, wahrscheinlich da AIN dann eine Tendenz zum polykristallinen Wachstum besitzt. Feltin et al. [Feltin 2001] haben gezeigt, dass sich mit AIN/GaN Übergitterstrukturen eine kompressive Verspannung erzeugen lässt, die sich erst nach dem Wachstum von 2.5 μm GaN verbraucht hat, d.h. erst oberhalb dieser Schichtdicke bilden sich Risse aus. Sie haben auch gezeigt, dass die tensile Verspannung des GaN mit zunehmender Schichtdicke wächst. Dieses Verfahren der AIN/GaN Übergitterstrukturen ist jedoch recht aufwendig und lässt sich nicht für beliebig dicke Schichtpakete anwenden, da es nur im unteren Teil der Pufferschicht funktioniert, wo es eine entsprechende Druckkomponente zur Kompensation der thermischen Zugverspannung erzeugt.
- Das Verfahren nach Anspruch 1 bewirkt durch das Wachstum einer ausreichend dicken Al-haltigen Zwischenschicht, dass diese mindestens teilweise relaxiert. Die Relaxation findet bei diesem Material dabei meist durch Rissbildung in der Zwischenschicht statt. Das darauf aufgewachsene GaN wird dann kompressiv vorgespannt und diese kompressive Vorspannung kompensiert die tensile Verspannung beim Abkühlen. Durch die Rissbildung und das dadurch erfolgende teilweise facettierte Wachstum der Zwischenschicht können auch sehr effektiv Versetzungen an der Grenzfläche zu der darauf aufwachsenden Schicht abgebaut werden wie beim FACELO Wachstum [Honda 2001]. Wichtig dabei ist, dass dieses Verfahren keinen Abkühlprozess benötigt und durch die bessere Qualität der Hochtemperatur AIN Schicht auch zu einer höheren Qualität der GaN Schicht führt.
- Die beste Dicke bei Verwendung von reinem AIN beträgt dabei, wie in Anspruch 2 genannt, je nach Schichtsystem mehr als 15 bis maximal 200 nm. Wichtig ist dabei, die Schicht nur so dick zu machen, dass diese Zwischenschicht nicht selbst beim Abkühlen reißt, d.h. sie muss so dünn sein, dass die aufgebaute Zugverspannung unterhalb des kritischen Wertes für ein Reißen liegt. Dieses Reißen geschieht auch bei während des Wachstums vollständig relaxierten Schichten, wenn diese sehr dick sind und führt auch bei einer kompressiven Vorspannung der darauf abgeschiedenen Schicht wiederum zu einem Reißen des gesamten Schichtpakets.
- Durch das wiederholte Anwenden solch vorgespannter Zwischenschichten nach Anspruch 3 wird das Wachstum sehr dicker rissfreier GaN Schichten ermöglicht.
- Eine geringfügige Absenkung der Wachstumstemperatur um 10-20°C zum Wachsen der AIN Zwischenschicht ist zwar nicht sinnvoll, da damit tendenziell schlechtere Schichtqualitäten erzielt werden. Trotzdem ist solch eine geringe Absenkung der Wachstumstemperatur, die schnell und unproblematisch durchgeführt werden kann, auch denkbar und soll daher zum Gegenstand der Erfindung gehören.
- Zusätzlich zu den reinen Gruppe-III-Nitriden im System Gruppe-III-N ist das erfindungsgemäße Verfahren auch auf alle Materialien im System Metall-Stickstoff-Arsen-Phosphor, d.h. auch auf alle stickstoffreichen Halbleiter wie GaNAs, anwendbar.
- Im Folgenden wird mit Bezug auf die schematische Darstellung der Schichtenfolge in
1 eins von vielen möglichen Ausführungsbeispielen gezeigt. - In einem MOVPE Reaktor wird zuerst eine dünne AIN-Keimschicht
1b auf einem Si(111) Substrat1 abgeschieden. Darauf folgt bei normaler Wachstumstemperatur eine ca. 500 nm dicke GaN-Pufferschicht2 , um eine glatte, geschlossene Oberfläche zu erhalten. Darauf werden wie in Anspruch 2 genannt ca. 30 nm AIN2b bei einer Temperatur oberhalb von 1000°C und mindestens bei der GaN Wachstumstemperatur abgeschieden und wieder ca. 1 μm GaN – Schicht3 – bei derselben oder einer niedrigeren Wachstumstemperatur gewachsen. Nach einer zweiten AIN Zwischenschicht3b nach Anspruch 3 wird die eigentliche dicke GaN-Schicht4 begonnen, die mit der Bauelementstruktur abschließt bzw. diese ethält. Beeinflussen lässt sich die Verspannung durch die Dicken und die Kompositionen der Schichten, wodurch sie sich so einstellen lässt, dass das Substrat/Schichtsystem am Ende, d.h. nach dem Abkühlen auf Raumtemperatur idealerweise eben und rissfrei ist. - Abkürzungen
-
- Al
- Aluminium
- Ga
- Gallium
- Gruppe-III
- Elemente aus der dritten Hauptgruppe des Periodensystems der Elemente
- Gruppe-III-N
- Verbindungshalbleiter aus Elementen der dritten Hauptgruppe des Periodensystems der Elemente mit Stickstoff
- MOVPE
- metal organic chemical vapor phase epitaxy, metallorganische Gasphasenepitaxie
- N
- Stickstoff
- Si
- Silizium; als Substrat sind außer gewöhnlichen Si-Substraten auch Substrate wie z. B. Silicon-on-insulator Substrate eingeschlossen
- SiC
- Siliziumcarbit
- FACELO
- Faceted Epitaxial Lateral Overgrowth, facettiertes epitaktisches laterales Überwachsen
- Referenzen
-
- [Dadgar 2001] A. Dadgar et al., Jpn. J. Appl. Phys. 39, L1183 (2000)
- [Dadgar 2004] A. Dadgar, R. Clos, G. Strassburger, F. Schulze, P. Veit, T. Hempel, J. Bläsing, A. Krtschil, I. Daumiller, M. Kunze, A. Kaluza, A. Modlich, M. Kamp, A. Diez, J. Christen, and A. Krost, in Advances in Solid State Physics 44, B. Kramer Herausgeber, Springer (2004)
- [Feltin 2001] E. Feltin, B. Beaumont, M. Laügt, P. de Mierry, P. Vennéguès, M. Leroux, P. Gibart, Physica Status Solidi (a) 188, 531 (2001)
- [Honda 2001] Yoshiaki Honda, Yasushi Iyechika, Takayoshi Maeda, Hideto Miyake, and Kazumasa Hiramatsu, Jpn. J. Appl. Phys, Part 2 40, L309 (2001)
Claims (3)
- Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SiC, gekennzeichnet durch das Abscheiden einer zum Puffermaterial zugverspannten Al-haltigen Gruppe-III-Nitrid Zwischenschicht, die bei derselben oder einer höheren Temperatur als das Puffermaterial aufgewachsen wird und eine Dicke besitzt, die dazu führt, dass die Al-haltige Schicht mindestens teilweise oder vollständig relaxiert.
- Verfahren nach Anspruch 1, gekennzeichnet durch das Wachsen einer 15 bis 200 nm dicken AIN Zwischenschicht.
- Verfahren nach Anspruch 1 oder 2 gekennzeichnet, durch das wiederholte Wachsen einer zum Puffermaterial zugverspannten AI-haltigen Gruppe-III-Nitrid Zwischenschicht.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004038573A DE102004038573A1 (de) | 2004-08-06 | 2004-08-06 | Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004038573A DE102004038573A1 (de) | 2004-08-06 | 2004-08-06 | Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102004038573A1 true DE102004038573A1 (de) | 2006-03-16 |
Family
ID=35853437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102004038573A Ceased DE102004038573A1 (de) | 2004-08-06 | 2004-08-06 | Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE102004038573A1 (de) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2112699A2 (de) | 2006-02-23 | 2009-10-28 | Azzuro Semiconductors AG | Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung |
| DE102008056175A1 (de) | 2008-11-06 | 2010-05-12 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Strahlung emittierenden Dünnschichtbauelements und Strahlung emittierendes Dünnschichtbauelement |
| US7825432B2 (en) | 2007-03-09 | 2010-11-02 | Cree, Inc. | Nitride semiconductor structures with interlayer structures |
| US8362503B2 (en) | 2007-03-09 | 2013-01-29 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures |
| WO2013045355A1 (de) * | 2011-09-30 | 2013-04-04 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung eines optoelektronischen nitrid-verbindungshalbleiter-bauelements |
| EP2538435A4 (de) * | 2010-02-16 | 2013-12-04 | Ngk Insulators Ltd | Epitaktisches substrat und herstellungsverfahren dafür |
| EP2696365A3 (de) * | 2012-08-09 | 2014-02-26 | Samsung Electronics Co., Ltd | Halbleiterpufferstruktur, Halbleitervorrichtung damit und Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung der Halbleiterpufferstruktur |
| US8946773B2 (en) | 2012-08-09 | 2015-02-03 | Samsung Electronics Co., Ltd. | Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure |
| US12125938B2 (en) | 2006-02-23 | 2024-10-22 | Azur Space Solar Power Gmbh | Nitride semiconductor component and process for its production |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030136333A1 (en) * | 2000-06-09 | 2003-07-24 | Fabrice Semond | Preparation method of a coating of gallium nitride |
-
2004
- 2004-08-06 DE DE102004038573A patent/DE102004038573A1/de not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030136333A1 (en) * | 2000-06-09 | 2003-07-24 | Fabrice Semond | Preparation method of a coating of gallium nitride |
Non-Patent Citations (1)
| Title |
|---|
| E. Feltini, et al.:"Crack-Free Thick GnN Layw s on Silicon (111) by Metalorganic Vaper Phase Epitaxie", IN: phys. stat. sol. (a) 188, No. 2, 531-535 (2001) * |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12364059B2 (en) | 2006-02-23 | 2025-07-15 | Allos Semiconductors Gmbh | Nitride semiconductor component and process for its production |
| EP3731283A1 (de) | 2006-02-23 | 2020-10-28 | AZUR SPACE Solar Power GmbH | Nitridhalbleiterprodukt |
| EP2112699A2 (de) | 2006-02-23 | 2009-10-28 | Azzuro Semiconductors AG | Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung |
| EP3731284A1 (de) | 2006-02-23 | 2020-10-28 | AZUR SPACE Solar Power GmbH | Nitridhalbleiterprodukt |
| US12125938B2 (en) | 2006-02-23 | 2024-10-22 | Azur Space Solar Power Gmbh | Nitride semiconductor component and process for its production |
| US12376424B2 (en) | 2006-02-23 | 2025-07-29 | Allos Semiconductors Gmbh | Nitride semiconductor component and process for its production |
| US12272761B2 (en) | 2006-02-23 | 2025-04-08 | Azur Space Solar Power Gmbh | Nitride semiconductor component and process for its production |
| US8324005B2 (en) | 2007-03-09 | 2012-12-04 | Cree, Inc. | Methods of fabricating nitride semiconductor structures with interlayer structures |
| US9054017B2 (en) | 2007-03-09 | 2015-06-09 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures |
| US8362503B2 (en) | 2007-03-09 | 2013-01-29 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures |
| US7825432B2 (en) | 2007-03-09 | 2010-11-02 | Cree, Inc. | Nitride semiconductor structures with interlayer structures |
| US8420439B2 (en) | 2008-11-06 | 2013-04-16 | Osram Opto Semiconductors Gmbh | Method of producing a radiation-emitting thin film component and radiation-emitting thin film component |
| DE102008056175A1 (de) | 2008-11-06 | 2010-05-12 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Strahlung emittierenden Dünnschichtbauelements und Strahlung emittierendes Dünnschichtbauelement |
| EP2538435A4 (de) * | 2010-02-16 | 2013-12-04 | Ngk Insulators Ltd | Epitaktisches substrat und herstellungsverfahren dafür |
| US9184051B2 (en) | 2011-09-30 | 2015-11-10 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic nitride compound semiconductor component |
| WO2013045355A1 (de) * | 2011-09-30 | 2013-04-04 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung eines optoelektronischen nitrid-verbindungshalbleiter-bauelements |
| US9136430B2 (en) | 2012-08-09 | 2015-09-15 | Samsung Electronics Co., Ltd. | Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure |
| US8946773B2 (en) | 2012-08-09 | 2015-02-03 | Samsung Electronics Co., Ltd. | Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure |
| EP2696365A3 (de) * | 2012-08-09 | 2014-02-26 | Samsung Electronics Co., Ltd | Halbleiterpufferstruktur, Halbleitervorrichtung damit und Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung der Halbleiterpufferstruktur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100453210B1 (ko) | GaN계 화합물 반도체의 제조 방법과 GaN계 화합물반도체 디바이스 | |
| US8525230B2 (en) | Field-effect transistor with compositionally graded nitride layer on a silicaon substrate | |
| CA2392041C (en) | Pendeoepitaxial growth of gallium nitride layers on sapphire substrates | |
| US8039869B2 (en) | Gallium nitride device substrate containing a lattice parameter altering element | |
| US7128786B2 (en) | Process for depositing III-V semiconductor layers on a non-III-V substrate | |
| Jang et al. | High-quality GaN/Si (1 1 1) epitaxial layers grown with various Al0. 3Ga0. 7N/GaN superlattices as intermediate layer by MOCVD | |
| Pakuła et al. | Reduction of dislocation density in heteroepitaxial GaN: role of SiH4 treatment | |
| DE19725900A1 (de) | Verfahren zur Epitaxie von Galliumnitrid auf Silizium-Substraten | |
| JP5133927B2 (ja) | 化合物半導体基板 | |
| WO2005053042A1 (en) | Method for fabricating gan-based nitride layer | |
| EP1459362A2 (de) | Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat | |
| DE10320160A1 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörper und elektronischer Halbleiterkörper | |
| DE102005041643A1 (de) | Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie | |
| JP2007502546A (ja) | マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス | |
| DE102004038573A1 (de) | Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC | |
| Chen et al. | Deposition and crystallization of amorphous GaN buffer layers on Si (1 1 1) substrates | |
| KR100895654B1 (ko) | 질화물 반도체 결정의 성장 | |
| DE112014000633B4 (de) | Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge | |
| Acord et al. | In situ stress measurements during MOCVD growth of AlGaN on SiC | |
| DE60303014T2 (de) | Zwischenprodukt für die Herstellung von optischen, elektronischen oder optoelektronischen Komponenten | |
| DE102009042349A1 (de) | Semipolare wurtzitische Gruppe-III-Nitrid basierte Halbleiterschichten und darauf basierende Halbleiterbauelemente | |
| DE10219223A1 (de) | Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht-III-V-Substrat | |
| DE69938609T2 (de) | Epitaktisches substrat aus aluminium-galliumnitrid-halbleitern und herstellungsverfahren dafür | |
| JP4545389B2 (ja) | エピタキシャル基板およびiii族窒化物層群の転位低減方法 | |
| DE102011011043B4 (de) | Halbleiterschichtsystem mit einem semipolaren oder m-planaren Gruppe-III-Nitrid Schichtsystem und ein darauf basierendes Halbleiterbauelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |