[go: up one dir, main page]

DE102004036464A1 - Carrier phase detector - Google Patents

Carrier phase detector Download PDF

Info

Publication number
DE102004036464A1
DE102004036464A1 DE102004036464A DE102004036464A DE102004036464A1 DE 102004036464 A1 DE102004036464 A1 DE 102004036464A1 DE 102004036464 A DE102004036464 A DE 102004036464A DE 102004036464 A DE102004036464 A DE 102004036464A DE 102004036464 A1 DE102004036464 A1 DE 102004036464A1
Authority
DE
Germany
Prior art keywords
phase
carrier phase
phase detector
carrier
data symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004036464A
Other languages
German (de)
Other versions
DE102004036464B4 (en
Inventor
Andreas Menkhoff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004036464A priority Critical patent/DE102004036464B4/en
Priority to US11/173,205 priority patent/US7529314B2/en
Publication of DE102004036464A1 publication Critical patent/DE102004036464A1/en
Application granted granted Critical
Publication of DE102004036464B4 publication Critical patent/DE102004036464B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

Trägerphasendetektor zur Berechnung eines Rückkoppelsignals (D) für eine Trägerphasenschleife eines Empfängers, DOLLAR A die eine Phasenabweichung (DELTAphi) zwischen einer Phase (phi¶in¶) eines Empfangssignals (E¶in¶), das aus einer Folge von Empfangsdatensymbolen besteht, und einer Sollphase (phi¶soll¶) eines Solldatensymbols (E¶soll¶) erfasst, DOLLAR A wobei der Trägerphasendetektor das Rückkoppelsignal (D) jeweils in Abhängigkeit von dem Realteil und dem Imaginärteil eines Empfangsdatensymbols (E¶in¶) berechnet, DOLLAR A wobei ein Empfangsdatensymbol (E¶in¶), dessen Phase in einem Grenzphasenbereich liegt, bei der Berechnung des Rückkoppelsignals (D) graduell schwächer gewichtet wird, DOLLAR A wobei der Grenzphasenbereich jeweils symmetrisch zu einer Mittenphase (phi¶mitte¶) angeordnet ist, die sich in der Mitte zwischen den beiden Sollphasen (phi¶soll¶) von äquidistanten Solldatensymbolen (E¶soll¶) befindet, DOLLAR A und eine Phasenausdehnung aufweist, die durch eine Grenzphase (phi¶g¶) bestimmt ist.Carrier phase detector for calculating a feedback signal (D) for a carrier phase loop of a receiver, DOLLAR A which a phase deviation (DELTAphi) between a phase (phi¶in¶) of a received signal (E¶in¶), consisting of a sequence of received data symbols, and a Target phase (phi¶soll¶) a Solldatensymbols (E¶soll¶) detects DOLLAR A wherein the carrier phase detector calculates the feedback signal (D) in each case depending on the real part and the imaginary part of a received data symbol (E¶in¶), DOLLAR A where Receive data symbol (E¶in¶) whose phase lies in a boundary phase range in which the calculation of the feedback signal (D) is weighted gradually weaker, DOLLAR A where the boundary phase region is arranged symmetrically to a middle phase (phi¶mitte¶), which in is the middle between the two desired phases (phi¶soll¶) of equidistant nominal data symbols (E¶soll¶), DOLLAR A and has a phase expansion , which is determined by a boundary phase (phi¶g¶).

Description

Die Erfindung betrifft einen Trägerphasendetektor zur Berechnung eines Rückkoppelsignals für eine Trägerphasenschleife innerhalb eines Empfängers.The The invention relates to a carrier phase detector for calculating a feedback signal for a carrier phase loop within a recipient.

Trägerphasendetektoren werden herkömmlicherweise in zwei unterschiedliche Gruppen unterteilt, nämlich in die Gruppe der sogenannten DD-Trägerphasendetektoren und in die Gruppe der sogenannten NDA-Trägerphasendetektoren. Bei der Synchronisation des Empfängers auf das Trägersignal ist die Trägerphase und die Trägerfrequenz des modulierten Empfangssignals von vornherein nicht bekannt. Mittels einer Trägerphasenschleife, die eine Regelschleife bildet, wird für die Trägersynchronisation die Phasenabweichung des Empfangssignals von einer gewünschten Sollphase durch den Trägerphasendetektor berechnet.Carrier phase detectors become conventional divided into two different groups, namely the group of so-called DD carrier phase detectors and in the group of so-called NDA carrier phase detectors. In the Synchronization of the receiver on the carrier signal is the carrier phase and the carrier frequency the modulated received signal from the outset not known. through a carrier phase loop, which forms a control loop, the phase deviation of the Received signal from a desired Target phase by the carrier phase detector calculated.

Das Empfangssignal besteht aus einer Folge von Empfangsdatensymbolen, wobei jedes Datensymbol beispielsweise 2 Bit umfasst. Dabei gibt das erste Bit den Realteil und das zweite Bit den imaginären Teil des übertragenen Datensymbols wieder. Der Trägerphasendetektor berechnet in Abhängigkeit von dem Realteil und dem Imaginärteil ein Rückkoppelsignal für die Trägerphasenschleife innerhalb des Empfängers. Das Rückkoppelsignal wird durch ein nachgeschaltetes Schleifenfilter gefiltert.The Receive signal consists of a sequence of receive data symbols, for example, each data symbol comprises 2 bits. There are the first bit the real part and the second bit the imaginary part of the transferred Data icon again. The carrier phase detector calculated in dependence from the real part and the imaginary part a feedback signal for the Carrier phase loop within the recipient. The feedback signal is filtered by a downstream loop filter.

1 zeigt das berechnete Rückkoppelsignal eines DD-Trägerphasendetektors nach dem Stand der Technik in der komplexen Ebene, wobei die x-Achse den Realteil des empfangenen Datensymbols und die y-Achse den Imaginärteil des empfangenen Datensymbols darstellt. Der DD-Trägerphasendetektor nach dem Stand der Technik führt eine lineare Gewichtung der Eingangsdatensymbole durch: D = – Re Sign(Im) + Im·Sign(Re) (1) 1 shows the calculated feedback signal of a prior art DD carrier phase detector in the complex plane, wherein the x axis represents the real part of the received data symbol and the y axis represents the imaginary part of the received data symbol. The prior art DD carrier phase detector performs a linear weighting of the input data symbols: D = - Re Sign (Im) + Im · Sign (Re) (1)

Je dunkler die Schraffierung in 1, desto negativer ist der Wert des von dem DD-Trägerphasendetektor abgegebenen Rückkoppelsignals D.The darker the hatching in 1 the more negative is the value of the feedback signal D output from the DD carrier phase detector.

Beispielsweise ergibt sich für die folgenden vier Empfangsdatensymbole Ei folgende Tabelle:For example, the following table results for the following four reception data symbols E i :

Figure 00020001
Tabelle 1
Figure 00020001
Table 1

Befindet sich das Empfangsdatensymbol in der oberen linken Ecke des ersten Quadranten in der komplexen Ebene (z.B. E3 = (0,1; 1,9) weist der Wert des abgegebenen Rückkoppelsignals D einen hohen positiven Wert (z.B. D3 = +1,8) auf.If the received data symbol is located in the upper left corner of the first quadrant in the complex plane (eg E 3 = (0,1; 1,9)), the value of the output feedback signal D has a high positive value (eg D 3 = +1.8 ) on.

Befindet sich das empfangene Datensymbol in der rechten unteren Ecke des ersten Quadranten der komplexen Ebene (z.B. E4 = (1,9; 0,1) wird ein hoher negativer Wert als Rückkoppelsignal von dem Trägerphasendetektor abgegeben (D4 = –1,8).If the received data symbol is in the lower right corner of the first quadrant of the complex plane (eg E 4 = (1.9, 0.1)), a high negative value is output as the feedback signal from the carrier phase detector (D 4 = -1.8) ,

Bei einem 4 PSK-modulierten Signal sind vier äquidistante Solldatensymbole festgelegt, beispielsweise:
Esoll1 = (+1; +1);
Esoll2 = (–1; +1);
Esoll3 = (–1; –1);
Esoll4 = (+1; –1)For a 4 PSK modulated signal, four equidistant nominal data symbols are specified, for example:
E should be 1 = (+1; +1);
E should be 2 = (-1; +1);
E should be 3 = (-1, -1);
E should be 4 = (+1, -1)

Dabei liegen die vier (m = 4) verschiedenen Solldatensymbole Esoll in den vier verschiedenen Quadranten (I-IV) der komplexen Ebene, wie in 1 dargestellt ist.Here are the four (m = 4) different setpoint data symbols to E different in the four Quadran (I-IV) of the complex plane, as in 1 is shown.

Die Sollphase beträgt bei dem in 1 dargestellten Beispiel für die vier Solldatensymbole Esoll = 45°.The target phase is at the in 1 example shown for the four target data symbols to E = 45 °.

Der DD-Trägerphasendetektor berechnet das Rückkoppelsignal D für jedes Empfangsdatensymbol, das eine Sollphase von φ = 45° aufweist zu D = 0.Of the DD carrier phase detector calculates the feedback signal D for each Reception data symbol, which has a desired phase of φ = 45 ° to D = 0.

Ein Nachteil von DD-Detektoren nach dem Stand der Technik, die das Rückkoppelsignal D entsprechend Gleichung (1) berechnen, besteht darin, dass ein harter Übergang zwischen den Einzelentscheidungen auftritt. Ein helles Gebiet mit einem hohen positiven Rückkoppelsignalwert und ein dunkles Gebiet mit einem relativ hohen negativen Rückkoppelsignalwert D liegen, wie aus 1 ersichtlich ist, unmittelbar nebeneinander. Bei einem hohen positiven Rückkoppelsignalwert D von z.B. +1,8 dreht die Trägerphasenschleife im Uhrzeigersinn während bei einem hohen negativen Rückkoppelsignalwert von z.B. D = –1,8 die Trägerphasenschleife gegen den Uhrzeigersinn dreht.A disadvantage of prior art DD detectors which calculate the feedback signal D according to equation (1) is that a hard transition occurs between the individual decisions. A bright area with a high positive feedback signal value and a dark area with a relatively high negative feedback signal value D are off 1 is apparent, immediately next to each other. For example, at a high positive feedback signal value D of, say, +1.8, the carrier phase loop rotates clockwise, while at a high negative feedback signal value, eg, D = -1.8, the carrier phase loop rotates counterclockwise.

Bei dem DD-Trägerphasendetektor nach dem Stand der Technik gemäß 1 werden diejenigen Empfangsdatensymbole, die sich an der Grenze zwischen den Phasen von zwei Solldatensymbolen befinden stärker gewichtet als Empfangsdatensymbole, die sich in der Nähe der Sollphase von φ = 45° befinden. So führen beispielsweise die Empfangsdatensymbole E3, E4, die eine relative hohe Phasenabweichung zu dem Sollempfangsdatensymbol Esoll = (1; 1) aufweisen zu einem Rückkopplungssignal D mit einer großen Amplitude nämlich D3 = +1,8 und D4 = –1,8. Demgegenüber führt ein Empfangsdatensymbol, welches eine relativ geringe Phasenabweichung zu dem Solldatensymbol (Esoll = (1, 1)) aufweist, nämlich das Empfangsdatensymbol E2 = (1,1; 0,9) zu einem Rückkopplungssignalwert von D = –0,2, d.h. die Amplitude eines Empfangsdatensymbols, welches eine geringere Phasenabweichung zu dem Sollempfangsdatensymbol aufweist, ist geringer als die Amplitude des Rückkoppelsignals D für ein Emp fangsdatensymbol, das eine relativ hohe Phasenabweichung von dem Solldatensymbol aufweist. Nun sind aber gerade diejenigen Empfangsdatensymbole, die eine relativ hohe Phasenabweichung zu einem Solldatensymbol aufweisen, relativ unzuverlässig. Beispielsweise weist ein Empfangsdatensymbol E = (1, 0) die gleiche Phasenabweichung zu dem Solldatensymbol im ersten Quadranten (Esoll = (1, 1)) und zu dem Solldatensymbol im vierten Quadranten (Esoll4 = (1, –1)) auf. Die Wahrscheinlichkeit, dass ein genau auf der Grenze liegendes Empfangsdatensymbol Esoll dem ersten Solldatensymbol Esoll1 oder dem vierten Empfangsdatensymbol entspricht ist 50%. Der DD-Phasenträgerdetektor nach dem Stand der Technik gemäß 1 berücksichtigt somit nicht die Zuverlässigkeitswahrscheinlichkeit des Empfangsdatensymbols und dementsprechend ist die Varianz der Signalamplituden des Rückkoppelsignals D, welches durch den DD-Trägerphasendetektor nach dem Stand der Technik berechnet wird, relativ hoch. Dementsprechend ist die Leistungsverstärkung des nachgeschalteten digitalen Schleifenfilters geringer zu dimensionieren, so dass die Einschwingzeiten einer Trägerphasenschleife, die einen DD-Trägerphasendetektor nach dem Stand der Technik gemäß 1 einsetzt, relativ hoch ist. Bei einer schnellen Änderung des Empfangssignals ist daher der Empfänger nicht in der Lage dem Signal schnell zu folgen, so dass die Bitfehlerrate ansteigt.In the DD carrier phase detector according to the prior art according to 1 For example, the received data symbols located at the boundary between the phases of two target data symbols are weighted more heavily than the received data symbols which are in the vicinity of the target phase of φ = 45 °. For example, the reception data symbols E3, E4 having a relatively high phase deviation from the target reception data symbol E soll = (1; 1) result in a large amplitude feedback signal D D3 = +1.8 and D4 = -1.8. On the other hand, a reception data symbol having a relatively small phase deviation from the target data symbol (E soll = (1, 1)), namely the reception data symbol E2 = (1,1; 0,9) results in a feedback signal value of D = -0,2, that is, the amplitude of a receive data symbol having a smaller phase deviation from the target receive data symbol is less than the amplitude of the feedback signal D for a receive data symbol having a relatively high phase deviation from the target data symbol. However, it is precisely those received data symbols which have a relatively high phase deviation from a nominal data symbol that are relatively unreliable. For example, a received data symbol E = (1, 0) have the same phase deviation to the target data symbol in the first quadrant (E soll = (1, 1)) and to the target data symbol in the fourth quadrant (E to 4 = (1, -1)) to , The probability that a well lying on the border receive data symbol E is to the first target data symbol E to 1 or equal to the fourth received data symbol is 50%. The DD phase carrier detector according to the prior art according to 1 Thus, it does not consider the reliability probability of the received data symbol, and accordingly, the variance of the signal amplitudes of the feedback signal D calculated by the prior art DD carrier phase detector is relatively high. Accordingly, the power gain of the downstream digital loop filter is to be made smaller, so that the settling times of a carrier phase loop, which corresponds to a DD carrier phase detector according to the prior art 1 used, is relatively high. With a rapid change of the received signal, therefore, the receiver is unable to quickly follow the signal, so that the bit error rate increases.

2 zeigt in der komplexen Ebene ein Rückkoppelsignal D, welches durch einen NDA-Trägerphasendetektor nach dem Stand der Technik berechnet wird. Ein derartiger NDA-Trägerphasendetektor ist beispielsweise von A. J. Viterbi und A. M. Viterbi "non linear estimation of PSK-modulated carrier phase with application to burst digital transmission" in IEEE TransInfoTheory Band IT-32, Seiten 543–551 (Juli 1983) beschrieben. Für Q PSK bzw. 4 PSK wird das Rückkoppelsignal D gemäß folgender Gleichung berechnet:

Figure 00040001
Figure 00050001
wobei x prinzipiell frei wählbar ist, üblicherweise aber x = 0 gesetzt wird, so dass
Figure 00050002
2 shows in the complex plane a feedback signal D, which is calculated by a NDA carrier phase detector according to the prior art. Such an NDA carrier phase detector is described, for example, by AJ Viterbi and AM Viterbi "non linear estimation of PSK-modulated carrier phase with application to burst digital transmission" in IEEE TransInfoTheory Vol. IT-32, pages 543-551 (July 1983). For Q PSK and 4 PSK, respectively, the feedback signal D is calculated according to the following equation:
Figure 00040001
Figure 00050001
where x is in principle freely selectable, but usually x = 0 is set, so that
Figure 00050002

Für vier Beispielsempfangsdatensymbole E1–E4 ergeben sich bei einem derartigen NDA-Trägerphasendetektor folgende Werte für das digitale Rückkopplungssignal D:For four sample receive data icons E1-E4 The following result from such an NDA carrier phase detector Values for the digital feedback signal D:

Figure 00050003
Tabelle 2
Figure 00050003
Table 2

Der NDA-Trägerphasendetektor nach dem Stand der Technik gemäß 2 hat allerdings wie schon der herkömmliche DD-Detektor nach dem Stand der Technik gemäß 1 den Nachteil, dass zwischen den einzelnen Entscheidungen ein harter Übergang erfolgt.The NDA carrier phase detector according to the prior art according to 2 However, as in the conventional DD detector according to the prior art according to 1 the disadvantage that a hard transition occurs between the individual decisions.

Aufgrund der hohen Signalvarianz des berechneten Rückkoppelsignals D ist das Einschwingverhalten zu einer Trägerphasenschleife, die einen derartigen NDA-Trägerphasendetektor aufweist, relativ schlecht. D.h. die Trägerphasenschleife schwingt nur langsam ein, da die Schleifenverstärkung des nachgeschalteten digitalen Schleifenfilters relativ gering eingestellt werden muss.by virtue of the high signal variance of the calculated feedback signal D is the transient response to a carrier phase loop, such an NDA carrier phase detector has, relatively poor. That the carrier phase loop oscillates only slowly, since the loop gain of the downstream digital loop filter must be set relatively low.

Es ist daher die Aufgabe der vorliegenden Erfindung einen Trägerphasendetektor zur Berechnung eines Rückkoppelsignals für eine Trägerphasenschleife eines Empfängers zu schaffen, der die Einschwingzeit der Trägerphasenschleife minimiert.It Therefore, the object of the present invention is a carrier phase detector for calculating a feedback signal for one Carrier phase loop a recipient to create, which minimizes the settling time of the carrier phase loop.

Diese Aufgabe wird erfindungsgemäß durch einen Trägerphasendetektor durch den im Patentanspruch 1 angegebenen Merkmalen gelöst.These Task is achieved by a carrier phase detector solved by the features specified in claim 1.

Die Erfindung schafft einen Trägerphasendetektor zur Berechnung eines Rückkoppelsignals (D) für eine Trägerphasenschleife (23) eines Empfängers (1),
die eine Phasenabweichung (Δφ) zwischen einer Phase (φin) eines Empfangssignals (Ein), das aus einer Folge von Empfangsdatensymbolen besteht und einer Sollphase (φsoll) eines Solldatensymbols (Esoll) erfasst,
wobei der Trägerphasendetektor (24) das Rückkoppelsignal (D) jeweils in Abhängigkeit von dem Realteil und dem Imaginärteil eines Empfangsdatensymbols (Ein) berechnet,
wobei ein Empfangsdatensymbol (Ein) dessen Phase in einem Grenzphasenbereich liegt bei der Berechnung des Rückkoppelsignals (D) graduell schwächer gewichtet wird,
wobei der Grenzphasenbereich jeweils symmetrisch zu einer Mittenphase (φmitte) angeordnet ist, die sich in der Mitte zwischen den beiden Sollphasen (φsoll) von äquidistanten Solldatensymbolen (Esoll) befindet, und eine Phasenausdehnung aufweist, die durch eine Grenzphase (φg) bestimmt ist.The invention provides a carrier phase detector for calculating a feedback signal (D) for a carrier phase loop ( 23 ) of a recipient ( 1 )
which detects a phase deviation (Δφ) between a phase (φ in ) of a received signal (E in ) which consists of a sequence of received data symbols and a desired phase (φ soll ) of a nominal data symbol (E soll ),
wherein the carrier phase detector ( 24 ) calculates the feedback signal (D) in each case as a function of the real part and the imaginary part of a received data symbol (E in ),
wherein a received data symbol (E in ) whose phase is in a boundary phase region is weighted gradually weaker in the calculation of the feedback signal (D),
wherein the boundary phase region is in each case arranged symmetrically to a middle phase (φ middle ), which is located in the middle between the two desired phases (φ soll ) of equidistant nominal data symbols (E soll ), and has a phase expansion which is defined by a boundary phase (φ g ) is determined.

Der erfindungsgemäße Trägerphasendetektor weist vorteilhafterweise einen besonders weichen Übergang zwischen den Solldatensymbolen auf. Dabei weist der erfindungsgemäße Trägerphasendetektor zudem bei einer ersten Ausführungsform eine geringe Amplitudenabhängigkeit oder bei einer zweiten Ausführungsform sogar gar keine Amplitudenabhängigkeit auf, wie dies bei einem DD-Trägerphasendetektor nach dem Stand der Technik gemäß 1 der Fall ist.The carrier phase detector according to the invention advantageously has a particularly smooth transition between the nominal data symbols. In this case, the carrier phase detector according to the invention also has in a first embodiment, a low amplitude dependence or even no amplitude dependence in a second embodiment, as in a DD carrier phase detector according to the prior art according to 1 the case is.

Bei einer bevorzugten Ausführungsform gewichtet der erfindungsgemäße Trägerphasendetektor ein Empfangsdatensymbol, dessen Phase in dem Grenzphasenbereich liegt, linear abfallend.at a preferred embodiment the carrier phase detector according to the invention weights a receive data symbol whose phase is in the boundary phase region lies, decreasing linearly.

Bei einer weiteren Ausführungsform gewichtet der Trägerphasendetektor ein Empfangsdatensymbol, dessen Phase in einem Grenzphasenbereich liegt, quadratisch abfallend.at a further embodiment weights the carrier phase detector a receive data symbol whose phase is in a boundary phase region lies, sloping square.

Bei einer Ausführungsform detektiert der Trägerphasendetektor gemäß der Erfindung die Phase eines PSK-modulierten Empfangsdatensymbols.at an embodiment Detects the carrier phase detector according to the invention the phase of a PSK-modulated receive data symbol.

Die Empfangsdatensymbole sind dabei vorzugsweise jeweils entweder 4 PSK-, 8 PSK- oder 16 PSK-moduliert.The Reception data symbols are preferably either 4 in each case PSK, 8 PSK or 16 PSK modulated.

Bei einer bevorzugten Ausführungsform weist die Trägerphasenschleife eine Phasenwinkelberechnungseinheit auf, die aus dem Realteil und aus dem Imaginärteil des Empfangsdatensymbols Ein die Phase φ des Empfangsdatensymbols berechnet.at a preferred embodiment indicates the carrier phase loop a phase angle calculation unit consisting of the real part and from the imaginary part of the received data symbol A calculates the phase φ of the received data symbol.

Der erfindungsgemäße Trägerphasendetektor weist bei einer bevorzugten Ausführungsform einen ersten Phasensubtrahierer auf, der von der berechneten Phase des Empfangsdatensymbols Ein eine konstante einstellbare Phase φc zur Erzeugung einer ersten abgebildeten Phase abzieht.In a preferred embodiment, the carrier phase detector according to the invention has a first phase subtracter, which subtracts from the calculated phase of the received data symbol Ein a constant adjustable phase φ c for generating a first imaged phase.

Bei einer bevorzugten Ausführungsform weist der Trägerphasendetektor zudem eine Phasendreheinheit auf, die die abgebildete erste Phase φ' in den ersten Quadranten der komplexen Ebene zur Erzeugung einer zweiten abgebildeten Phase φ'' dreht.at a preferred embodiment indicates the carrier phase detector In addition, a phase rotation unit, the imaged first phase φ 'in the first quadrant the complex plane for generating a second imaged phase φ "rotates.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Trägerphasendetektors weist der Trägerphasendetektor einen zweiten Phasensubtrahierer auf, der von der zweiten abgebildeten Phase φ'' den halben Phasenabstand zwischen zwei äqui distanten Solldatensymbolen zur Erzeugung einer dritten abgebildeten Phase φ''' abzieht.at a preferred embodiment the carrier phase detector according to the invention indicates the carrier phase detector a second phase subtractor, mapped from the second one Phase φ '' the half phase distance between two equi distanten Desired data symbols for generating a third imaged phase φ '' 'subtracts.

Der Trägerphasendetektor weist bei einer bevorzugten Ausführungsform einen Komparator auf, der die abgebildete dritte Phase φ''' mit einer einstellbaren Grenzphase φg zur Erzeugung eines Steuersignals vergleicht.In a preferred embodiment, the carrier phase detector has a comparator which compares the imaged third phase φ '''with an adjustable limit phase φ g for generating a control signal.

Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Trägerphasendetektors enthält dieser eine Gewichtungsschaltung, die in Abhängigkeit von der dritten abgebildeten Phase φ''' und der einstellbaren Grenzphase φg ein gewichtetes Rückkoppelsignal berechnet, wobei

Figure 00080001
wobei m die Anzahl der äquidistanten Solldatensymbole in der komplexen Ebene ist.In a particularly preferred embodiment of the carrier phase detector according to the invention, the latter contains a weighting circuit which calculates a weighted feedback signal as a function of the third imaged phase φ '''and the adjustable limit phase φ g
Figure 00080001
where m is the number of equidistant nominal data symbols in the complex plane.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Trägerphasendetektors weist dieser einen Multiplexer auf, der durch das von dem Komparator erzeugte Steuersignal angesteuert wird,
wobei der Multiplexer ein zu der dritten abgebildeten Phase φ''' proportionales Rückkoppelsignal Da an einen Ausgang des Trägerphasendetektors durchschaltet, wenn der Komparator erfasst, dass die dritte abgebildete Phase φ'''' kleiner ist als die Grenzphase φg und
wobei der Multiplexer das durch die Gewichtungsschaltung berechnete Rückkoppelsignal Db an den Ausgang des Trägerphasendetektors durchschaltet, wenn der Komparator erfasst, dass die dritte abgebildete Phase φ''' größer ist als die Grenzphase φg.In a preferred embodiment of the carrier phase detector according to the invention, this has a multiplexer which is driven by the control signal generated by the comparator,
wherein the multiplexer turns on a feedback signal D a proportional to the third mapped phase φ '"to an output of the carrier phase detector when the comparator detects that the third mapped phase φ"' is smaller than the boundary phase φ g and
wherein the multiplexer turns on the feedback signal D b calculated by the weighting circuit to the output of the carrier phase detector when the comparator detects that the third mapped phase φ '''is greater than the boundary phase φ g .

Der Trägerphasendetektor weist vorzugsweise ein nachgeschaltetes digitales Schleifenfilter auf.Of the Carrier phase detector preferably has a downstream digital loop filter on.

Desweiteren werden bevorzugte Ausführungsformen des erfindungemäßen Trägerphasendetektors zur Erläuterung der erfindungswesentlichen Merkmale beschrieben.Furthermore become preferred embodiments of the carrier phase detector according to the invention explanation described the features essential to the invention.

Es zeigen:It demonstrate:

1 ein Diagramm zur Erläuterung der Funktionsweise eines herkömmlichen DD-Trägerphasendetektors nach dem Stand der Technik; 1 a diagram for explaining the operation of a conventional DD carrier phase detector according to the prior art;

2 ein Diagramm zur Erläuterung der Funktionsweise eines herkömmlichen NDA-Trägerphasendetektors nach dem Stand der Technik; 2 a diagram for explaining the operation of a conventional NDA carrier phase detector according to the prior art;

3 ein Blockschaltbild eines Empfängers, der eine Trägerphasenschleife mit einem darin integrierten Trägerphasendetektor gemäß der Erfindung enthält; 3 a block diagram of a receiver containing a carrier phase loop with a carrier phase detector integrated therein according to the invention;

4 ein Blockschaltbild einer Trägerphasenschleife, die einen erfindungsgemäßen Trägerphasendetektor gemäß einer ersten Ausführungsform enthält; 4 a block diagram of a carrier phase loop containing a carrier phase detector according to the invention according to a first embodiment;

5 ein Blockdiagramm, welches die erste Ausführungsform des erfindungsgemäßen Trägerphasendetektors im Detail darstellt; 5 a block diagram illustrating in detail the first embodiment of the carrier phase detector according to the invention;

6a ein Diagramm zur Erläuterung der Funktionsweise des erfindungsgemäßen Trägerphasendetektors gemäß der ersten Ausführungsform; 6a a diagram for explaining the operation of the carrier phase detector according to the invention according to the first embodiment;

6b ein Diagramm zur Erläuterung der Funktionsweise des erfindungsgemäßen Trägerphasendetektors gemäß der ersten Ausführungsform; 6b a diagram for explaining the operation of the carrier phase detector according to the invention according to the first embodiment;

7 eine Kennlinie des erfindungsgemäßen Trägerphasendetektors gemäß der ersten Ausführungsform; 7 a characteristic of the carrier phase detector according to the invention according to the first embodiment;

8a, 8b Kennlinien zur Erläuterung der Funktionsweise des erfindungsgemäßen Trägerphasendetektors gemäß der ersten Ausführungsform; 8a . 8b Characteristics for explaining the operation of the carrier phase detector according to the invention according to the first embodiment;

9 weitere Kennlinien zur Erläuterung der Funktionsweise des erfindungsgemäßen Trägerphasendetektors gemäß der ersten Ausführungsform; 9 Further characteristics for explaining the operation of the carrier phase detector according to the invention according to the first embodiment;

10 ein Blockschaltbild einer Trägerphasenschleife mit einem Trägerphasendetektor gemäß einer zweiten Ausführungsform; 10 a block diagram of a carrier phase loop with a carrier phase detector according to a second embodiment;

11 Diagramme zur Erläuterung der Funktionsweise des Trägerphasendetektors gemäß der zweiten Ausführungsform für ein 4 PSK-Empfangssignal; und 11 Diagrams for explaining the operation of the carrier phase detector according to the second embodiment for a 4 PSK received signal; and

12 Diagramme zur Erläuterung der Funktionsweise des erfindungsgemäßen Trägerphasendetektors gemäß der zweiten Ausführungsform für ein 8 PSK Empfangssignal. 12 Diagrams for explaining the operation of the carrier phase detector according to the invention according to the second embodiment for an 8 PSK received signal.

3 zeigt einen Empfänger 1 mit einer Trägerphasenschleife 23, in die ein erfindungsgemäßer Trägerphasendetektor integriert ist. Bei der in 3 dargestellten Ausführungsform empfängt der Empfänger 1 von einem Sender 2 über einen Übertragungskanal 3 ein analoges Empfangssignal. Das analoge Empfangssignal wird durch einen integrierten Analog-/Digitalwandler 4 in ein digitales Empfangssignal umgewandelt. Das digitale Empfangssignal wird mit einer Datensymbolrate fADC über interne Leitungen 5a, 5b an Resampling-Filter 6a, 6b abgegeben. Die Resampling-Filter 6a, 6b führen eine Umtastung durch und geben ein digitales Ausgangssignal über Leitungen 7a, 7b an nachgeschaltete Matchedfilter 8a, 8b ab. 3 shows a receiver 1 with a carrier phase loop 23 into which a carrier phase detector according to the invention is integrated. At the in 3 illustrated embodiment, the receiver receives 1 from a transmitter 2 via a transmission channel 3 an analog received signal. The analog receive signal is provided by an integrated analog / digital converter 4 converted into a digital received signal. The digital received signal is transmitted at a data symbol rate f ADC via internal lines 5a . 5b on resampling filter 6a . 6b issued. The resampling filters 6a . 6b perform a keystroke and give a digital output signal over lines 7a . 7b to downstream Matchedfilter 8a . 8b from.

Das digitale Ausgangssignal der Resampling-Filter 6 ist um einen vorgegebenen Faktor r höher als die Datensymbolrate des von dem Analog-/Digitalwandler 4 abgegebenen digitalen Eingangssignals. Die Matchedfilter 8a, 8b sind an den Übertragungskanal 3 und an den Sender 2 und ggf. an einen Entzerrerschaltkreis angepasst. Dabei ist der Betrag des Faltungsprodukts aus der Impulsantwort des in dem Sender 2 enthaltenen Sendefilters, des Übertragungskanals 3 und ggf. des Entzerrers sowie der Matchedfilter 8a, 8b zur Maximierung des Signalrauschleistungsverhältnisses SNR des Empfangssignals bei den Sollabtastzeitpunkten maximal.The digital output of the resampling filter 6 is higher than the data symbol rate of the analog-to-digital converter by a given factor r 4 output digital input signal. The matched filters 8a . 8b are to the transmission channel 3 and to the transmitter 2 and possibly adapted to an equalizer circuit. The amount of convolution product is the impulse response of the transmitter in the transmitter 2 contained transmission filter, the transmission channel 3 and possibly the equalizer and the matched filter 8a . 8b to maximize the signal-to-noise ratio SNR of the received signal at the target sampling timings at a maximum.

Der Empfänger 1 enthält ferner zu den Matchedfiltern 8a, 8b parallel geschaltete Frequency Match Filter 9a, 9b. Die Übertragungsfunktionen der Frequency Match Filter 9a, 9b sind an die Übertragungsfunktionen der Matchedfilter 8a, 8b angepasst, wobei die Übertragungsfunktion FMF (f) der Frequency Match Filter 9a, 9b im Frequenzbereich gleich der ersten Ableitung der Übertragungsfunktion MF (f) der Matchedfilter 8a, 8b ist. Die Matchedfilter 8a, 8b geben ein gefiltertes digitales Eingangssignal über Leitungen 10a, 10b an die Trägerphasenschleife 23 ab. Dabei ist die Datensymbolrate der Matchedfilter 8a, 8b gleich der Datensymbolrate des von dem Analog-/Digitalwandler 4 abgegebenen digitalen Eingangssignals. Die Frequency Match Filter 9a, 9b sind dezimierend aufgebaut, so dass die nachfolgende Multiplikation im Datensymbolraster erfolgt.The recipient 1 also contains the matched filters 8a . 8b Parallel Frequency Match Filter 9a . 9b , The transfer functions of the Frequency Match Filter 9a . 9b are to the transfer functions of the matched filters 8a . 8b adapted, wherein the transfer function FMF (f) of the frequency match filter 9a . 9b in the frequency range equal to the first derivative of the transfer function MF (f) of the matched filter 8a . 8b is. The matched filters 8a . 8b give a filtered digital input signal over lines 10a . 10b to the carrier phase loop 23 from. Where the data symbol rate is the matched filter 8a . 8b equal to the data symbol rate of the analog-to-digital converter 4 output digital input signal. The Frequency Match Filter 9a . 9b are decimating, so that the subsequent multiplication takes place in the data symbol grid.

Der Empfänger 1 enthält ferner Multiplizierer 11, die die digitalen Ausgangssignale der Matchedfilter 8a, 8b, die ggf. durch einen Dezimationsfilter auf Datensymbolrate frequenzmäßig dezimiert sind, mit dem digitalen Ausgangssignal der Frequency Match Filter 9a, 9b zu einem Taktphasenabweichungsdetektionssignal TP multiplizieren. Das Taktphasenabweichungsdetektionssignal TP wird nach Addition mittels eines Addierers 17 über eine Leitung 12 an ein nachgeschaltetes digitales Schleifenfilter 13 abgegeben. Dem digitalen Schleifenfil ter 13 ist eine NCO (numerian control oscillator) 14 nachgeschaltet, der über eine Steuerleitung 15 ein digitales Steuersignal an die Resamplingfilter 6a, 6b abgibt. Die Resamplingfilter 6a, 6b werden in Abhängigkeit von dem gefilterten Taktphasenabweichungsdetektionssignal TP eingestellt. Die Taktphasendetektion erfolgt bei dem Empfänger 1 basierend auf dem digitalen Ausgangssignal der Matchedfilter 8a, 8b und der Frequency Match Filter 9a, 9b. Die Datensymbolrate der Ausgangssignale der Filter 8, 9 ist höher als die Datensymbolrate des digitalen Eingangssignals. Die beiden Filter 8, 9 sind dezimierend, d.h. die Datensymbolrate ihres Ausgangssignals ist geringer als die Datensymbolrate des erhaltenen digitalen Eingangssignals. Die Filter 8, 9 weisen vorzugsweise die gleiche Gruppenlaufzeit auf.The recipient 1 also contains multipliers 11 , which are the digital output signals of the matched filters 8a . 8b , which may be decimated by a decimation filter to data symbol rate in frequency, with the digital output signal of the frequency match filter 9a . 9b to multiply a clock phase deviation detection signal TP. The clock phase deviation detection signal TP is added after adding by an adder 17 over a line 12 to a downstream digital loop filter 13 issued. The digital loop fenfil ter 13 is an NCO (numeric control oscillator) 14 downstream, via a control line 15 a digital control signal to the resampling filters 6a . 6b emits. The resampling filters 6a . 6b are adjusted in response to the filtered clock phase deviation detection signal TP. The clock phase detection takes place at the receiver 1 based on the digital output signal of the matched filters 8a . 8b and the Frequency Match Filter 9a . 9b , The data symbol rate of the output signals of the filters 8th . 9 is higher than the data symbol rate of the digital input signal. The two filters 8th . 9 are decimating, ie the data symbol rate of their output signal is less than the data symbol rate of the received digital input signal. The filters 8th . 9 preferably have the same group delay.

Die Trägerphasenschleife 23 innerhalb des Empfängers 1 ist eine Regelschleife, die die Trägerphase des Empfangssignals auf die Sollphase von vorgegebenen Solldatensymbolen innerhalb der komplexen Ebene regelt.The carrier phase loop 23 within the recipient 1 is a control loop that controls the carrier phase of the received signal to the desired phase of predetermined nominal data symbols within the complex plane.

4 zeigt die Trägerphasenschleife 23 mit einem Trägerphasendetektor 24 gemäß einer ersten Ausführungsform. Die Trägerphasenschleife 23 empfängt über die Leitungen 10a, 10b von den Matchedfiltern 8a, 8b das gefilterte Empfangssignal. Das Empfangssignal besteht aus einer Folge von Empfangsdatensymbolen. Jedes Empfangsdatensymbol Ein weist einen Realteil I und einen Imaginärteil Q auf. 4 shows the carrier phase loop 23 with a carrier phase detector 24 according to a first embodiment. The carrier phase loop 23 receives over the wires 10a . 10b from the matched filters 8a . 8b the filtered received signal. The received signal consists of a sequence of received data symbols. Each received data symbol E in has a real part I and an imaginary part Q.

Bei der in 4 dargestellten ersten Ausführungsform enthält die Trägerphasenschleife 23 eine Phasenwinkelberechnungseinheit 25. Die Phasenwinkelberechnungseinheit 25 berechnet aus dem Realteil (I) und dem Imaginärteil (Q) des anliegenden Empfangsdatensymbols Ein die Phase φin des Empfangsdatensymbols (Ein) und gibt den berechneten Phasenwinkels φin als digitalen Wert über eine Ausgangsleitung 26 ab. Die Ausgangsleitung 26 der Phasenwinkelberechnungseinheit 25 ist an einen ersten Eingang eines Addierers 27 angeschlossen. Der Addierer 27 weist einen Ausgang auf, der über eine Leitung 28 an eine Verzögerungsschaltung 29 angeschlossen ist. Der Ausgang der Verzögerungsschaltung 29 liegt über eine Leitung 30 an einem Signaleingang 31 des erfindungsgemäßen Trägerphasendetektors 24 gemäß der ersten Ausführungsform an. Der Trägerphasendetektor 24 weist einen Detektorausgang 32 auf, der über eine Rückkoppelleitung 33 mit einem nachgeschalteten digitalen Schleifenfilter 34 verbunden ist. Das digitale Schleifenfilter 34 ist ausgangsseitig über eine Leitung 35 mit einem zweiten Eingang des Addierers 27 verbunden.At the in 4 The first embodiment shown includes the carrier phase loop 23 a phase angle calculation unit 25 , The phase angle calculation unit 25 calculated from the real part (I) and the imaginary part (Q) of the adjacent received data symbol E into the phase φ in the received data symbol (E in ) and outputs the calculated phase angle φ in as a digital value via an output line 26 from. The output line 26 the phase angle calculation unit 25 is to a first input of an adder 27 connected. The adder 27 has an output via a line 28 to a delay circuit 29 connected. The output of the delay circuit 29 is above a pipe 30 at a signal input 31 the carrier phase detector according to the invention 24 according to the first embodiment. The carrier phase detector 24 has a detector output 32 on, via a feedback line 33 with a downstream digital loop filter 34 connected is. The digital loop filter 34 is on the output side via a line 35 with a second input of the adder 27 connected.

Neben dem Detektoreingang 33 und dem Detektorausgang 32 weist der Trägerphasendetektor 24 einen Steuereingang 33 auf, über den eine einstellbare Grenzphase φg angelegt wird. Bei einer Ausführungsform ist die Grenzphase φg programmierbar. Vorzugsweise weist der Trägerphasendetektor 24 eine Speichereinrichtung zum Zwischenspeichern des programmierbaren Phasengrenzwerts φg auf.Next to the detector input 33 and the detector output 32 indicates the carrier phase detector 24 a control input 33 on, over which an adjustable limit phase φ g is applied. In one embodiment, the boundary phase φ g is programmable. Preferably, the carrier phase detector 24 a memory means for latching the programmable phase limit φ g .

5 zeigt ein Blockschaltbild des erfindungsgemäßen Trägerphasendetektors 24 gemäß der ersten Ausführungsform. 5 shows a block diagram of the carrier phase detector according to the invention 24 according to the first embodiment.

Der Trägerphasendetektor 24 dient zur Berechnung des Rückkoppelsignals D, welches an den Detektorausgang 32 abgegeben wird. Dieses Rückkoppelsignal D wird als Ausgangssignal des Trägerphasendetektors 24 über die Leitung 33 an das nachgeschaltete digitale Schleifenfilter 34 innerhalb der Trägerphasenschleife 23 abgegeben.The carrier phase detector 24 is used to calculate the feedback signal D, which at the detector output 32 is delivered. This feedback signal D is used as an output signal of the carrier phase detector 24 over the line 33 to the downstream digital loop filter 34 within the carrier phase loop 23 issued.

Der Trägerphasendetektor 24 enthält einen ersten Phasensubtrahierer 36, der von der berechneten Eingangsphase φin des aktuell anliegenden Empfangsdatensymbols Ein, die von der Phasenwinkelberechnungseinheit 25 berechnet wird, eine konstante einstellbare Phase φc zur Erzeugung einer ersten abgebildeten Phase φ' abzieht. Die konstante Phase φc wird vorzugsweise in einer programmierbaren Speichereinrichtung 37 abgelegt. Die Speichereinrichtung 37 ist über Leitungen 38 mit dem ersten Phasensubtrahierer 36 verbunden. Der Phasensubtrahierer 36 ist ferner eingangsseitig über Leitungen 29 mit dem Detektoreingang 31 verbunden. Ausgangsseitig ist der Phasensubtrahierer 36 über Leitungen 40 an eine Phasendreheinheit 41 angeschlossen, die die abgebildete erste Phase φ', die durch den ersten Phasensubtrahierer 36 berechnet wird, in den ersten Quadranten der komplexen Ebene zur Erzeugung einer zweiten abgebildeten Phase φ'' durch eine Modulo-Operation dreht bzw. mapped.The carrier phase detector 24 contains a first phase subtractor 36 of the calculated input phase φ in the currently applied receive data symbol E in , that of the phase angle calculation unit 25 is calculated subtracts a constant adjustable phase φ c to produce a first imaged phase φ '. The constant phase φ c is preferably in a programmable memory device 37 stored. The storage device 37 is via lines 38 with the first phase subtractor 36 connected. The phase subtractor 36 is also the input side via lines 29 with the detector input 31 connected. The output side is the phase subtractor 36 via lines 40 to a phase rotation unit 41 connected, the the mapped first phase φ ', by the first phase subtractor 36 is calculated in the first quadrant of the complex plane to generate a second mapped phase φ "by a modulo operation.

Ausgangsseitig ist die Phasendreheinheit 41 über Leitungen 42 an einen zweiten Phasensubtrahierer 43 angeschlossen, der von der zweiten abgebildeten Phase φ'', die von der Phasendreheinheit 41 abgegeben wird, den halben Phasenabstand zwischen zwei äquidistanten Solldatensymbolen Esoll zur Erzeugung einer dritten abgebildeten Phase φ''' abzieht. Beträgt die Anzahl der Solldatensymbole Esoll innerhalb der komplexen Ebene m, so beträgt der halbe Phasenabstand zwischen zwei äquidistanten Solldatensymbolen 360°/2m. Beispielsweise sind bei einem 4 PSK-moduliertem Signal vier äquidistante Solldatensymbole vorgesehen, deren Phasenabstand zueinander 90° beträgt. Der halbe Phasenabstand beträgt somit 45°. Bei einer bevorzugten Ausführungsform ist der halbe Phasenabstand von 360°/2m in einer weiteren programmierbaren Speichereinheit 44 abgelegt, die über Leitungen 45 an einen zweiten Phasensubtrahierer 43 angeschlossen ist. Der zweite Phasensubtrahierer 43 gibt die berechnete dritte abgebildete φ''' über eine Leitung 46 an einen ersten Eingang eines Komparators 47 ab. Der Komparator 47 weist einen zweiten Eingang auf, der über Leitungen 48 an den Einstelleingang 33 des Trägerphasendetektors 44 angeschlossen ist. Der Komparator 47 vergleicht die dritte abgebildete Phase φ''' mit der angelegten bzw. programmierten Grenzphase φg zur Erzeugung eines Steuersignals, das über eine Steuerleitung 49 an einen Steuereingang eines Multiplexers 50 abgegeben wird.The output side is the phase rotation unit 41 via lines 42 to a second phase subtractor 43 connected, that of the second imaged phase φ '', that of the phase rotation unit 41 is output, half the phase difference between two equidistant nominal data symbols E is deducted to produce a third mapped phase φ '''. If the number of nominal data symbols E soll is within the complex plane m, the half phase difference between two equidistant nominal data symbols is 360 ° / 2 m. For example, four equidistant nominal data symbols are provided in a 4 PSK-modulated signal whose Phase difference is 90 ° to each other. Half the phase difference is thus 45 °. In a preferred embodiment, the half phase spacing is 360 ° / 2m in another programmable memory unit 44 filed over lines 45 to a second phase subtractor 43 connected. The second phase subtractor 43 gives the calculated third mapped φ '''over a line 46 to a first input of a comparator 47 from. The comparator 47 has a second input via lines 48 to the adjustment input 33 of the carrier phase detector 44 connected. The comparator 47 compares the third mapped phase φ '''with the applied or programmed limit phase φ g for generating a control signal via a control line 49 to a control input of a multiplexer 50 is delivered.

Der Multiplexer 50 weist einen ersten Multiplexereingang 51 und einen zweiten Multiplexereingang 52 auf. Der erste Multiplexereingang 51 ist über Leitungen 53 mit dem Ausgang des zweiten Phasensubtrahierers 43 verbunden und empfängt die dritte abgebildete Phase φ'''. Der zweite Multiplexereingang 52 empfängt ein gewichtetes Rückkoppelsignal von einer Gewichtungsschaltung 54 innerhalb des Trägerphasendetektors 24. Die Gewichtungsschaltung 54 weist einen ersten Signaleingang 55 auf, der über eine Leitung 56 den einstellbaren Phasengrenzwert φgrenz erhält. Die Gewichtungsschaltung 54 weist einen weiteren Signaleingang 57 auf, der über eine Leitung 58 an einen Abzweigungsknoten 59 der Leitung 23 angeschlossen ist. Die Gewichtungsschaltung 54 erhält über den zweiten Eingang 57 die von der zweiten Phasensubstrahiereinrichtung 43 berechnete dritte Phase φ'''. Der Multiplexer 50 weist zudem einen Ausgang 60 auf, der über Leitungen 61 mit dem Detektorausgang 32 verbunden ist.The multiplexer 50 has a first multiplexer input 51 and a second multiplexer input 52 on. The first multiplexer input 51 is via lines 53 with the output of the second phase subtractor 43 and receives the third mapped phase φ '''. The second multiplexer input 52 receives a weighted feedback signal from a weighting circuit 54 within the carrier phase detector 24 , The weighting circuit 54 has a first signal input 55 up, over a wire 56 receives the adjustable phase limit φ limit . The weighting circuit 54 indicates another signal input 57 up, over a wire 58 to a branching node 59 the line 23 connected. The weighting circuit 54 receives via the second entrance 57 that of the second phase substrahter 43 calculated third phase φ '''. The multiplexer 50 also has an exit 60 on that over wires 61 with the detector output 32 connected is.

Die Gewichtungsschaltung 54 berechnet in Abhängigkeit von der dritten abgebildeten Phase φ''', die an dem Signaleingang 57 anliegt, und von der einstellbaren Grenzphase φg, die an dem Eingang 55 anliegt, ein gewichtetes Rückkoppelsignal Db, wobei:

Figure 00150001
The weighting circuit 54 calculated as a function of the third mapped phase φ '''at the signal input 57 is applied, and by the adjustable limit phase φ g , at the input 55 is present, a weighted feedback signal D b , wherein:
Figure 00150001

Hierzu erhält die Gewichtungsschaltung 54 einen Berechnungsblock 54a, dessen Ausgang über eine Leitung 54b mit einem ersten Multiplizierer 54c verbunden ist. Darüber hinaus enthält die Gewichtungsschaltung 54 einen Subtrahierer 54d, der von dem halben Phasenabstand 360°/2m, welcher vorzugsweise in einer programmierbaren Speichereinrichtung 54e abgelegt ist, den dritten abgebildeten Phasenwinkel φ''' abzieht. 5 dementsprechend ändern. Der Ausgang des Subtrahierers 54d ist mit einem weiteren Multiplizierer 54f innerhalb der Gewichtungsschaltung 54 verbunden. Der Ausgang des Multiplizierers 54f ist an den zweiten Signaleingang des Multiplizierers 54c angeschlossen, dessen Ausgang seinerseits über eine Leitung 54g mit dem zweiten Multiplexereingang 52 verbunden ist. Eine Vorzeichenberechnungseinheit 54h der Gewichtungsschaltung 54 berechnet das Vorzeichen (SIGN) der dritten abgebildeten Phase φ''' und gibt es an den zweiten Eingang des Multiplizierers 54f ab.The weighting circuit receives this 54 a calculation block 54a whose output is via a line 54b with a first multiplier 54c connected is. In addition, the weighting circuit contains 54 a subtractor 54d of the half phase spacing 360 ° / 2m, which is preferably in a programmable memory device 54e is stored, the third imaged phase angle φ '''subtracts. 5 change accordingly. The output of the subtractor 54d is with another multiplier 54f within the weighting circuit 54 connected. The output of the multiplier 54f is to the second signal input of the multiplier 54c connected, whose output in turn via a line 54g with the second multiplexer input 52 connected is. A sign calculation unit 54h the weighting circuit 54 calculates the sign (SIGN) of the third mapped phase φ '''and gives it to the second input of the multiplier 54f from.

Der Multiplexer 50 des Trägerphasendetektors 24 wird durch das von dem Komparator 47 erzeugte Steuersignal angesteuert und schaltet zwischen seinen beiden Signaleingängen 51 und 52 um. Der Multiplexer 50 schaltet ein zu der dritten abgebildeten Phase φ''' proportionales Rückkoppelsignal Da an den Ausgang 32 des Trägerphasendetektors 24 durch, wenn der Komparator 47 erfasst, dass die dritte abgebildete Phase φ''' kleiner ist als die angelegte Grenzphase φg.The multiplexer 50 of the carrier phase detector 24 is by the comparator 47 generated control signal and switches between its two signal inputs 51 and 52 around. The multiplexer 50 switches to the third mapped phase φ '''proportional feedback signal Da to the output 32 of the carrier phase detector 24 through when the comparator 47 detects that the third imaged phase φ '''is smaller than the applied limit phase φ g .

Umgekehrt schaltet der Multiplexer 50 das durch die Gewichtungsschaltung 54 berechnete Rückkoppelsignal Db an den Ausgang 32 des Trägerphasendetektors 24 durch, wenn der Komparator 47 erfasst, dass die dritte abgebildete Phase φ''' größer oder gleich der Grenzphase φg ist.Conversely, the multiplexer switches 50 that through the weighting circuit 54 calculated feedback signal D b to the output 32 of the carrier phase detector 24 through when the comparator 47 detects that the third imaged phase φ '''is greater than or equal to the boundary phase φ g .

Bei der in 5 dargestellten ersten Ausführungsform des Trägerphasendetektors 24 wird der Phasenwinkel bzw. die Winkelinformation ohne Ampitudeninformation verarbeitet. Die Funktion des Trägerphasendetektors 24 gemäß 5 lässt sich durch folgende Gleichungen beschreiben:

Figure 00160001
Figure 00170001
wobei Im den Imaginärteil des Empfangsdatensymbols Ein und Re den Realteil des Empfangsdatensymbols darstellt, wobei φc eine konstante Phase zur Feinjustierung darstellt und wobei φg eine vorzugsweise extern programmierbare Grenzfrequenz ist. m ist die Anzahl der äquidistanten Solldatensymbole, wobei für Q PSK m = 4, für 8 PSK m = 8 und für 16 PSK m = 16 gilt.At the in 5 illustrated first embodiment of the carrier phase detector 24 the phase angle or angle information is processed without the information of the amp. The function of the carrier phase detector 24 according to 5 can be described by the following equations:
Figure 00160001
Figure 00170001
where Im represents the imaginary part of the received data symbol E in and Re represents the real part of the received data symbol, where φ c represents a constant phase for fine adjustment, and where φ g is a preferably externally programmable cutoff frequency. m is the number of equidistant nominal data symbols, with Q PSK m = 4, 8 PSK m = 8 and 16 PSK m = 16.

6a dient zur Erläuterung der Funktionsweise des erfindungsgemäßen Trägerphasendetektors 24 für den Fall, dass ein Q PSK-moduliertes Empfangssignal empfangen wird. 6a stellt die komplexe Ebene dar mit vier Quadranten I-IV, wobei in jedem Quadranten ein Sollempfangsdatensymbol Fsoll liegt. Bei Q PSK, d.h. bei m = 4 beträgt der Phasenabstand zwischen zwei Solldatensymbolen Esoll 360°/m = 90°. Die Grenze zwischen zwei Entscheidungsbereichen wird durch eine Mittenphase φmitte bestimmt, die sich in der Mitte zwischen den beiden Sollphasen von äquidistanten Solldatensymbolen befindet, wobei diese Mittenphase jeweils von einem äquidistanten Solldatensymbol um den halben Phasenabstand zwischen den Solldatensymbolen beabstandet liegt, d.h. der Phasenabstand Δφ zwischen der Mittenphase φmitte und der Sollphase φsoll des Solldatensymbols beträgt 360°/2m. Bei dem in 6a dargestellten Beispiel beträgt der Abstand der Mittenphase φmitte zu der Sollphase 45°. Die Mittenphase, die die Grenze zwischen den Entscheidungsbereichen für das erste Solldatensymbol Esoll1 im Quadranten I und dem vierten Solldatensymbol Esoll4 im Quadranten IV darstellt, beträgt bei dem dargestellten Beispiel in 6a φmitte = 0°. Die weiteren Mittenphasen in dem in 6a dargestellten Beispiel betragen φmitte2 = 90°, φmitte3 = 180° und φmitte4 = 270°. 6a serves to explain the operation of the carrier phase detector according to the invention 24 in the event a Q PSK modulated receive signal is received. 6a represents the complex plane with four quadrants I-IV, with a nominal receive data symbol F soll in each quadrant. At Q PSK, ie at m = 4, the phase separation between two nominal data symbols E soll is 360 ° / m = 90 °. The boundary between two decision areas is determined by a middle phase φ center , which is located in the middle between the two desired phases of equidistant nominal data symbols, this center phase in each case being spaced from an equidistant nominal data symbol by half the phase distance between the nominal data symbols, ie the phase separation Δφ between the center phase φ middle and the target phase φ soll of the nominal data symbol is 360 ° / 2m. At the in 6a shown example, the distance of the center phase φ middle to the target phase 45 °. The middle phase, which represents the boundary between the decision areas for the first nominal data symbol E soll 1 in the quadrant I and the fourth nominal data symbol E soll 4 in the quadrant IV, is in the illustrated example in FIG 6a φ middle = 0 °. The other middle phases in the in 6a shown example are φ middle 2 = 90 °, φ middle 3 = 180 ° and φ middle 4 = 270 °.

Dementsprechend regelt die Trägerphasenschleife 23, die den Trägerphasendetektor 24 beinhaltet, die Trägerphase auf die Sollphase φsoll1 des ersten Solldatensymbols Esoll1 für jedes Empfangsdatensymbol das sich im ersten Quadranten der komplexen Ebene gemäß 6a befindet. Hierzu berechnet der Trägerphasendetektor 24 in Abhängigkeit von dem Realteil und dem Imaginärteil des empfangenen Datensymbols Ein ein Rückkoppelsignal D, welches an das nachgeschaltete digitale Schleifenfilter 34 abgegeben wird.Accordingly, the carrier phase loop controls 23 including the carrier phase detector 24 includes, the carrier phase to the target phase φ soll 1 of the first target data symbol E soll 1 for each received data symbol located in the first quadrant of the complex plane according to 6a located. To do this, the carrier phase detector calculates 24 depending on the real part and the imaginary part of the received data symbol E in a feedback signal D, which is connected to the downstream digital loop filter 34 is delivered.

Bei dem erfindungsgemäßen Trägerphasendetektor 24 werden allerdings diejenigen Empfangsdatensymbole Ein, deren Phase φin in einem der schraffiert dargestellten Grenzphasenbereiche liegt, bei der Berechnung des Rückkoppelsignals D graduell schwächer gewichtet. Die schraffiert dargestellten Grenzphasenbereiche liegen jeweils symmetrisch zu einer Mittenphase, die sich in der Mitte zwischen den beiden Sollphasen von äquidistanten Solldatensymbolen Esoll befindet. Die Phasenausdehnung eines Grenzphasenbereichs wird durch die einstellbare Grenzphase φg festgelegt.In the carrier phase detector according to the invention 24 However, those received data symbols E in whose phase φ in lies in one of the border phase areas shown hatched are gradually weighted less in the calculation of the feedback signal D. The border phase areas shown hatched are in each case symmetrical to a middle phase, which is located in the middle between the two desired phases of equidistant nominal data symbols E soll . The phase expansion of a boundary phase region is defined by the adjustable boundary phase φ g .

Bei dem in 6a dargestellten Beispiel empfängt der Empfänger 1 sequentiell vier Empfangsdatensymbole E1, E2, E3, E4. Dabei entspricht das erste Empfangsdatensymbol E1 genau dem Solldatensymbol Esoll1, das zweite Empfangsdatensymbol liegt in der Nähe des Solldatensymbols Esoll1 und weist somit eine relativ geringe Phasenabweichung zu der Sollphase φsoll1 auf. Die beiden übrigen Empfangsdatensymbole E3, E4 liegen in Grenzphasenbereichen.At the in 6a the example shown receives the receiver 1 sequentially four reception data symbols E1, E2, E3, E4. Here, the first received data symbol E1 corresponds exactly to the desired data symbol E is to 1, the second received data symbol is located in the vicinity of the target data symbol E is to 1, and thus has to φ a relatively small phase deviation to the target phase 1 on. The other two received data symbols E3, E4 are in boundary phase regions.

Der Trägerphasendetektor 24 berechnet bei diesem Beispiel das Rückkoppelsignal D entsprechend folgender Tabelle:The carrier phase detector 24 calculates in this example the feedback signal D according to the following table:

Figure 00190001
Tabelle 3
Figure 00190001
Table 3

Wie man der Tabelle 3 entnehmen kann wird für denjenigen Wert der genau dem Solldatensymbol entspricht und somit keine Phasenabweichung von der Sollphase aufweist, ein digitales Rückkoppelsignal von D = 0 berechnet. Die in den beiden Grenzphasenbereichen liegenden Empfangsdatensymbole E3, E4 werden relativ schwach gewichtet. Für E3 = (0, 1; 1,9) berechnet der Trägerphasendetektor ein Rückkoppelsignal D = 0, 1 und für E4 = (1, 9; 0,1) berechnet der Trägerphasendetektor 29 ein digitales Rückkoppelsignal von D = –0,1.As can be seen from Table 3, a digital feedback signal of D = 0 is calculated for that value which corresponds exactly to the nominal data symbol and thus has no phase deviation from the nominal phase. The reception data symbols E3, E4 lying in the two boundary phase areas are weighted relatively weakly. For E3 = (0, 1, 1.9), the carrier phase detector calculates a feedback signal D = 0, 1 and for E4 = (1, 9, 0.1) the carrier phase detector calculates 29 a digital feedback signal of D = -0.1.

Vergleicht man Tabelle 3 mit Tabelle 1 für den DD-Trägerphasendetektor nach dem Stand der Technik und mit Tabelle 2 für den NDA-Trägerphasendetektor nach dem Stand der Technik erkennt man, dass die Varianz des Rückkoppelsignals D, welches von dem Trägerphasendetektor 24 gemäß der Erfindung berechnet wird, im Vergleich zu dem Rückkoppelsignal D der herkömmlichen Trägerphasendetektoren erheblich geringer ist. Kurze Störimpulse bzw. Empfangsdatensymbole die in den Grenzphasenbereichen liegen, werden durch den erfindungsgemäßen Trägerphasendetektor 24 verhältnismäßig schwach gewichtet. Der erfindungsgemäße Trägerphasendetektor 24 gewichtet daher relativ unzuverlässige Empfangsdatensymbole, die sich in den Grenzphasenbereichen befinden, schwach. Aufgrund der daraus resultierenden geringen Varianz des Rückkoppelsignals D kann die Schleifenverstärkung des nachgeschalteten digitalen Schleifenfilters 34 relativ hoch eingestellt werden. Dies führt dazu, dass die Einschwingzeit der Trägerphasenschleife 23 gering ist, so dass der Empfänger ein besseres Einschwingverhalten aufweist.Comparing Table 3 with Table 1 for the prior art DD carrier phase detector and Table 2 for the NDA carrier phase detector of the prior art, it is seen that the variance of the feedback signal D produced by the carrier phase detector 24 is calculated according to the invention, compared to the feedback signal D of the conventional carrier phase detectors is considerably lower. Short interference pulses or reception data symbols which lie in the boundary phase regions are detected by the carrier phase detector according to the invention 24 relatively weak weighted. The carrier phase detector according to the invention 24 therefore, weights relatively unreliable receive data symbols located in the boundary phase areas. Due to the resulting low variance of the feedback signal D, the loop gain of the downstream digital loop filter 34 be set relatively high. This causes the settling time of the carrier phase loop 23 is low, so that the receiver has a better transient response.

Bei der im Zusammenhang mit 5 beschriebenen Ausführungsform des erfindungsgemäßen Trägerphasendetektors 24 wird ein Empfangsdatensymbol, dessen Phase in einem Grenzphasenbereich liegt, durch den Trägerphasendetektor 24 linear abfallend gewichtet.When related to 5 described embodiment of the carrier phase detector according to the invention 24 When a received data symbol whose phase is in a boundary phase region is detected by the carrier phase detector 24 weighted linearly sloping.

Bei einer alternativen Ausführungsform des erfindungsgemäßen Trägerphasendetektors 24 wird ein Empfangsdatensymbol, dessen Phase in einem Grenzphasenbereich liegt, durch den Trägerphasendetektor 24 quadratisch abfallend gewichtet.In an alternative embodiment of the carrier phase detector according to the invention 24 When a received data symbol whose phase is in a boundary phase region is detected by the carrier phase detector 24 square sloping weighted.

6b dient zur Erläuterung der Funktionsweise des Trägerphasendetektors 24 gemäß der ersten Ausführungsform, wie er in 5 dargestellt ist. Die Funktionsweise des Trägerphasendetektors 24 wird anhand eines Empfangsdatensymbols schrittweise erläutert. 6b serves to explain the operation of the carrier phase detector 24 according to the first embodiment, as in 5 is shown. The operation of the carrier phase detector 24 is explained in steps using a receive data symbol.

Das von der Phasenwinkelberechnungseinheit 25 berechnete Phasensignal φin des Empfangsdatensymbols Ein liegt bei dem in 6b dargestellten Beispiel bei 50°. Die Sollphase des Solldatensymbols Esoll = (1, 1) beträgt 45°. Der erste Phasensubtrahierer 36 empfängt die berechnete Phase φin und subtrahiert davon eine konstante einstellbare Justierungsphase φc zur Erzeugung einer ersten abgebildeten Phase φ'. Bei dem gewählten Beispiel sei φc = 0. Die abgebildete erste Phase φ' wird der Phasendreheinheit 41 zugeführt, die die abgebildete erste Phase φ' in den ersten Quadranten (I) der komplexen Ebene zur Erzeugung einer zweiten abgebildeten Phase φ'' dreht. Hierzu führt die Phasendreheinheit 41 eine Modulo-Operation aus. Bei dem gewählten Beispiel befindet sich die Phase des Empfangsdatensymbols bereits in dem ersten Quadranten der komplexen Ebene, so dass die zweite abgebildete Phase φ'' gleich der ersten abgebildeten Phase φ' ist und 50° beträgt.That of the phase angle calculation unit 25 calculated phase signal φ in the received data symbol E in lies in the in 6b Example shown at 50 °. The nominal phase of the nominal data symbol E soll = (1, 1) is 45 °. The first phase subtractor 36 receives the calculated phase φ in and subtracts therefrom a constant adjustable adjustment phase φ c to produce a first imaged phase φ '. In the example chosen let φ c = 0. The mapped first phase φ 'becomes the phase rotation unit 41 which rotates the imaged first phase φ 'into the first quadrant (I) of the complex plane to produce a second imaged phase φ ". This leads to the phase rotation unit 41 a modulo operation. In the example chosen, the phase of the received data symbol is already in the first quadrant of the complex plane, so that the second imaged phase φ "equals the first imaged phase φ 'and is 50 °.

Anschließend wird durch den zweiten Phasensubtrahierer 43 von der zweiten abgebildeten Phase φ'' der halbe Phasenabstand zwischen zwei äquidistanten Solldatensymbolen zur Erzeugung einer dritten abgebildeten Phase φ''' abgezogen. Der halbe Phasenabstand zwischen zwei äquidistanten Solldatensymbolen Isoll beträgt bei dem in 6b dargestellten Beispiel für m = 4 45°. Die dritte abgebildete Phase φ''', die von dem zweiten Phasensubtrahierer 43 abgegeben wird, beträgt somit 50°–45° = 5°.Subsequently, by the second phase subtractor 43 from the second mapped phase φ "half the phase difference between two equidistant nominal data symbols is subtracted to produce a third mapped phase φ '". The half phase difference between two equidistant nominal data symbols I soll is at the in 6b Example shown for m = 4 45 °. The third imaged phase φ '''generated by the second phase subtractor 43 is discharged, thus 50 ° -45 ° = 5 °.

Der Komparator 47 vergleicht die dritte abgebildete Phase φ''' mit einer einstellbaren Grenzphase φgrenz, die in dem dargestellten Beispiel beispielsweise 40° beträgt.The comparator 47 compares the third mapped phase φ '''with an adjustable limit phase φ grenz , which is for example 40 ° in the illustrated example.

Da die dritte abgebildete Phase φ''' = 5° kleiner ist als die Grenzphase φg = 40° ist, erzeugt der Komparator 47 ein Steuersignal, welches an den Multiplexer 50 angelegt wird und den ersten Eingang 51 des Multiplexers an den Ausgang des Multiplexers 60 schaltet. Das von dem Trägerphasendetektor 24 an seinem Ausgang 32 abgegebene Rückkoppelsignal D ist somit ein zu der dritten abgebildeten Phase φ''' proportionales Signal (D = Da). Befindet sich somit das Empfangsdatensymbol Ein nicht im Grenzphasenbereich wird durch den Multiplexer 50 ein von der Phasenabweichung zwischen dem Empfangsdatensymbol Ein und dem Solldatensymbol Esoll proportionales Rückkoppelsignal Da abgegeben. Die Phasenabweichung Δφ beträgt bei dem in 6b dargestellten Beispiel zwischen dem Empfangsdatensymbol Ein und dem Solldatensymbol Esoll 5°. Das Ausgangssignal Da des Trägerphasendetektors 24 ist proportional zu dieser berechneten Phasenabweichung.Since the third imaged phase φ '''= 5 ° is smaller than the limit phase φ g = 40 °, the comparator generates 47 a control signal, which is sent to the multiplexer 50 is created and the first entrance 51 of the multiplexer to the output of the multiplexer 60 on. That of the carrier phase detector 24 at its exit 32 output feedback signal D is thus a proportional to the third phase φ '''signal (D = D a ). Thus, if the receive data symbol E in is not in the boundary phase range, it is through the multiplexer 50 a feedback signal Da proportional to the phase deviation between the received data symbol E in and the nominal data symbol E soll is output. The phase deviation Δφ is at the in 6b example shown between the received data symbol E in and the target data symbol E to 5 °. The output signal Da of the carrier phase detector 24 is proportional to this calculated phase deviation.

Liegt umgekehrt das Empfangdatensymbol Ein in einem Grenzphasenbereich, wird das Empfangsdatensymbol durch den Trägerphasendetektor linear abfallend gewichtet. Der Multiplexer 50 wird in diesem Falle durch den Komparator 47 auf den zweiten Eingang 52 durchgeschaltet und gibt das Ausgangssignal der Gewichtungsschaltung 54 an den Ausgang 32 des Trägerphasende tektors 24 ab. Das von der Gewichtungsschaltung 54 berechnete gewichtete Rückkoppelsignal Db beträgt dabei:

Figure 00220001
Conversely, when the reception data symbol E in is in a boundary phase area, the reception data symbol is linearly weighted by the carrier phase detector. The multiplexer 50 is in this case by the comparator 47 to the second entrance 52 and outputs the output of the weighting circuit 54 to the exit 32 of the carrier phase detector 24 from. That of the weighting circuit 54 calculated weighted feedback signal D b is:
Figure 00220001

7 zeigt die Kennlinie des erfindungsgemäßen Trägerphasendetektors 24 gemäß der in 5 dargestellten ersten Ausführungsform. 7 shows the characteristic of the carrier phase detector according to the invention 24 according to the in 5 illustrated first embodiment.

In einem ersten Phasenbereich, der um die Sollphase φsoll eines Solldatensymbols herum liegt, steigt die Kennlinie linear proportional zu der Phase des Empfangssignals an. Sobald die einstellbare Grenzphase φgrenz erreicht ist, fällt die Kennlinie des berechneten Rückkoppelsignals D linear ab, bis die Mittenphase φmitte zwischen zwei Empfangsdatensymbolen erreicht ist. Die in 7 dargestellte Kennlinie zeigt einen linearen Abfall der Kennlinie im Grenzphasenbereich. Bei einer alternativen Ausführungsform werden die Empfangsdatensymbole in dem Grenzphasenbereich quadratisch abfallend gewichtet.In a first phase range, which lies around the nominal phase φ soll of a nominal data symbol, the characteristic increases linearly in proportion to the phase of the received signal. As soon as the settable limit phase φ limit has been reached, the characteristic of the calculated feedback signal D decreases linearly until the middle phase φ mid between two received data symbols is reached. In the 7 shown characteristic shows a linear decrease of the characteristic in the boundary phase region. In an alternative embodiment, the receive data symbols in the boundary phase region are weighted in a squarely decreasing manner.

8a, 8b zeigen den Kennlinienverlauf für eine Folge von Empfangsdatensymbolen bei einem herkömmlichen DD- Trägerphasendetektor nach dem Stand der Technik und einen erfindungsgemäßen Trägerphasendetektor 24. Bei dem herkömmlichen DD-Trägerphasendetektor besteht ein harter Übergang an den Grenzen zwischen den Empfangsdatensymbolen wie in 8a ersichtlich ist. Liegt die Phase eines Empfangsdatensymbols in der Nähe der Mittenfrequenz, die jeweils in der Mitte zwischen zwei Sollphasen von äquidistanten Solldatensymbolen liegt, kann bei geringster Phasenschwankung der DD-Trägerphasendetektor ein Rückkoppelsignal D mit einer Amplitude +Dmax oder einer Amplitude –Dmax abgeben. Dementsprechend ist die Varianz des Rückkoppelsignals D bei einem derartigen DD-Trägerphasendetektor nach dem Stand der Technik relativ hoch. Zudem werden diejenigen Empfangsdatensymbole, die im Grenzphasenbereich auftreten und somit eigentlich besonders unzuverlässig sind, besonders stark gewichtet. 8a . 8b show the characteristic curve for a sequence of received data symbols in a conventional DD carrier phase detector according to the prior art and a carrier phase detector according to the invention 24 , In the conventional DD carrier phase detector, there is a hard transition at the boundaries between the reception data symbols as in FIG 8a is apparent. If the phase of a received data symbol in the vicinity of the center frequency, which is in each case in the middle between two desired phases of equidistant nominal data symbols, the DD carrier phase detector can deliver a feedback signal D with an amplitude + D max or an amplitude -D max with the least phase fluctuation. Accordingly, the variance of the feedback signal D in such a prior art DD carrier phase detector is relatively high. In addition, those receive data symbols that occur in the boundary phase area and thus are actually particularly unreliable, particularly weighted.

Die 8b zeigt demgegenüber den Verlauf der Kennlinie des erfindungsgemäßen Trägerphasendetektors 24 über mehrere Empfangssymbolgrenzen hinweg. Wie man aus 8b gut erkennen kann, besteht an der Grenze zwischen zwei Empfangsdatensymbolen des erfindungsgemäßen Trägerphasendetektors 24 ein weicher Übergang, d.h. die Kennlinie gemäß 8a weist keine Amplitudensprünge auf. Empfangsdatensymbole deren Phase in einem Grenzphasenbereich liegt werden linear abfallend graduell schwächer gewichtet.The 8b shows the course of the characteristic of the carrier phase detector according to the invention 24 across multiple receive symbol boundaries. How to get out 8b can recognize well exists at the boundary between two received data symbols of the carrier phase detector according to the invention 24 a soft transition, ie the characteristic according to 8a has no amplitude jumps. Reception data symbols whose phase is in a boundary phase range are weighted linearly decreasing gradually.

9 zeigt weitere Kennlinien des erfindungsgemäßen Trägerphasendetektors 24. Der Trägerphasendetektor 24 empfängt die berechnete Empfangsphase φin über n+1 Datenleitungen, wobei n in dem dargestellten Beispiel neun beträgt (n = 9). Dementsprechend wird die Empfangssollphase bei dem in 9 dargestellten Beispiel in 1.024 Bitschritte aufgelöst. Beträgt beispielsweise die Mittenfrequenz 95°, entspricht dies einem Bitwert von 512. Durch Änderung der einstellbaren Grenzfrequenz φgrenz verändert sich die Kennlinie des Trägerphasendetektors 24. 9a stellt einen relativ hohen Phasengrenzwert φgrenz dar, während 9c einen relativ niedrigen Phasengrenzwert φgrenz zeigt. Durch Einstellung der Grenzfrequenz φgrenz kann die Kennlinie des Trägerphasendetektors eingestellt werden, wobei die Kennlinieneinstellung maßgeblich das Einschwingverhalten der Trägerphasenschleife 23 bestimmt. 9 shows further characteristics of the carrier phase detector according to the invention 24 , The carrier phase detector 24 receives the calculated reception phase φ in over n + 1 data lines, where n is nine in the illustrated example (n = 9). Accordingly, the receiving target phase at the in 9 Darge set example to 1,024 bit steps. If, for example, the center frequency is 95 °, this corresponds to a bit value of 512. Changing the adjustable limit frequency φ limit changes the characteristic curve of the carrier phase detector 24 , 9a represents a relatively high phase limit φ limit while 9c shows a relatively low phase limit φ limit . By adjusting the cutoff frequency φ limit , the characteristic curve of the carrier phase detector can be set, wherein the characteristic setting decisively determines the transient response of the carrier phase loop 23 certainly.

10 zeigt eine zweite Trägerphasenschleife 23, die einen Trägerphasendetektor 24 gemäß einer zweiten Ausführungsform der Erfindung beinhaltet. Die Trägerphasenschleife 23 empfängt über die Leitung 10a, 10b den Realteil und den Imagi närteil eines Empfangsdatensymbols und mischt es mittels eines Mischers 62 mit dem gefilterten Ausgangssignal des digitalen Schleifenfilters 34. Das gemischte Ausgangssignal wird durch eine Verzögerungsschaltung 29 verzögert und an zwei Eingänge 31a, 3lb des Trägerphasendetektors 24 abgegeben. Der Trägerphasendetektor 24 gemäß der zweiten Ausführungsform weist ebenfalls einen Einstelleingang 33 zum Anlegen eines Faktors K auf. Bei dem Trägerphasendetektor 24 gemäß der zweiten Ausführungsform wird keine Grenzphase φgrenz angelegt, sondern eine Konstante K, durch die eine Signalrauschanpassung durchführbar ist. Für ein 4 PSK-moduliertes Empfangssignal lässt sich die Funktion des Trägerphasendetektors 24 gemäß der zweiten Ausführungsform gemäß der folgenden Gleichungen beschreiben:

Figure 00240001
10 shows a second carrier phase loop 23 containing a carrier phase detector 24 according to a second embodiment of the invention. The carrier phase loop 23 receives over the line 10a . 10b the real part and the imaginary part of a reception data symbol and mix it by means of a mixer 62 with the filtered output of the digital loop filter 34 , The mixed output is through a delay circuit 29 delayed and to two inputs 31a . 3lb of the carrier phase detector 24 issued. The carrier phase detector 24 according to the second embodiment also has a setting input 33 for creating a factor K. In the carrier phase detector 24 According to the second embodiment, no boundary phase φ grenz is applied, but a constant K, through which a signal noise adjustment is feasible. For a 4 PSK-modulated received signal, the function of the carrier phase detector can be 24 according to the second embodiment, according to the following equations:
Figure 00240001

11 zeigt das Verhalten des Q PSK- Trägerphasendetektors 24 gemäß 10 für unterschiedliche Kanalbedingungen. Ist der Kanal 3 gering verrauscht, wird die Konstante K hoch eingestellt, z.B. K = 8, wie in 11a zu sehen ist. Weist der Kanal hingegen ein starkes Rauschen auf, wird K relativ gering eingestellt, z.B. K = 2, wie in 11c dargestellt. Durch Einstellung der Konstante K kann das Signalrauschverhältnis SNR angepasst werden. Bei der in 10 dargestellten zweiten Ausführungsform des Trägerphasendetektors erhält der Trägerphasendetektor 24 über die Leitungen 30a, 30b einen Realteil und den Imaginärteil des gemischten Empfangssignals, d.h. dem Trägerphasendetektor 24 steht neben der Winkelinformation auch eine Information über die Amplitude des Empfangsdatensymbols zur Verfügung. 11 shows the behavior of the Q PSK carrier phase detector 24 according to 10 for different channel conditions. Is the channel 3 slightly noisy, the constant K is set high, eg K = 8, as in 11a you can see. If, on the other hand, the channel has a high level of noise, K is set relatively low, eg K = 2, as in 11c shown. By setting the constant K, the signal-to-noise ratio SNR can be adjusted. At the in 10 shown second embodiment of the carrier phase detector receives the carrier phase detector 24 over the wires 30a . 30b a real part and the imaginary part of the mixed received signal, ie the carrier phase detector 24 In addition to the angle information, information about the amplitude of the received data symbol is also available.

Für K = 2 ergibt sich folgendes Rückkoppelsignal für vier Empfangsdatensymbole:For K = 2 the following feedback signal results for four Receiving data symbols:

Figure 00250001
Tabelle 4
Figure 00250001
Table 4

Für einen 8 PSK-Trägerphasendetektor 24 gemäß der zweiten Ausführungsform wird das Rückkoppelsignal D wie folgt berechnet:

Figure 00250002
For an 8 PSK carrier phase detector 24 According to the second embodiment, the feedback signal D is calculated as follows:
Figure 00250002

Figure 00260001
Figure 00260001

12 zeigt Diagramme für ein 8 PSK- Trägerphasendetektor 24 gemäß der zweiten Ausführungsform, wobei wiederum φg für unterschiedliche Rauschbedingungen im Kanal eingestellt wird. Der Trägerphasendetektor 24 gemäß der zweiten Ausführungsform bietet somit den Vorteil, dass neben der Reduzierung der Varianz des Rückkoppelsignals D und der damit verbundenen Verbesserung des Einschwingverhaltens des Empfängers zusätzlich auch eine Adaption an das in dem Übertragungskanal eingekoppelte störende Rauschen erfolgen kann. 12 shows diagrams for an 8 PSK carrier phase detector 24 according to the second embodiment, again setting φ g for different noise conditions in the channel. The carrier phase detector 24 according to the second embodiment thus offers the advantage that in addition to the reduction of Variance of the feedback signal D and the associated improvement of the transient response of the receiver in addition also an adaptation to the coupled in the transmission channel disturbing noise can be done.

11
Empfängerreceiver
22
Sendertransmitter
33
Kanalchannel
44
Analog-/DigitalwandlerAnalog / digital converter
5a, 5b5a, 5b
Leitungencables
6a, 6b6a, 6b
Resamplingfilterresampling
7a, 7b7a, 7b
Leitungencables
8a, 8b8a, 8b
Matchedfiltermatched filter
9a, 9b9a 9b
Frequency Match FilterFrequency Match filter
11a–11d11a-11d
Multiplizierermultipliers
1212
Leitungmanagement
1313
Schleifenfilterloop filter
1414
NCONCO
1515
Leitungmanagement
1717
Addiereradder
1818
Leitungmanagement
1919
Schleifenfilterloop filter
2020
NCONCO
2121
Leitungmanagement
2222
Mischermixer
2323
TrägerphasenschleiferCarrier phase grinder
2424
TrägerphasendetektorCarrier phase detector
2525
PhasenträgerberechnungseinheitPhase support calculator
2626
Leitungmanagement
2727
Addiereradder
2828
Leitungmanagement
2929
Verzögerungsschaltungdelay circuit
3030
Leitungmanagement
3131
Detektoreingangdetector input
3232
Detektorausgangdetector output
3333
Einstelleingangadjusting input
3434
Schleifenfilterloop filter
3535
Leitungmanagement
3636
erster Phasensubtrahiererfirst Phasensubtrahierer
3737
SpeicherStorage
3838
Leitungmanagement
3939
Leitungmanagement
4040
Leitungmanagement
4141
PhasendreheinrichtungPhase rotator
4242
Leitungencables
4343
zweiter Phasensubstrahierersecond Phasensubstrahierer
4444
Speichereinrichtungmemory device
4545
Leitungmanagement
4646
Leitungmanagement
4747
Komparatorcomparator
4848
Leitungmanagement
4949
Steuerleitungcontrol line
5050
Multiplexermultiplexer
5151
Multiplexereingangmultiplexer
5252
Multiplexereingangmultiplexer
5353
Leitungmanagement
5454
Gewichtungsschaltungweighting circuit
5555
Signaleingangsignal input
5656
Leitungmanagement
5757
Signaleingangsignal input
5858
Leitungmanagement
5959
Knotennode
6060
Multiplexerausgangmultiplexer
6161
Ausgangsleitungoutput line
6262
Mischermixer

Claims (13)

Trägerphasendetektor (24) zur Berechnung eines Rückkoppelsignals (D) für eine Trägerphasenschleife (23) eines Empfängers (1), die eine Phasenabweichung (Δφ) zwischen einer Phase (φin) eines Empfangssignals (Ein), das aus einer Folge von Empfangsdatensymbolen besteht, und einer Sollphase (φsoll) eines Solldatensymbols (Esoll) erfasst, wobei der Trägerphasendetektor (24) das Rückkoppelsignal (D) jeweils in Abhängigkeit von dem Realteil und dem Imaginärteil eines Empfangsdatensymbols (Ein) berechnet, wobei ein Empfangsdatensymbol (Ein) dessen Phase in einem Grenzphasenbereich liegt bei der Berechnung des Rückkoppelsignals (D) graduell schwächer gewichtet wird, wobei der Grenzphasenbereich jeweils symmetrisch zu einer Mittenphase (φmitte) angeordnet ist, die sich in der Mitte zwischen den beiden Sollphasen (φsoll) von äquidistanten Solldatensymbolen (Esoll) befindet, und eine Phasenausdehnung aufweist, die durch eine Grenzphase (φg) bestimmt ist.Carrier phase detector ( 24 ) for calculating a feedback signal (D) for a carrier phase loop ( 23 ) of a recipient ( 1 ) which detects a phase deviation (Δφ) between a phase (φ in ) of a received signal (E in ) consisting of a sequence of received data symbols and a nominal phase (φ soll ) of a nominal data symbol (E soll ), wherein the carrier phase detector ( 24 ) the feedback signal (D) is respectively calculated depending on the real part and the imaginary part of a received data symbol (E in ), wherein a received data symbol (E in ) whose phase is in a boundary phase region in the calculation of the feedback signal (D) is gradually weighted weaker, the boundary phase region is in each case arranged symmetrically with respect to a middle phase (φ middle ), which is located in the middle between the two desired phases (φ soll ) of equidistant nominal data symbols (E soll ) and has a phase expansion which is determined by a boundary phase (φ g ) is. Trägerphasendetektor nach Anspruch 1, dadurch gekennzeichnet, dass ein Empfangsdatensymbol (Ein), dessen Phase in einem Grenzphasenbereich liegt durch den Trägerphasendetektor (24) linear abfallend gewichtet wird.Carrier phase detector according to Claim 1, characterized in that a received data symbol (E in ) whose phase lies in a boundary phase region is represented by the carrier phase detector ( 24 ) is weighted in a linear decreasing manner. Trägerphasendetektor nach Anspruch 1, dadurch gekennzeichnet, dass ein Empfangsdatensymbol (Ein), dessen Phase in einem Grenzphasenbereich liegt, durch den Trägerphasendetektor (24) quadratisch abfallend gewichtet wird.A carrier phase detector according to claim 1, characterized in that a received data symbol (E in ) whose phase lies in a boundary phase region is detected by the carrier phase detector (FIG. 24 ) is weighted quadratically sloping. Trägerphasendetektor nach Anspruch 1, dadurch gekennzeichnet, dass die Empfangsdatensymbole jeweils PSK-moduliert sind.Carrier phase detector according to claim 1, characterized in that the received data symbols each are PSK modulated. Trägerphasendetektor nach Anspruch 4, dadurch gekennzeichnet, dass die Empfangsdatensymbole jeweils 4 PSK-, 8 PSK- oder 16 PSK-moduliert sind.Carrier phase detector according to claim 4, characterized in that the received data symbols 4 PSK, 8 PSK or 16 PSK modulated. Trägerphasendetektor nach Anspruch 1, wobei die Trägerphasenschleife (23) eine Phasenwinkelberechnungseinheit (25) aufweist, die aus dem Realteil und aus dem Imaginärteil des Empfangsdatensymbols (Ein) die Phase (φin) des Empfangsdatensymbols berechnet.A carrier phase detector according to claim 1, wherein the carrier phase loop ( 23 ) a phase angle calculation unit ( 25 ) which computes the phase (φ in ) of the received data symbol from the real part and the imaginary part of the received data symbol (E in ). Trägerphasendetektor nach Anspruch 6, dadurch gekennzeichnet, dass der Trägerphasendetektor (24) einen ersten Phasensubtrahierer (36) aufweist, der von der berechneten Phase (φin) des Empfangsdatensymbols (Ein) eine konstante einstellbare Phase (φc) zur Erzeugung einer ersten abgebildeten Phase (φ') abzieht.Carrier phase detector according to claim 6, characterized in that the carrier phase detector ( 24 ) a first phase subtracter ( 36 ) subtracting from the calculated phase (φ in ) of the received data symbol (E in ) a constant adjustable phase (φ c ) for producing a first imaged phase (φ '). Trägerphasendetektor nach Anspruch 7, dadurch gekennzeichnet, dass der Trägerphasendetektor (24) eine Phasendreheinheit (41) aufweist, die die abgebildete erste Phase (φ') in den ersten Quadranten (I) der komplexen Ebene zur Erzeugung einer zweiten abgebildeten Phase (φ'') dreht.Carrier phase detector according to claim 7, characterized in that the carrier phase detector ( 24 ) a phase rotation unit ( 41 ) which rotates the imaged first phase (φ ') into the first quadrant (I) of the complex plane to produce a second imaged phase (φ "). Trägerphasendetektor nach Anspruch 8, dadurch gekennzeichnet, dass der Trägerphasendetektor (24) einen zweiten Phasensubtrahierer (43) aufweist, der von der zweiten abgebildeten Phase (φ'') den halben Phasenabstand 360°/2m zwischen zwei äquidistanten Solldatensymbolen (Esoll) zur Erzeugung einer dritten abgebildeten Phase (φ''') abzieht.Carrier phase detector according to claim 8, characterized in that the carrier phase detector ( 24 ) a second phase subtractor ( 43 ) subtracting from the second imaged phase (φ '') half the phase spacing 360 ° / 2m between two equidistant nominal data symbols (E soll ) to produce a third imaged phase (φ '''). Trägerphasendetektor nach Anspruch 9, dadurch gekennzeichnet, dass der Trägerphasendetektor (24) einen Komparator (47) aufweist, der die abgebildete dritte Phase (φ''') mit einer einstellbaren Grenzphase (φg) zur Erzeugung eines Steuersignals vergleicht.Carrier phase detector according to claim 9, characterized in that the carrier phase detector ( 24 ) a comparator ( 47 ), which compares the mapped third phase (φ ''') with an adjustable limit phase (φ g ) for generating a control signal. Trägerphasendetektor nach Anspruch 10, dadurch gekennzeichnet, dass der Trägerphasendetektor (24) eine Gewichtungsschaltung (54) enthält, die in Abhängigkeit von der dritten abgebildeten Phase (φ''') und der einstellbaren Grenzphase (φg) ein gewichtetes Rückkoppelsignal (DB) berechnet, wobei:
Figure 00310001
wobei m die Anzahl der äquidistanten Solldatensymbole in der komplexen Ebene ist.Carrier phase detector according to claim 10, characterized in that the carrier phase detector ( 24 ) a weighting circuit ( 54 ) which calculates a weighted feedback signal (D B ) in dependence on the third mapped phase (φ ''') and the adjustable boundary phase (φ g ), wherein:
Figure 00310001
where m is the number of equidistant nominal data symbols in the complex plane. Trägerphasendetektor nach Anspruch 11, dadurch gekennzeichnet, dass der Trägerphasendetektor (24) einen Multiplexer (50) aufweist, der durch das von dem Komparator (47) erzeugte Steuersignal angesteuert wird, wobei der Multiplexer (50) ein zu der dritten abgebildeten Phase (φ''') proportionales Rückkoppelsignal (DA) an einen Ausgang (32) des Trägerphasendetektors (24) durchschaltet, wenn der Komparator (47) erfasst, dass die dritte abgebildete Phase (φ''') kleiner ist als die Grenzphase (φg) und wobei der Multiplexer (50) das durch die Gewichtungsschaltung (54) berechnete Rückkoppelsignal (DB) an den Ausgang (32) des Trägerphasendetektors (24) durchschaltet, wenn der Komparator (47) erfasst, dass die dritte abgebildete Phase (φ''') größer ist als die Grenzphase (φg).Carrier phase detector according to claim 11, characterized in that the carrier phase detector ( 24 ) a multiplexer ( 50 ) detected by that of the comparator ( 47 ) is driven, the multiplexer ( 50 ) a to the third mapped phase (φ ''') proportional feedback signal (D A ) to an output ( 32 ) of the carrier phase detector ( 24 ) when the comparator ( 47 ) detects that the third imaged phase (φ ''') is smaller than the limit phase (φ g ) and wherein the multiplexer ( 50 ) by the weighting circuit ( 54 ) calculated feedback signal (D B ) to the output ( 32 ) of the carrier phase detector ( 24 ) when the comparator ( 47 ) detects that the third imaged phase (φ ''') is greater than the boundary phase (φ g ). Trägerphasendetektor nach Anspruch 1, dadurch gekennzeichnet, dass dem Trägerphasendetektor (24) ein digitales Schleifenfilter (34) nachgeschaltet ist.Carrier phase detector according to claim 1, characterized in that the carrier phase detector ( 24 ) a digital loop filter ( 34 ) is connected downstream.
DE102004036464A 2004-07-28 2004-07-28 Carrier phase detector Expired - Fee Related DE102004036464B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004036464A DE102004036464B4 (en) 2004-07-28 2004-07-28 Carrier phase detector
US11/173,205 US7529314B2 (en) 2004-07-28 2005-07-01 Carrier phase detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004036464A DE102004036464B4 (en) 2004-07-28 2004-07-28 Carrier phase detector

Publications (2)

Publication Number Publication Date
DE102004036464A1 true DE102004036464A1 (en) 2006-03-23
DE102004036464B4 DE102004036464B4 (en) 2013-05-08

Family

ID=35732185

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004036464A Expired - Fee Related DE102004036464B4 (en) 2004-07-28 2004-07-28 Carrier phase detector

Country Status (2)

Country Link
US (1) US7529314B2 (en)
DE (1) DE102004036464B4 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2131407A1 (en) * 2008-06-05 2009-12-09 Nexans Superconducting wire with low AC losses
US9137066B2 (en) 2010-11-03 2015-09-15 Yair Linn Method and apparatus for generating a metric for use in one or more of lock detection, SNR estimation, and modulation classification
US10349414B2 (en) * 2014-09-08 2019-07-09 Telefonaktiebolaget Lm Ericsson (Publ) Scheduled transmission in cellular communications networks
US10309838B2 (en) * 2016-09-08 2019-06-04 Qualcomm Incorporated Temporal temperature sensor position offset error correction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0769364A2 (en) * 1995-10-18 1997-04-23 Samsung Electronics Co., Ltd. Phase trading particularly for HDTV receivers
EP0579100B1 (en) * 1992-07-14 1998-09-16 Daimler-Benz Aerospace Aktiengesellschaft Method and apparatus for baseband phase correction in a PSK receiver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088987A (en) * 1994-06-23 1996-01-12 Toshiba Corp Phase detector
WO1999005835A1 (en) * 1997-07-24 1999-02-04 Kabushiki Kaisha Kenwood Circuit for detecting the phase of received signal
US6956924B2 (en) * 2001-08-14 2005-10-18 Northrop Grumman Corporation Efficient implementation of a decision directed phase locked loop (DD-PLL) for use with short block code in digital communication systems
US6781447B2 (en) * 2001-12-04 2004-08-24 Northrop Grumman Space & Mission Systems Corporation Space Technology Multi-pass phase tracking loop with rewind of current waveform in digital communication systems
KR100769364B1 (en) 2006-04-12 2007-10-31 대한민국 Forma macrostomabi double oil 05-8-3-2 strain for controlling sulfonylurea resistant water gutters and mycelium suspension prepared using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0579100B1 (en) * 1992-07-14 1998-09-16 Daimler-Benz Aerospace Aktiengesellschaft Method and apparatus for baseband phase correction in a PSK receiver
EP0769364A2 (en) * 1995-10-18 1997-04-23 Samsung Electronics Co., Ltd. Phase trading particularly for HDTV receivers

Also Published As

Publication number Publication date
DE102004036464B4 (en) 2013-05-08
US20060023826A1 (en) 2006-02-02
US7529314B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
EP0080014B1 (en) Digital demodulator for frequency-modulated signals
DE69632812T2 (en) TRANSMISSION SYSTEM WITH IMPROVED SYMBOL PROCESSING
DE69633052T2 (en) RECEIVER FOR M-STAGE FSK SIGNALS
EP1273106B1 (en) Method and transmission circuit for producing a transmission signal
DE3541031A1 (en) Method and device for demodulating RF-modulated signals by means of digital filters and digital demodulators, and use of the method in a remote-control receiver
DE2546116A1 (en) DIGITAL DATA DETECTOR
DE2627446B1 (en) ARRANGEMENT FOR COMPENSATION OF THE CARRIER PHASE ERROR IN A RECEIVER FOR DISCRETE DATA VALUES
DE102008021415B4 (en) Self-adjusting tracking analog-to-digital converter and RF transmitter
DE2027544C3 (en)
EP1592164B1 (en) Method and circuit arrangement for determining a sampling time by a clock signal for symbols of a modulation method
DE2718087C3 (en) Digital demodulator for linear amplitude-modulated data signals
DE2212917A1 (en) High speed transceiver with fine timing and carrier phase recovery
EP0618697A2 (en) Method for the correction of phase and amplitude errors in COFDM signals
EP0230559B1 (en) Method for clock-synchronization of a signal receiver
DE102004036464B4 (en) Carrier phase detector
DE3247307A1 (en) METHOD AND DEVICE FOR EQUALIZING DEFORMED BINARY RECEIVER SIGNALS
EP0091570A1 (en) Digital demodulator
DE3444449A1 (en) DEMODULATOR FOR DIGITAL RECEIVERS
DE102004047398B3 (en) Common detector for clock phase and carrier phase
DE102004042368B4 (en) Digital filter for transmission-side pulse shaping
DE10248052B4 (en) Device and method for tracking a sampling time in radio receivers
DE2420831A1 (en) DIGITAL FILTER WITH PHASE EQUALIZATION
DE60030637T2 (en) receiver circuit
DE19944558C2 (en) Method for sending radio signals and transmitter for sending a radio signal
WO2004040790A1 (en) Device and method for editing pilot symbols for a channel estimation by means of adaptive low-pass filtration

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20130809

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee