DE102004025899B4

DE102004025899B4 - Verfahren zum Aktivieren und Deaktivieren von elektronischen Schaltungseinheiten und Schaltungsanordnung zur Durchführung des Verfahrens

Info

Publication number: DE102004025899B4
Application number: DE102004025899A
Authority: DE
Inventors: Sven Boldt
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2004-05-27
Filing date: 2004-05-27
Publication date: 2010-06-10
Anticipated expiration: 2024-05-28
Also published as: US7266038B2; DE102004025899A1; US20060170408A1

Abstract

Elektronische Schaltungsanordnung, mit:
a) einem aus einer oder mehreren elektronischen Schaltungseinheiten (101a–101n) aufgebauten elektronischen Schaltungsmodul (100), wobei die elektronischen Schaltungseinheiten (101a–101n) jeweils aufweisen:
a1) einen Steuereingangsanschluss (102a–102n) zur Aktivierung oder Deaktivierung der elektronischen Schaltungseinheit (101a–101n) mittels eines Auswahlsignals (103a–103n); und
a2) eine jeder elektronischen Schaltungseinheit (101a–101n) zugeordnete Ansteuerleitung (104a–104n) zum Zuführen des Auswahlsignals (103a–103n) zu jeder elektronischen Schaltungseinheit (101a–101n);
b) einer Auswahlsignal-Erzeugungseinheit (105) zur Erzeugung des Auswahlsignals (103); und
c) einer Verbindungsleitung (106) zur elektrischen Verbindung jeder elektronischen Schaltungseinheit (101a–101n) mit der Auswahlsignal-Erzeugungseinheit (105), wobei
d) jede der elektronischen Schaltungseinheiten (101a–101n) des elektronischen Schaltungsmoduls (100) weiter jeweils eine Dekodereinheit (107a–107n) zur Dekodierung einer vorgegebenen Bitfolge (108) des Auswahlsignals (103) aufweist,
e) wobei mindestens eine elektronische Schaltungseinheit (101a–101n) mittels der vorgegebenen Bitfolge (108) des Auswahlsignals (103) selektiv ausgewählt wird,
dadurch gekennzeichnet, dass
f) innerhalb der Bitfolge (108) des Auswahlsignals (103) ein Masterbit...

Description

Die vorliegende Erfindung betrifft allgemein Schaltungsmodule, wie beispielsweise Speichermodule, die aus einzelnen Schaltungseinheiten wie beispielsweise Speicherbausteinen aufgebaut sind.
Die DE 10 2004 020 038 A1 beschreibt ein Speichermodul umfassend: einen Systemeingangs-/ausgangsanschluß, über den ein Systemdatensignal mit vorbestimmter Datenbreite eingegeben/ausgegeben wird; und eine Mehrzahl Speicherchips, die ein internes Datensignal übermitteln/empfangen, das breiter als der Systemeingangs-/ausgangsanschluß ist.
Die ”Nührmann, Dieter: Das große Werkbuch der Elektronik. 7. Auflage, Poing, Franzis-Verlag 1998” beschreibt ein Bussystem mitsamt Schnittstellen und Anwendungen davon.
Die ”Philips Semiconductors: The I²C-Bus Specification, Version 2.1, Januar 2000” beschreibt einen I²C-Bus und insbesondere einen Adressierungsvorgang.
Die ”Koch, J.: Serielle I2C-Bus-Schnittstelle bei der Mikrocomputer-Familie 8400, Valvo, Technische Information 811215, 1984” beschreibt eine Blockschaltung einer seriellen I²C Schnittstelle in einem Mikrocomputer.
Spezifisch betrifft die vorliegende Erfindung eine elektronische Schaltungsanordnung mit einem aus einer oder mehreren elektronischen Schaltungseinheiten aufgebauten elektronischen Schaltungsmodul, wobei die elektronischen Schaltungseinheiten jeweils einen Steuereingangsanschluss zur Aktivierung oder Deaktivierung der betreffenden elektronischen Schaltungseinheit mittels eines Auswahlsignals und eine jeder elektronischen Schaltungseinheit zugeordneten Ansteuerleitung zum Zuführen des Auswahlsignals zu jeder elektronischen Schaltungseinheit aufweisen. Weiter ist eine Auswahlsignal-Erzeugungseinheit zur Erzeugung des Auswahlsignals und eine Verbindungsleitung zur Verbindung jeder elektronischen Schaltungseinheit mit der Auswahlsignal-Erzeugungseinheit vorgesehen.
2 zeigt ein herkömmliches elektronisches Schaltungsmodul M, welches aus einzelnen elektronischen Bausteinen BS1, BS2, BS3, ... BSn aufgebaut ist. Die Bausteine BS1–BSn sind beispielsweise als Speicherbausteine aufgebaut, welche in ihrer Gesamtheit ein Speichermodul bilden.
Derartige integrierte Schaltungsmodule mit Speicherbausteinen haben derzeit große Bedeutung zur Datenspeicherung. Der zunehmende Bedarf an größeren Speicherkapazitäten erfordert es, dass immer mehr Bausteine in einem einzigen Modul M untergebracht werden.
In herkömmliche Weise wird jeder Baustein BS1–BSn über eine eigene Ansteuerleitung L1, L2, L3 ... Ln angesteuert bzw. aktiviert/deaktiviert. Derartige Aktivierungs/Deaktivierungsleitungen werden an einem spezifischen Anschluss jedes Bausteins geführt, dem sogenannten Chipauswahl-Anschluss CS1, CS2, CS3 ... CSn (CS = ”Chip-Select”). Wird ein Aktivierungssignal (auch als Auswahlsignal bezeichnet) an einen Chip-Select-Eingang eines Bausteins angelegt, so werden in diesem Baustein sämtliche übrigen Anschlussstifte aktiviert.
Ein Nachteil der herkömmlichen Schaltungsanordnung, wie sie beispielsweise in 2 gezeigt ist, besteht darin, dass jeder Chip-Select-Anschluss über eine separate Leitung nach außerhalb des Speichermoduls M geführt werden muss, um jeweils über einen Anschluss A1, A2, A3 ... An zugänglich zu sein. Das Speichermodul muss somit in nachteiliger Weise eine große Anzahl von Leitungen L1–Ln und eine entsprechende Anzahl von Eingangsanschlüssen E1, E2, E3, ... En aufweisen, damit tatsächlich jeder Baustein BS1–BSn separat angesprochen werden kann. Vor dem Hintergrund eines zunehmenden Bedarfs ein Speicherkapazitäten sind zunehmend mehr elektronische Bausteine BS1–BSn, die beispielsweise als Speicherbausteine ausgebildet sind, erforderlich.
Da der Platzbedarf einer derartigen Schaltungsanordnung nicht wesentlich zunehmen darf, stellt die Notwendigkeit, für jeden einzelnen Baustein BS1–Bsn eine Ansteuerleitung L1–Ln jeweils aus dem Modul M herauszuführen, ein großes Problem hinsichtlich eines Verdrahtungsaufwands und eines Platzbedarfs dar. Insbesondere bei komplexen Schaltungsanordnungen mit gestapelter Aufbauweise der elektronischen Bausteine BS1–BSn ist es äußerst nachteilig, dass dem Modul M für jeden einzelnen Baustein BS1–BSn separat über separate Leitungen L1–Ln das entsprechende Auswahlsignal zugeführt werden muss.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine elektronische Schaltungsanordnung mit aus elektronischen Schaltungseinheiten aufgebauten elektronischen Schaltungsmodulen anzugeben, bei welchen ein Platzbedarf und eine Anzahl von Ansteuerleitungen reduziert ist.
Diese Aufgabe wird erfindungsgemäß durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 1 gelöst.
Ferner wird diese Aufgabe durch ein im Patentanspruch 5 angegebenes Verfahrens zum Aktivieren und Deaktivieren von elektronischen Schaltungseinheiten gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Ein wesentlicher Gedanke der Erfindung besteht darin, nur eine einzige als Verbindungsleitung ausgelegte Ansteuerleitung für sämtliche der in einem Schaltungsmodul untergebrachten elektronischen Schaltungseinheiten vorzusehen und eine Auswahl einer oder mehrerer spezifischer Schaltungseinheiten des Speichermoduls über eine Kodierung mittels einer Bitfolge eines Auswahlsignals bereitzustellen.
Dadurch wird der Vorteil erzielt, dass die Anzahl von Verbindungsleitungen in einem elektronischen Speichermodul erheblich reduziert wird. Weiterhin ist es vorteilhaft, dass eine Anzahl an einer Verbindungsleitung anschließbaren elektronischen Schaltungseinheiten in Abhängigkeit von einer durch das Auswahlsignal bereitgestellten Bitfolge erhöht werden kann.
Der Kern der Erfindung besteht in einer Bereitstellung einer als Dekodereinheit bereitgestellten Logikschaltung, die in jede elektronische Schaltungseinheit des elektronischen Speichermoduls integriert ist. Die Dekodereinheit jeder elektronischen Schaltungseinheit sorgt dafür, dass die betreffende Schaltungseinheit nur diejenige Information des Auswahlsig nals für sich übernimmt, die für die entsprechende elektronische Schaltungseinheit bestimmt ist. Auf diese Weise können sämtliche Auswahlsignale für sämtliche elektronischen Schaltungseinheiten des elektronischen Speichermoduls über eine einzige Verbindungsleitung zugeführt werden, die an einem Auswahlsignal-Eingangsanschluss des elektronischen Schaltungsmoduls zugänglich ist.
Weiterhin besteht ein Vorteil der erfindungsgemäßen Schaltungsanordnung darin, dass die in einem elektronischen Schaltungsmodul angeordneten elektronischen Schaltungseinheiten durch den Wegfall zusätzlicher Auswahlleitungen auf einfache Weise stapelbar sind. In zweckmäßiger Weise gestattet es die erfindungsgemäße Schaltungsanordnung weiter, einzelne Untergruppen von elektronischen Schaltungseinheiten in dem elektronischen Schaltungsmodul anzusprechen, d. h. zu aktivieren oder zu deaktivieren.
Die erfindungsgemäße Schaltungsanordnung weist im Wesentlichen auf:

a) ein aus einer oder mehreren elektronischen Schaltungseinheiten aufgebautes elektronisches Schaltungsmodul, wobei die elektronischen Schaltungseinheiten jeweils aufweisen:
a1) einen Steuereingangsanschluss zur Aktivierung oder Deaktivierung der elektronischen Schaltungseinheit mittels eines Auswahlsignals; und
a2) eine jeder elektronischen Schaltungseinheit zugeordnete Ansteuerleitung zum Zuführen des Auswahlsignals zu jeder elektronischen Schaltungseinheit;
b) eine Auswahlsignal-Erzeugungseinheit zur Erzeugung des Auswahlsignals; und
c) eine Verbindungsleitung zur elektrischen Verbindung jeder elektronischen Schaltungseinheit mit der Auswahlsignal-Erzeugungseinheit,

Ferner weist das erfindungsgemäße Verfahren zum Aktivieren und Deaktivieren von in einem elektronischen Schaltungsmodul angeordneten elektronischen Schaltungseinheiten im Wesentlichen die folgenden Schritte auf:

a) Erzeugen, mittels einer Auswahlsignal-Erzeugungseinheit, eines Auswahlsignals zum Auswählen einer oder mehrerer elektronischer Schaltungseinheiten des elektronischen Schaltungsmoduls;
b) Zuführen des Auswahlsignals, über eine jeder elektronischen Schaltungseinheit zugeordnete Ansteuerleitung, zu einem in jeder elektronischen Schaltungseinheit bereitgestellten Steuereingangsanschluss zur Aktivierung oder Deaktivierung der elektronischen Schaltungseinheit, wobei das Auswahlsignal zum Auswählen einer oder mehrerer elektronischer Schaltungseinheiten des elektronischen Schaltungsmoduls jeder elektronischen Schaltungseinheit von der Auswahlsignal-Erzeugungseinheit gleichermaßen über eine gemeinsame Verbindungsleitung zugeführt wird; und
c) eine vorgegebene Bitfolge des Auswahlsignals in jeder elektronischen Schaltungseinheit des elektronischen Schaltungsmoduls mittels einer der elektronischen Schaltungseinheit zugeordneten Dekodereinheit dekodiert wird, wobei mindestens eine elektronische Schaltungseinheit mittels der vorgegebenen Bitfolge des Auswahlsignals selektiv ausgewählt wird.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung bilden die elektronischen Schaltungseinheiten des elektronischen Schaltungsmoduls einen dynamischen Schreiblesespeicher (DRAM, ”Dynamic Random Access Memory”).
Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung weisen die elektronischen Schaltungseinheiten des elektronischen Schaltungsmoduls einen gestapelten Aufbau auf, derart, dass das elektronische Schaltungsmodul vorzugsweise in Stapelbauweise ausgelegt werden kann.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die Verbindungsleitung als ein 1-Bit-breiter Datenbus bereitgestellt. Vorzugsweise wird über den 1-Bit-breiten Datenbus eine Kodierung von bis zu 16 unterschiedlichen, anzusteuernden elektronischen Schaltungseinheiten des Schaltungsmoduls ermöglicht, wobei eine 4-Bit-Kodierung erfolgt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden sämtliche der oder eine vorgebbare Gruppe von an die Verbindungsleitung angeschlossenen elektronischen Schaltungseinheiten bei Abwesenheit des Auswahlsignals deaktiviert.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden mittels eines Masterbits der Bitfolge des Auswahlsignals sämtliche der oder eine vorgebbare Gruppe von an die Verbindungsleitung angeschlossenen elektro nischen Schaltungseinheiten des elektronischen Schaltungsmoduls gemeinsam aktiviert oder deaktiviert.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird jeder zu aktivierenden oder zu deaktivierenden elektronischen Schaltungseinheit des elektronischen Schaltungsmoduls eine eindeutige Adresse zugeordnet.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird jede der elektronischen Schaltungseinheiten des elektronischen Schaltungsmoduls nur dann in einen aktiven Betriebszustand versetzt, wenn dieser ein entsprechendes Auswahlsignal zugeführt wird.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird eine Aktivierung einer aktivierten elektronischen Schaltungseinheit so lange aufrecht erhalten, bis eine erneute Aktivierung oder Deaktivierung der elektronischen Schaltungseinheiten des elektronischen Schaltungsmoduls mittels des Auswahlsignals erfolgt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden Aktivierungs- oder Deaktivierungsvorgänge der elektronischen Schaltungseinheiten des elektronischen Schaltungsmoduls in Zeitabständen vorgenommen, die einer vorgebbaren Anzahl von Taktzyklen entsprechen. Vorzugsweise beträgt die vorgegebene Anzahl von Taktzyklen vier.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird dann, wenn kein Auswahlsignal an den Auswahlsignal-Eingangsanschluss des elektronischen Schaltungsmoduls angelegt ist, das gesamte elektronische Schaltungsmodul deaktiviert.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert.
In den Zeichnungen zeigen:
1 eine Schaltungsanordnung mit einem aus einzelnen elektronischen Schaltungseinheiten gebildeten elektronischen Schaltungsmodul, gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; und
2 ein herkömmliches Schaltungsmodul mit einzelnen elektronischen Bausteinen.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
In 1 ist ein schematisches Blockbild einer elektronischen Schaltungsanordnung gezeigt, die ein elektronisches Schaltungsmodul 100 aufweist.
Das elektronische Schaltungsmodul 100 wird über einen einzigen Auswahlsignal-Eingangsanschluss 109 mit einem Auswahlsignal 103 beaufschlagt. Das Auswahlsignal 103 wird in einer Auswahlsignal-Erzeugungseinheit 105 erzeugt und parallel Schaltungseinheiten 101a–101n, die in dem elektronischen Schaltungsmodul 100 angeordnet sind, zugeführt. Die in dem elektronischen Schaltungsmodul angeordneten Schaltungseinheiten 101a–101n bilden gemeinsam eine gewünschte Schaltungsfunktion des elektronischen Schaltungsmoduls 100 ab, beispielsweise sind die elektronischen Schaltungseinheiten 101a–101n des elektronischen Schaltungsmoduls 100 als ein dynamischer Schreiblesespeicher DRAM (Dynamic Random Access Memory) ausgebildet.
Um eine spezifische elektronische Schaltungseinheit 101a–101n selektiv anzusprechen, ist dieser elektronischen Schaltungseinheit 101a–101n ein entsprechendes Auswahlsignal 103a–103n zuzuführen. Bei einem Anlegen eines derartigen Signals an einen ”Chip-Select”-Eingang (nicht gezeigt) der elektronischen Schaltungseinheit 101a–101n werden alle übrigen Anschlusseinheiten (Pin) der elektronischen Schaltungseinheit 101a–101n aktiviert. Auf diese Weise ist die spezifische elektronische Schaltungseinheit 101a–101n durch das Anlegen des Auswahlsignals 103a–103n aktiviert. Um sämtliche elektronischen Schaltungseinheiten 101a–101n über eine einzige Verbindungsleitung 106 ansprechen zu können, ist eine Kodierung des Auswahlsignals 103 erforderlich. Erfindungsgemäße erfolgt diese Kodierung des Auswahlsignals 103 über eine vorgebbare Bitfolge 108, beispielsweise ist die Verbindungsleitung 106 als ein 1-Bit-breiter Datenbus ausgebildet, wodurch eine Bitfolge von vier seriellen Bits parallel zu den einzelnen Schaltungseinheiten 101a–101n übertragen werden kann.
Erfindungsgemäß weisen die elektronischen Schaltungseinheiten 101a–101n des Schaltungsmoduls 100 jeweils eine Dekodereinheit 107a–107n auf. Die Dekodereinheit kann als eine entsprechende Logikschaltung ausgeführt werden, die eine über die Verbindungsleitung 106 eingespeiste Bitfolge 108 dekodieren kann.

Eine Bitfolge gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist in der folgenden Tabelle 1 veranschaulicht. Tabelle 1

	Bitfolge 108
Schaltungseinheit	Bit 1 Masterbit 110	Bit2	Bit3	Bit4	Bit5
keine	0	0	0	0	0
101a	0	0	0	0	1
101b	0	0	0	1	0
101c	0	0	0	1	1
101d	0	0	1	0	0
101e	0	0	1	0	1
101f	0	0	1	1	0
101g	0	0	1	1	1
101h	0	1	0	0	0

Wie in der obigen Tabelle 1 gezeigt, ist es mittels der aus vier Bits (Bit2 bis Bit5) und einem Masterbit 110 (Bit1) bestehenden Bitfolge 108 möglich, die in der Tabelle 1 gezeigten acht unterschiedlichen elektronischen Schaltungseinheiten 101a–101h anzusprechen. Die Dekodereinheiten 107a–107n der elektronischen Schaltungseinheiten 101a–101n haben somit die Aufgabe, ein entsprechendes binäres Signal zu dekodieren.
Den einzelnen elektronischen Schaltungseinheiten 101a–101n werden die Bitfolgen jeweils über eine Ansteuerleitung 104a–104n zugeführt, die jeweils mit einem Steuereingangsanschluss 102a–102n der entsprechenden elektronischen Schaltungseinheit 101a–101n verbunden ist.
Wie in obiger Tabelle 1 gezeigt, entspricht damit eine Dualzahl ”1” einer Ansteuerung der elektronischen Schaltungseinheit 101a, eine Dualzahl ”100” entspricht beispielsweise einer anzusteuernden elektronischen Schaltungseinheit 101d und eine Dualzahl ”111” entspricht einer anzusteuernden elektronischen Schaltungseinheit 101g.
Eine spezifische elektronische Schaltungseinheit 101a–101h des Schaltungsmoduls 100 lässt sich nur dann aktivieren bzw. deaktivieren, wenn die entsprechende Dualzahl mit der für die elektronische Schaltungseinheit 101a–101h spezifizierten Adresse übereinstimmt. In einem Aspekt der Erfindung werden bei Abwesenheit sämtlicher Auswahlsignale 103a–103n sämtliche der oder eine vorgebbare Gruppe von an die Verbindungsleitung 106 angeschlossenen elektronischen Schaltungseinheiten 101a–101n deaktiviert.
Weiterhin ist es möglich, mittels eines Masterbits 110 der Bitfolge 108 des Auswahlsignals 103 sämtliche der oder eine vorgebbare Gruppe von an die Verbindungsleitung angeschlossenen elektronischen Schaltungseinheiten gemeinsam zu aktivieren oder zu deaktivieren. Die nachfolgende Tabelle 2 veranschaulicht eine Aktivierung/Deaktivierung sämtlicher acht elektronischen Schaltungseinheiten 101a–101h durch ein Setzen des Masterbits 110 (Bit1) auf einen logischen ”1”-Pegel. Die in der Tabelle 2 mit ”x” bezeichneten Zustände des Auswahlsignals 103a–103h spielen hierbei keine Rolle, d. h. es ist unerheblich, welchen logischen Zustand die Bits Nr. 2 bis Nr. 5 der Bitfolge einnehmen, wenn das Masterbit 110 (Bit1) aktiviert ist.

Nur eine aktivierte elektronische Schaltungseinheit 101a–101h kann Befehle oder Daten empfangen, ausgeben und/oder auswerten. Durch die Erfindung wird das herkömmliche statische Verfahren eines Auswählens/Aktivierens und Deaktivierens elektronischer Schaltungseinheiten 101a–101n durch ein dynamisches Verfahren ersetzt, durch welches es möglich ist, spezifische elektronische Schaltungseinheiten 101a–101n mittels serieller Daten an einem Auswahlsignal-Eingangsanschluss 109 des elektronischen Speichermoduls anzusprechen. Eine Auswertung der angelegten Ansteuersignale 103, 103a–103n führt zu einer Aktivierung oder Deaktivierung der betreffenden elektronischen Schaltungseinheit 101a–101n . Tabelle 2

	Bitfolge 108
Schaltungseinheit	Bit1 Masterbit 110	Bit2	Bit3	Bit4	Bit5
101a	1	x	x	x	x
101b	1	x	x	x	x
101c	1	x	x	x	x
101d	1	x	x	x	x
101e	1	x	x	x	x
101f	1	x	x	x	x
101g	1	x	x	x	x
101h	1	x	x	x	x

Vorzugsweise ist das Masterbit 110 der Bitfolge 108 des Auswahlsignals 103 das höchstwertige Bit der Bitfolge 108, d. h. das MSB (Most Significant Bit).
Wie aus Tabelle 2 hervorgeht, ist es auch möglich, nur eine vorgegebene Gruppe von an die Verbindungsleitung 106 angeschlossenen elektronischen Schaltungseinheiten 101a–101n gemeinsam zu aktivieren oder zu deaktivieren.
Ein Aktivierungs/Deaktivierungszyklus kann durch die erfindungsgemäße Schaltungsanordnung periodisch vorgegeben werden, beispielsweise alle vier Taktzyklen. Falls dann kein Auswahlsignal an das elektronische Schaltungsmodul 100 angelegt wird, werden in dem bevorzugten Ausführungsbeispiel sämtliche elektronische Schaltungseinheiten 101a–101n des Schaltungsmoduls 100 deaktiviert. Bei einem Ansprechen von acht elektronischen Schaltungseinheiten 101a–101n, wie sie in einem typischen als Speichermodul ausgebildeten elektronischen Schaltungsmodul 100 untergebracht werden, sind beispielsweise 4 Bit erforderlich, d. h. die Verbindungsleitung 106 muss als ein 1-Bit-breiter Datenbus ausgelegt werden.
Die erfindungsgemäße Schaltungsanordnung ist insbesondere dort vorteilhaft, wo viele elektronische Schaltungseinheiten 101a–101n in einem gemeinsamen elektronischen Schaltungsmodul 100 untergebracht werden müssen. Insbesondere bei gestapelten Bausteinen ist es vorteilhaft, dass nicht zu jedem einzelnen Baustein eine eigene Ansteuerleitung 104a–104n von außerhalb des Schaltungsmoduls 100 bereitgestellt werden muss. Vorzugsweise wird bei jeder elektronischen Schaltungseinheit 101a–101n des Schaltungsmoduls 100 eine eindeutige Adresse zugeordnet, welche aus der in den obigen Tabellen 1 und 2 gezeigten Bitfolge 108 gewonnen werden kann.
Bezüglich dem in 2 dargestellten, herkömmlichen Schaltungsmodul mit einzelnen elektronischen Bausteinen wird auf die Beschreibungseinleitung verwiesen.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.

100: Elektronisches Schaltungsmodul
101a–101n: Elektronische Schaltungseinheit
102a–102n: Steuereingangsanschluss
103, 103a–103n: Auswahlsignal
104a–104n: Ansteuerleitung
105: Auswahlsignal-Erzeugungseinheit
106: Verbindungsleitung
107a–107n: Dekodereinheit
108: Bitfolge
109: Auswahlsignal-Eingangsanschluss
110: Masterbit

Claims

Elektronische Schaltungsanordnung, mit: a) einem aus einer oder mehreren elektronischen Schaltungseinheiten (101a–101n) aufgebauten elektronischen Schaltungsmodul (100), wobei die elektronischen Schaltungseinheiten (101a–101n) jeweils aufweisen: a1) einen Steuereingangsanschluss (102a–102n) zur Aktivierung oder Deaktivierung der elektronischen Schaltungseinheit (101a–101n) mittels eines Auswahlsignals (103a–103n); und a2) eine jeder elektronischen Schaltungseinheit (101a–101n) zugeordnete Ansteuerleitung (104a–104n) zum Zuführen des Auswahlsignals (103a–103n) zu jeder elektronischen Schaltungseinheit (101a–101n); b) einer Auswahlsignal-Erzeugungseinheit (105) zur Erzeugung des Auswahlsignals (103); und c) einer Verbindungsleitung (106) zur elektrischen Verbindung jeder elektronischen Schaltungseinheit (101a–101n) mit der Auswahlsignal-Erzeugungseinheit (105), wobei d) jede der elektronischen Schaltungseinheiten (101a–101n) des elektronischen Schaltungsmoduls (100) weiter jeweils eine Dekodereinheit (107a–107n) zur Dekodierung einer vorgegebenen Bitfolge (108) des Auswahlsignals (103) aufweist, e) wobei mindestens eine elektronische Schaltungseinheit (101a–101n) mittels der vorgegebenen Bitfolge (108) des Auswahlsignals (103) selektiv ausgewählt wird, dadurch gekennzeichnet, dass f) innerhalb der Bitfolge (108) des Auswahlsignals (103) ein Masterbit (110) bereitgestellt ist, mit dem sämtliche der oder eine vorgebbare Gruppe von an die Verbindungsleitung (106) angeschlossenen elektronischen Schaltungseinheiten (101a–101n) gemeinsam aktivierbar oder deaktivierbar sind, wobei ferner g) sämtliche der oder eine vorgebbare Gruppe von an die Verbindungsleitung (106) angeschlossenen elektronischen Schaltungseinheiten (101a–101n) bei Abwesenheit des Auswahlsignals (103a–103n) deaktiviert werden.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die elektronischen Schaltungseinheiten (101a–101n) des elektronischen Schaltungsmoduls (100) einen dynamischen Schreiblesespeicher (DRAM) bilden.
Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die elektronischen Schaltungseinheiten (101a–101n) des elektronischen Schaltungsmoduls (100) einen gestapelten Aufbau aufweisen.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindungsleitung (106) als eine 1-Bit-breiter Datenbus bereitgestellt ist.
Verfahren zum Aktivieren und Deaktivieren von in einem elektronischen Schaltungsmodul (100) angeordneten elektronischen Schaltungseinheiten (101a–101n), mit den folgenden Schritten: a) Erzeugen, mittels einer Auswahlsignal-Erzeugungseinheit (105), eines Auswahlsignals (103, 103a–103n) zum Auswählen einer oder mehrerer elektronischer Schaltungseinheiten (101a–101n) des elektronischen Schaltungsmoduls (100); b) Zuführen des Auswahlsignals (103a–103n), über eine jeder elektronischen Schaltungseinheit (101a–101n) zugeordnete Ansteuerleitung (104a–104n), zu einem in jeder elektronischen Schaltungseinheit (101a–101n) bereitgestellten Steuereingangsanschluss (102a–102n) zur Aktivierung oder Deaktivierung der elektronischen Schaltungseinheit (101a–101n), wobei c) das Auswahlsignal (103, 103a–103n) zum Auswählen einer oder mehrerer elektronischer Schaltungseinheiten (101a–101n) des elektronischen Schaltungsmoduls (100) jeder elektronischen Schaltungseinheit (101a–101n) von der Auswahlsignal-Erzeugungseinheit (105) gleichermaßen über eine gemeinsame Verbindungsleitung (106) zugeführt wird; und d) eine vorgegebene Bitfolge (108) des Auswahlsignals (103) in jeder elektronischen Schaltungseinheit (101a–101n) des elektronischen Schaltungsmoduls (100) mittels einer der elektronischen Schaltungseinheit (101a–101n) zugeordneten Dekodereinheit (107a–107n) dekodiert wird, e) wobei mindestens eine elektronische Schaltungseinheit (101a–101n) mittels der vorgegebenen Bitfolge (108) des Auswahlsignals (103) selektiv ausgewählt wird, dadurch gekennzeichnet, dass f) mittels eines in der Bitfolge (108) des Auswahlsignals (103) bereitgestellten Masterbits (110) sämtliche der oder eine vorgebbare Gruppe von an die Verbindungsleitung (106) angeschlossenen elektronischen Schaltungseinheiten (101a–101n) gemeinsam aktiviert oder deaktiviert werden, wobei ferner g) sämtliche der oder eine vorgebbare Gruppe von an die Verbindungsleitung (106) angeschlossenen elektronischen Schaltungseinheiten (101a–101n) bei Abwesenheit des Auswahlsignals (103a–103n) deaktiviert werden.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass jeder zu aktivierenden oder zu deaktivierenden elektronischen Schaltungseinheit (101a–101n) des elektronischen Schaltungsmoduls (100) eine eindeutige Adresse zugeordnet wird.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass jede der elektronischen Schaltungseinheiten (101a–101n) des elektronischen Schaltungsmoduls (100) nur dann in einen aktiven Betriebszustand übergeht, wenn dieser ein entsprechendes Auswahlsignal (103a–103n) zugeführt wird.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass eine Aktivierung einer aktivierten elektronischen Schaltungseinheit (101a–191n) solange aufrecht erhalten wird, bis eine erneute Aktivierung oder Deaktivierung der elektronischen Schaltungseinheiten (101a–101n) des elektronischen Schaltungsmoduls (100) mittels des Auswahlsignals (103) erfolgt.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass Aktivierungs- oder Deaktivierungsvorgänge der elektronischen Schaltungseinheiten (101a–101n) des elektronischen Schaltungsmoduls (100) in Zeitabständen vorgenommen werden, die einer vorgebbaren Anzahl von Taktzyklen entsprechen.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die vorgegebene Anzahl von Taktzyklen vier beträgt.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass dann, wenn kein Auswahlsignal (103) an den Auswahlsignal-Eingangsanschluss (109) des elektronischen Schaltungsmoduls angelegt ist, das gesamte elektronische Schaltungsmodul (100) deaktiviert wird.