[go: up one dir, main page]

DE102004009038A1 - Verfahren und eine Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen - Google Patents

Verfahren und eine Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen Download PDF

Info

Publication number
DE102004009038A1
DE102004009038A1 DE102004009038A DE102004009038A DE102004009038A1 DE 102004009038 A1 DE102004009038 A1 DE 102004009038A1 DE 102004009038 A DE102004009038 A DE 102004009038A DE 102004009038 A DE102004009038 A DE 102004009038A DE 102004009038 A1 DE102004009038 A1 DE 102004009038A1
Authority
DE
Germany
Prior art keywords
arrangement
input
reducing
discharge
pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004009038A
Other languages
English (en)
Other versions
DE102004009038B4 (de
Inventor
Manfred Sorst
Michael Dr. Gieseler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IDT Europe GmbH
Original Assignee
Zentrum Mikroelektronik Dresden GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zentrum Mikroelektronik Dresden GmbH filed Critical Zentrum Mikroelektronik Dresden GmbH
Priority to DE102004009038A priority Critical patent/DE102004009038B4/de
Priority to JP2006553429A priority patent/JP2007523548A/ja
Priority to US10/598,286 priority patent/US7764117B2/en
Priority to PCT/DE2005/000275 priority patent/WO2005083884A1/de
Publication of DE102004009038A1 publication Critical patent/DE102004009038A1/de
Application granted granted Critical
Publication of DE102004009038B4 publication Critical patent/DE102004009038B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003Changing the DC level

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

Der Erfindung, die ein Verfahren und eine Anordnung zur Reduktion eines dynamischen Offset bei der Verarbeitung unsymmetrischer Signalfolgen betrifft, liegt die Aufgabe zugrunde, ein Verfahren und eine Anordnung zur Reduktion eines dynamischen Offset anzugeben, womit eine Verringerung des störenden Einflusses auf nachfolgende Verfahrensschritte erreicht wird. Gemäß der Erfindung wird die Aufgabe verfahrensseitig dadurch gelöst, dass in jeder Impulspause eine Entladung der Kapazität um einen in Abhängigkeit von der Größe der Amplitude der eingangsseitigen Spannung des Hochpasses stehenden Betrages erfolgt.

Description

  • Die Erfindung betrifft ein Verfahren zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen, wobei eine aus Impulsen und Impulspausen bestehende Signalfolge einer Hochpassfilterung mittels eines eine Kapazität enthaltenden Hochpasses unterzogen wird.
  • Die Erfindung betrifft auch eine Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen durch einen eine Kapazität enthaltenden Hochpass.
  • Signalfolgen, die aus Impulsen und Impulspausen bestehen, treten beispielsweise bei der Übertragung von Informationen in paketorientierten Datenübertragungsprotokollen auf, wobei ein Paket aus einem oder mehreren Impulsen bestehen kann, welche einer unsymmetrischen Impulsverteilung unterliegen.
  • Bei der Verarbeitung unsymmetrischer Signalfolgen über eine eine Hochpassfunktion realisierende Anordnung kommt es, bedingt durch den Hochpasscharakter, zur Erzeugung einer ausgangsseitigen Richtspannung, welche nachfolgend als dynamischer Offset bezeichnet wird.
  • Eine beispielsweise durch das Übertragungsverfahren bedingte Verschiebung der Signalmittenspannung in positiver oder negativer Richtung führt in der Regel zu einer Erzeugung des dynamischen Offsets.
  • Dieser dynamische Offset kann eine, der die Hochpassfunktion realisierenden Anordnung nachgeschaltete Anordnung durch eine offsetbedingte Verschiebung des Arbeitspunktes in ihrer Funktionsweise störend beeinflussen. Diese Beeinflussung tritt insbesondere dann auf, wenn die Geschwindigkeit der, zu einer Datenübertragung genutzten unsymmetrischen, Signalfolge den Abbau des dynamischen Offsets, durch einen mindestens durch die Hochpassanordnung selbst bestimmten Eigenrückkehrvorgang, mit einer von der Dimensionierung abhängigen Zeitkonstante nicht zulässt.
  • Der Erfindung liegt somit die Aufgabe zugrunde, den dynamischen Offset zu reduzieren, um eine Verringerung des störenden Einflusses auf nachfolgende Verfahrensschritte zu erreichen.
  • Verfahrensseitig wird die Aufgabe dadurch gelöst, dass in jeder Impulspause eine Entladung der Kapazität um einen in Abhängigkeit von der Größe der Amplitude der eingangsseitigen Spannung des Hochpasses stehenden Betrages erfolgt.
  • Bei der Verarbeitung unsymmetrischer Signalfolgen durch eine Anordnung mit Hochpasscharakter kommt es zu einem unerwünschten Aufintegrieren der Spannungsimpulsfolgen am Hochpassausgang und somit zur Erzeugung des dynamischen Offsets. Zur Vermeidung dieses Offsets wird diesem Vorgang der Integration erfindungsgemäß gegengesteuert. Dazu wird jeweils in den Impulspausen eine, zumindest teilweise, Entladung der in der Anordnung mit Hochpasscharakter enthaltenen Hochpasskapazität durchgeführt. Die Intensität der Entladung wird dabei beispielsweise durch die Amplitude der eingangsseitigen Spannung bestimmt.
  • In einer Ausgestaltung der Erfindung ist vorgesehen, dass die Entladung der Kapazität teilweise oder vollständig erfolgt.
  • In einer weiteren Ausgestaltung der Erfindung ist vorgesehen, dass die Entladung nach einer linearen oder nichtlinearen Kennlinie erfolgt.
  • Die Entladung der Hochpasskapazität kann je nach Vorgabe vollständig oder nur teilweise erfolgen. Der Entladungsvorgang kann dabei gemäß einer linearen- oder nichtlinearen Kennlinienfunktion durchgeführt werden. Eine Entladung gemäß einer nichtlinearen Kennlinie erfolgt beispielsweise für den Fall, dass die Kapazität zur Offsetreduktion mit der Leitbahn eines Transistors überbrückt ist.
  • Anordnungsseitig wird die Aufgabe dadurch gelöst, dass ein erster Eingang mit einem ersten Anschluss der Kapazität und einem ersten Anschluss eines steuerbaren Elementes verbunden ist, dass ein zweiter Anschluss der Kapazität und ein zweiter Anschluss des steuerbaren Elementes mit einem ersten Ausgang und einem ersten Anschluss eines eine Widerstandsfunktion realisierenden Elementes verbunden ist. Ein zweiter Anschluss des eine Widerstandsfunktion realisierenden Elementes, ein zweiter Eingang und ein zweiter Ausgang sind dabei mit einem Bezugspotential verbunden. Das steuerbare Element weist einen dritten Anschluss zur Einspeisung eines Steuersignals auf.
  • In einer aus mindestens einem Kondensator und einem eine Widerstandsfunktion realisierendem Element bestehenden Hochpassanordnung ist der Kondensator durch zwei Anschlüsse eines steuerbaren Elementes überbrückt, wobei das steuerbare Element einen Anschluss zur Einspeisung einer Steuerspannung aufweist. Über diesen Steuereingang kann beispielsweise eine die Elektroden des Kondensators kurzschließende Funktionsweise ein- oder ausgeschaltet werden. Das Einschalten dieser Funktionsweise ist dann beispielsweise für gesamte Dauer der Impulspause oder nur eine bestimmte Zeitdauer innerhalb der Impulspause möglich. Außerdem kann die Entladung des Kondensators beispielsweise in Abhängigkeit von der Eingangsspannung der Anordnung nach einer Kennlinie gesteuert werden.
  • Die jeweils zweiten Anschlüsse des Eingangs, des Ausgangs und des eine Widerstandsfunktion realisierenden Elementes sind mit einem Bezugspotential verbunden, welches dem Massepotential oder einem anderen Spannungspotential entsprechen kann.
  • In einer besonderen Ausführung der Erfindung ist vorgesehen, dass das steuerbare Element ein Transistor ist.
  • Eine Realisierungsvariante für das steuerbare Element stellt der Einsatz eines FET-Transistors dar, dessen Source-Drain-Strecke die Kapazität überbrückt und dessen Gate-Anschluss mit einem Steuersignal angesteuert wird.
  • In einer anderen Ausführungsform der Erfindung ist vorgesehen, dass das eine Widerstandsfunktion realisierende Element ein ohmscher Widerstand oder ein Transistor ist.
  • Das eine Widerstandsfunktion realisierende Element kann beispielsweise durch einen ohmschen Widerstand realisiert werden. Eine weitere Variante besteht in der Verwendung eines Bipolar- oder Unipolartransistors zur Realisierung der Widerstandsfunktion. Diese Variante kann beispielsweise dann zum Einsatz kommen, wenn eine Steuerung der Hochpasszeit im laufenden Betrieb erfolgen soll.
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden. In den zugehörigen Zeichnungen zeigt
  • 1 eine Anordnung zur Umsetzung des erfindungsgemäßen Verfahrens und
  • 2 eine erfindungsgemäße Anordnung, bei der als steuerbares Element ein Feldeffekttransistor eingesetzt wird.
  • In der 1 ist eine Anordnung zur Umsetzung des erfindungsgemäßen Verfahrens gezeigt. Diese besteht aus einer einen Hochpass bildenden Kapazität 1 und beispielsweise einem Widerstand 2. Die Hochpassanordnung weist einen Eingang 3 und einen Ausgang 4 auf, deren jeweils erste Anschlüsse mit der Kapazität 1 verbunden sind. Der jeweils zweite Anschluss des Einganges 3 und des Ausganges 4 ist mit einem Bezugspotential verbunden, welches nicht zwingend das Massepotential sein muss. Erfindungsgemäß ist der Kondensator durch zwei Anschlüsse des steuerbaren Elementes 5 überbrückt, welches über einen Steuereingang mit der hier nicht näher dargestellten Steuerspannung 6 verbunden ist. Durch die Ansteuerung des steuerbaren Elementes wird dieses zwischen den die Kapazität überbrückenden Anschlüssen intern leitend und sorgt somit durch eine Entladung des Kondensators für eine Reduktion des dynamischen Offsets. Dabei ist durch die Ansteuerspannung gewährleistet, dass die Offsetreduktion nur in den Impulspausen erfolgt.
  • In der 2 ist eine erfindungsgemäße Anordnung gezeigt, bei der als steuerbares Element ein Feldeffekttransistor eingesetzt ist. Auch in diesem Beispiel wird der Hochpass durch die Kapazität 1 und den Widerstand 2 gebildet, welche in üblicher Weise mit dem Eingang 3 und dem Ausgang 4 verbunden sind.
  • Das steuerbare Element 5 ist als ein, mit seiner Source-Drain-Strecke die Kapazität 1 überbrückender, Feldeffekttransistor 7 ausgebildet.
  • Diese Hochpassanordnung wird mit einem unsymmetrischen Signal am Eingang 3 angesteuert. Es wird angenommen, dass durch die Lage des Eingangssignals während der Dauer eines Impulses die Kapazität 1 aufgeladen wird und ein Ladungsverschiebestrom durch die Kapazität fließt. Durch diesen Vorgang wird nicht nur wie gewünscht die Flanke des Impulses an den Ausgang übertragen, sondern durch die Aufladung der Kapazität 1, unter der Voraussetzung, dass der Eingangswiderstand einer mit dem Ausgang 4 verbundenen Anordnung eine Entladung der Ausgangsspannung nicht oder nicht in der hierfür notwendigen Zeit ermöglicht, auch ein ausgangsseitiger dynamischer Offset erzeugt.
  • Zu einer erfindungsgemäßen Reduzierung dieses Offsets wird über den Steuereingang 6 eine Steuerspannung an den Gateanschluss des Feldeffekttransistors 7 angelegt. Ist diese Steuerspannung in einem Bereich, so dass in Bezug zu dem am Eingang 3 aufgeprägten Arbeitspunkt eine Gate-Source-Spannung entsteht, durch welche die Source-Drain-Strecke des Feldeffekttransistors 7 leitend wird, beginnt ein die Kapazität 1 entladender Entladestrom über die Source-Drain-Strecke zu fließen. Durch eine Veränderung der Steuerspannung 6 und damit der Gate-Source-Spannung kann dieser Entladestrom gemäß der Kennlinie des Feldeffekttransistors 7 gesteuert werden. Durch die Steuerspannung ist somit sowohl die Intensität als auch die Dauer der Offsetreduktion steuerbar.
  • 1
    Kapazität
    2
    widerstandsbildendes Element
    3
    Eingang
    4
    Ausgang
    5
    steuerbares Element
    6
    Steuereingang
    7
    Feldeffekttransistor

Claims (6)

  1. Verfahren zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen, wobei eine aus Impulsen und Impulspausen bestehende Signalfolge einer Hochpassfilterung mittels eines eine Kapazität enthaltenden Hochpasses unterzogen wird, dadurch gekennzeichnet, dass in jeder Impulspause eine Entladung der Kapazität (1) um einen in Abhängigkeit von der Größe der Amplitude der eingangsseitigen Spannung des Hochpasses stehenden Betrages erfolgt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Entladung der Kapazität (1) teilweise oder vollständig erfolgt.
  3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die Entladung nach einer linearen oder nichtlinearen Kennlinie erfolgt.
  4. Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen durch einen eine Kapazität enthaltenden Hochpass, dadurch gekennzeichnet, dass ein erster Eingang mit einem ersten Anschluss der Kapazität (1) und einem ersten Anschluss eines steuerbaren Elementes (5) verbunden ist, dass ein zweiter Anschluss der Kapazität (1) und ein zweiter Anschluss des steuerbaren Elementes (5) mit einem ersten Ausgang und einem ersten Anschluss eines eine Widerstandsfunktion realisierenden Elementes (2) verbunden ist, dass ein zweiter Anschluss des eine Widerstandsfunktion realisierenden Elementes (2), ein zweiter Eingang und ein zweiter Ausgang mit einem Bezugspotential verbunden sind und dass das steuerbare Element (2) einen dritten Anschluss (6) zur Einspeisung eines Steuersignals aufweist.
  5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass das steuerbare Element (5) ein Transistor (7) ist.
  6. Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass das eine Widerstandsfunktion realisierende Element (2) ein ohmscher Widerstand oder ein Transistor ist.
DE102004009038A 2004-02-23 2004-02-23 Verfahren und Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen Expired - Fee Related DE102004009038B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004009038A DE102004009038B4 (de) 2004-02-23 2004-02-23 Verfahren und Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen
JP2006553429A JP2007523548A (ja) 2004-02-23 2005-02-17 非対称な信号列の処理時のダイナミックオフセットを低減する方法及び回路
US10/598,286 US7764117B2 (en) 2004-02-23 2005-02-17 Method and system for reducing a dynamic offset during the processing of asymmetric signal strings
PCT/DE2005/000275 WO2005083884A1 (de) 2004-02-23 2005-02-17 Verfahren und anordnung zur reduktion eines dynamischen offsets bei der verarbeitung unsymmetrischer signalfolgen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004009038A DE102004009038B4 (de) 2004-02-23 2004-02-23 Verfahren und Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen

Publications (2)

Publication Number Publication Date
DE102004009038A1 true DE102004009038A1 (de) 2005-09-15
DE102004009038B4 DE102004009038B4 (de) 2005-12-29

Family

ID=34853636

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004009038A Expired - Fee Related DE102004009038B4 (de) 2004-02-23 2004-02-23 Verfahren und Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen

Country Status (4)

Country Link
US (1) US7764117B2 (de)
JP (1) JP2007523548A (de)
DE (1) DE102004009038B4 (de)
WO (1) WO2005083884A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748681A (en) * 1995-10-27 1998-05-05 Lucent Technologies Inc Offset correction for a homodyne radio
US20010009495A1 (en) * 1998-09-01 2001-07-26 Nguyen James Cong Direct-to-digital temperature sensor
DE10063695A1 (de) * 2000-12-20 2002-07-18 Siemens Ag Verfahren zur Kompensation von Offsetwerten

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469213A (en) * 1967-05-16 1969-09-23 United Aircraft Corp Dynamic transfer networks
US4240442A (en) * 1979-01-05 1980-12-23 American Optical Corporation Variable threshold R-wave detector
US5168461A (en) * 1989-08-21 1992-12-01 Industrial Technology Research Institute Switched capacitor differentiators and switched capacitor differentiator-based filters
JPH0760988B2 (ja) * 1993-02-15 1995-06-28 日本電気株式会社 フィルタ回路
JP3853855B2 (ja) * 1995-03-15 2006-12-06 三菱電機株式会社 移相器
DE69529401D1 (de) * 1995-05-22 2003-02-20 St Microelectronics Srl Hochpassfilter, insbesondere für die Offsetunterdrückung in einer Verstärkerkette
FI112131B (fi) * 1996-02-08 2003-10-31 Nokia Corp Menetelmä ja piirijärjestely signaalin erojännitteen pienentämiseksi
US6420927B1 (en) * 1999-08-05 2002-07-16 University Of Florida Filter and hold circuit utilizing a charge/discharge current
KR100464446B1 (ko) * 2003-02-28 2005-01-03 삼성전자주식회사 임피던스 스케일링에 의한 주파수 응답 제어 장치
US6995606B2 (en) * 2004-05-27 2006-02-07 Allegro Microsystems, Inc. High pass filter using insulated gate field effect transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748681A (en) * 1995-10-27 1998-05-05 Lucent Technologies Inc Offset correction for a homodyne radio
US20010009495A1 (en) * 1998-09-01 2001-07-26 Nguyen James Cong Direct-to-digital temperature sensor
DE10063695A1 (de) * 2000-12-20 2002-07-18 Siemens Ag Verfahren zur Kompensation von Offsetwerten

Also Published As

Publication number Publication date
WO2005083884A1 (de) 2005-09-09
US20090153238A1 (en) 2009-06-18
JP2007523548A (ja) 2007-08-16
DE102004009038B4 (de) 2005-12-29
US7764117B2 (en) 2010-07-27

Similar Documents

Publication Publication Date Title
DE2733963C3 (de) Schaltungsanordnung zur Erzeugung von Zwischenpotentialen für die dynamische Ansteuerung einer Anzeigevorrichtung
EP2177000B1 (de) Schaltungsanordnung und Verfahren zum Treiben mindestens einer differentiellen Leitung
DE3246213A1 (de) Regelverstaerker
DE2620187C3 (de) Monostabile Multivibratorschaltung
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
EP0663726A2 (de) Ausgangstreiberschaltung
DE2316619A1 (de) Halbleiterschaltung
DE4031432A1 (de) Integrierte halbleiterschaltung
DE3108342C2 (de) Dynamische Schieberegisterschaltung
DE2526119B2 (de) Verbundtransistorschaltung
DE2450882A1 (de) Komplementaere mos-logische schaltung
DE102004009038A1 (de) Verfahren und eine Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen
EP1078460B1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE10305361B4 (de) Elektronischer Hochfrequenz-Schalter
DE3144046A1 (de) Schaltkreis, dessen anwendung in einer schreibvorrichtung und diese schreibvorrichtung
DE60014986T2 (de) Tristate-Differenz-Ausgangsstufe
DE102004035126B4 (de) Schaltungsanordnung zur alternativen Spannungsversorgung einer Last aus mehreren Spannungsquellen und Verfahren zum alternativen Verbinden von Versorgungsspannungsanschlüssen mit einem gemeinsamen Lastanschluss
DE102021122843A1 (de) Übertragungssystem und Übertragungsverfahren zur Übertragung von Daten und Energie über eine Zweidrahtleitung
DE102004025913B3 (de) Integrierte Schaltung
EP1280276A2 (de) Anordnung und Verfahren zum Umschalten von Transistoren
DE102019125546B4 (de) Bus-Treiber für CAN-Busse mit einem zustandsbusgesteuerten, beschleunigten Übergang vom dominanten zum rezessiven Datenbuszustand
DE3634332C2 (de)
DE10318523A1 (de) Verfahren zum Einstellen einer Terminierungsspannung und eine Eingangsschaltung
DE2401985C3 (de) Dynamische, bistabile Teilerschaltung
DE69514033T2 (de) CMOS-Ausgangsschaltung für integrierte Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: IDT EUROPE GMBH, DE

Free format text: FORMER OWNER: ZENTRUM MIKROELEKTRONIK DRESDEN AG, 01109 DRESDEN, DE

R082 Change of representative

Representative=s name: LIPPERT STACHOW PATENTANWAELTE RECHTSANWAELTE , DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee