DE10147696C2

DE10147696C2 - Semiconductor structure with two cathode electrodes and switching device with the semiconductor structure

Info

Publication number: DE10147696C2
Application number: DE10147696A
Authority: DE
Inventors: Rudolf Elpelt; Peter Friedrichs; Heinz Mitlehner
Original assignee: SiCED Electronics Development GmbH and Co KG
Current assignee: Infineon Technologies AG
Priority date: 2001-09-27
Filing date: 2001-09-27
Publication date: 2003-11-06
Anticipated expiration: 2021-09-28
Also published as: DE10147696A1

Description

Die Erfindung betrifft einen zum Steuern und Schalten eines Stroms bestimmten Halbleiteraufbau, der mindestens ein erstes Halbleitergebiet eines ersten Leitungstyps, einen zwischen einer Anodenelektrode und einer ersten Kathodenelektrode zu mindest teilweise innerhalb des ersten Halbleitergebiets ver laufenden ersten Strompfad und ein erstes Kanalgebiet, durch das der erste Strompfad verläuft, und innerhalb dessen der Strom mittels wenigstens einer Verarmungszone beeinflussbar ist, umfasst. Ein solcher Halbleiteraufbau ist aus der US 6 188 555 B1 bekannt. Die Erfindung betrifft außerdem eine Schalteinrichtung zum Schalten bei einer hohen Betriebsspan nung.The invention relates to a for controlling and switching one Current determined semiconductor structure, the at least a first Semiconductor region of a first conductivity type, one between an anode electrode and a first cathode electrode ver at least partially within the first semiconductor region current first current path and a first channel area that the first current path runs, and within which the Current can be influenced by means of at least one depletion zone is included. Such a semiconductor structure is from the US 6 188 555 B1 known. The invention also relates to a Switching device for switching at a high operating voltage voltage.

Zum Versorgen eines elektrischen Verbrauchers mit einem elektrischen Nennstrom wird der Verbraucher üblicherweise über ein Schaltgerät an ein elektrisches Versorgungsnetz ge schaltet. Beim Einschaltvorgang und auch im Falle eines Kurz schlusses tritt ein Überstrom auf, der deutlich über dem Nennstrom liegt. Zum Schutz des elektrischen Verbrauchers muss das zwischen den Verbraucher und das elektrische Netz geschaltete Schaltgerät diesen Überstrom begrenzen und auch abschalten können. Weiterhin gibt es beispielsweise in der Umrichtertechnik Anwendungen, bei denen der Verbraucher im Falle einer in Sperrrichtung anliegenden Spannung auch sicher vom Versorgungsnetz getrennt werden soll. Für die beschriebe nen Funktionen sind strombegrenzende Schalter in Form eines Halbleiteraufbaus bekannt.To supply an electrical consumer with a electrical nominal current is usually the consumer via a switching device to an electrical supply network on. When switching on and also in the case of a short in the end, an overcurrent occurs that is significantly higher than that Rated current is. To protect the electrical consumer that must be between the consumer and the electrical network switched switching device limit this overcurrent and also can switch off. Furthermore there is for example in the Converter technology Applications in which the consumer in Also safe in the event of reverse voltage to be separated from the supply network. For the descriptions NEN functions are current-limiting switches in the form of a Semiconductor structure known.

So wird in der US 6 188 555 B1 und auch in der DE 198 33 214 C1, in der US 6 034 385 sowie in der WO 00/16403 A1 jeweils ein Halbleiteraufbau beschrieben, bei dem ein zwischen einer Anoden- und Kathodenelektrode auf ei nem Strompfad durch den Halbleiteraufbau fließender Strom gesteuert wird. Insbesondere kann der Strom ein- und ausge schaltet oder auf einen maximalen Wert begrenzt werden. Der aktive Teil des Halbleiteraufbaus besteht aus einem ersten Halbleitergebiet eines vorgegebenen Leitungstyps, insbesonde re des n-Leitungstyps. Der Leitungstyp wird bestimmt durch den Typ der Ladungsträger, mit denen das Halbleitergebiet do tiert ist. Zur Stromsteuerung und -beeinflussung ist inner halb des ersten Halbleitergebiets mindestens ein im Strompfad angeordnetes laterales Kanalgebiet vorgesehen. Unter lateral oder auch horizontal wird hierbei eine Richtung parallel zu einer Hauptoberfläche des ersten Halbleitergebiets verstan den. Vertikal wird dagegen eine senkrecht zur Hauptoberfläche verlaufende Richtung bezeichnet. Das laterale Kanalgebiet wird durch mindestens einen p-n-Übergang, insbesondere durch die Verarmungszone (Zone mit Verarmung an Ladungsträgern und damit hohem elektrischen Widerstand; Raumladungszone) dieses p-n-Übergangs, in vertikaler Richtung begrenzt. Die vertikale Ausdehnung dieser Verarmungszone kann unter anderem durch ei ne Steuerspannung eingestellt werden. Der p-n-Übergang ist zwischen dem ersten Halbleitergebiet und einem vergrabenen p-leitenden Inselgebiet gebildet. Das vergrabene Inselgebiet übernimmt die Abschirmung der Kathodenelektrode gegenüber dem hohen elektrischen Feld in Sperrrichtung (= ausgeschalteter Zustand). Infolge des im lateralen Kanalgebiet längs der Stromflussrichtung auftretenden Spannungsabfalls kommt es bei einem hohen Stromwert zu einer Abschnürung des Kanalgebiets. Der Halbleiteraufbau kann keinen wesentlich höheren Strom tragen und die am Halbleiteraufbau abfallende Spannung steigt stark an. Dieser Effekt wird auch als Sättigung bezeichnet. Die daraus resultierende eingeschränkte Überlastfähigkeit ist ungünstig, wenn nur für eine kurze Zeitspanne, beispielsweise beim Anlauf eines elektrischen Motors, ein hoher Strom zu führen ist. Deshalb ist eine zumindest kurzfristige Erhöhung der Überlastfähigkeit wünschenswert.For example, in US Pat. No. 6,188,555 B1 and also in DE 198 33 214 C1, in US 6 034 385 and in WO 00/16403 A1 each describes a semiconductor structure, at the one between an anode and cathode electrodes on egg nem current path controlled current flowing through the semiconductor structure becomes. In particular, the current can be switched on and off switches or be limited to a maximum value. The active part of the semiconductor structure consists of a first Semiconductor area of a given conduction type, in particular right of the n-line type. The line type is determined by the type of charge carriers with which the semiconductor region do is. To control and influence the current is internal half of the first semiconductor region at least one in the current path arranged lateral channel area provided. Under lateral or horizontally, a direction becomes parallel to a main surface of the first semiconductor region the. In contrast, vertical becomes perpendicular to the main surface running direction. The lateral canal area is by at least one p-n transition, in particular by the depletion zone (zone with depletion of load carriers and thus high electrical resistance; Space charge zone) this p-n transition, limited in the vertical direction. The vertical Expansion of this depletion zone can be caused, among other things, by egg ne control voltage can be set. The p-n transition is between the first semiconductor region and a buried one p-type island area formed. The buried island area takes over the shielding of the cathode electrode from the high electric field in reverse direction (= switched off Status). As a result of the in the lateral canal area along the It occurs in the direction of current flow a high current value to constrict the channel area. The semiconductor structure cannot have a much higher current wear and the voltage drop across the semiconductor structure increases strong. This effect is also known as saturation. The resulting limited overload capacity is inconvenient if only for a short period of time, for example when starting an electric motor, a high current lead is. That is why an at least short-term increase overload capability is desirable.

Der Erfindung liegt deshalb die Aufgabe zu Grunde, einen Halbleiteraufbau der eingangs bezeichneten Art anzugeben, der eine hohe Überlastfähigkeit aufweist. Weiterhin soll auch ei ne Schalteinrichtung mit einer hohen Überlastfähigkeit ange geben werden.The invention is therefore based on the object Specify semiconductor structure of the type mentioned, the has a high overload capacity. Furthermore, egg ne switching device with a high overload capability will give.

Zur Lösung der den Halbleiteraufbau betreffenden Aufgabe wird ein Halbleiteraufbau entsprechend den Merkmalen des unabhän gigen Patentanspruchs 1 angegeben.To solve the problem related to the semiconductor structure a semiconductor structure according to the characteristics of the independ given claim 1.

Bei dem erfindungsgemäßen Halbleiteraufbau zur Steuerung ei nes Stroms handelt es sich um einen Halbleiteraufbau der ein gangs bezeichneten Art, der gekennzeichnet ist durch einen zwischen der Anodenelektrode und einer zweiten Kathodenelek trode zumindest teilweise innerhalb des ersten Halbleiterge biets und am ersten Kanalgebiet vorbei verlaufenden zweiten Strompfad.In the semiconductor structure for control ei nes current is a semiconductor structure of a gangs designated, which is characterized by a between the anode electrode and a second cathode electrode trode at least partially within the first semiconductor ge offers and the second channel past the first channel area Current path.

Die Erfindung beruht dabei auf der Erkenntnis, dass durch ei nen zweiten Strompfad, der das erste Kanalgebiet nicht pas siert, das Sättigungsverhalten des Halbleiteraufbaus redu ziert und seine Überlastfähigkeit erhöht werden kann. Die Ab schnürung des ersten Kanalgebiets ist maßgeblich für das Sät tigungsverhalten des Halbleiteraufbaus verantwortlich. Selbst wenn es infolge eines hohen Stromflusses im ersten Kanalge biet zur Sättigung kommt, kann der Halbleiteraufbau über den zweiten Strompfad noch einen weiter steigenden Strom führen. Durch eine gezielte Zu- oder Abschaltung des zweiten Strom pfads kann die daraus resultierende erhöhte Überlastfähigkeit auch nur in solchen Betriebssituationen eingestellt werden, in denen von vornherein klar ist, dass der hohe Strom nur kurzfristig zu führen ist und somit den Halbleiteraufbau nicht gefährdet. In allen anderen Fällen erreicht man durch eine Deaktivierung des zweiten Strompfads ein durch den ers ten Strompfad bestimmtes eigensicheres Verhalten, das insbe sondere auch einen Überlastschutz gegenüber einem unvorher sehbaren und länger andauernden hohen Stromfluss, wie bei spielsweise einem Kurzschlussstrom, bietet. Weiterhin ist dann auch ein ebenfalls durch den ersteh Strompfad bestimmtes hohes Sperrvermögen gegeben. Der Halbleiteraufbau vereint al so eine hohe Überlastfähigkeit und ein hohes Sperrvermögen in sich.The invention is based on the knowledge that by egg NEN second current path that does not fit the first channel area siert, the saturation behavior of the semiconductor structure reduced graced and its overload capacity can be increased. The Ab lacing of the first canal area is essential for sowing responsible behavior of the semiconductor structure. Self if it is due to a high current flow in the first channel offers saturation, the semiconductor structure can second current path lead a further increasing current. Through a targeted connection or disconnection of the second current paths can result in increased overload capacity can only be set in such operating situations, in which it is clear from the outset that the high current is only is to be managed at short notice and thus the semiconductor structure not endangered. In all other cases you can reach through a deactivation of the second current path by the first specific current behavior, in particular special also an overload protection against an unforeseen visible and prolonged high current flow, as with a short-circuit current, for example. Furthermore is then also one that is also determined by the first current path high blocking capacity. The semiconductor structure combines al such a high overload capacity and high blocking capacity in yourself.

Vorteilhafte Ausgestaltungen des Halbleiteraufbaus gemäß der Erfindung ergeben sich aus den vom Anspruch 1 abhängigen An sprüchen.Advantageous embodiments of the semiconductor structure according to the Invention result from the dependent on claim 1 claims.

Günstig ist ein sogenannter vertikaler Halbleiteraufbau, bei dem der Strom im Wesentlichen in vertikaler Richtung durch den Halbleiteraufbau geführt wird. Diese Ausführungsform ist in der Lage, im Sperrfall eine besonders hohe Sperrspannung zu tragen.A so-called vertical semiconductor structure is favorable which the current passes through essentially in the vertical direction the semiconductor structure is performed. This embodiment is capable of a particularly high reverse voltage in the event of blocking to wear.

Die Stromsteuerung im ersten Strompfad erfolgt mittels eines vorzugsweise lateralen Kanalgebiets. In dieser Ausführungs form kann sowohl der zu führende Strom sicher an- und abge schaltet werden, als auch eine hohe Sperrspannung vom Halb leiteraufbau aufgenommen werden. Außerdem bietet ein latera ler Kanal eine gewisse Eigensicherheit gegenüber einem kriti schen Überlaststrom.The current control in the first current path takes place by means of a preferably lateral channel area. In this execution the current to be conducted can be safely turned on and off be switched, as well as a high reverse voltage of half ladder structure to be included. In addition, a latera channel a certain intrinsic security against a critical overload current.

Weiterhin ist eine Variante möglich, bei der der Halbleiter aufbau ein innerhalb des ersten Halbleitergebiets zumindest teilweise vergrabenes Inselgebiet umfasst. Dieses Inselgebiet hat einen zweiten gegenüber dem ersten Leitungstyp (n oder p) entgegengesetzten Leitungstyp (p oder n). Das Inselgebiet bildet mit dem ersten Halbleitergebiet einen p-n-Übergang, dessen Verarmungszone im Durchlassbetrieb zur Steuerung zu mindest des ersten Kanalgebiets und damit auch des Stromflus ses zwischen Anoden- und erster Kathodenelektrode herangezo gen werden kann. Das Inselgebiet dient im Sperrbetrieb außer dem der Abschirmung der Kathodenelektrode gegenüber dem hohen elektrischen Feld. Dadurch weist der Halbleiteraufbau ein sehr hohes Sperrvermögen auf. A variant is also possible in which the semiconductor at least build one within the first semiconductor region partially buried island area. This island area has a second compared to the first line type (n or p) opposite line type (p or n). The island area forms a p-n junction with the first semiconductor region, whose depletion zone is in control mode for control at least the first channel area and thus also the current flow between the anode and first cathode electrodes can be gen. The island area serves in closed operation except that of the shielding of the cathode electrode from the high one electric field. As a result, the semiconductor structure exhibits very high blocking capacity.

In einer vorteilhaften Ausgestaltung besteht der Halbleiter aufbau teilweise oder auch komplett aus einem Halbleiter material, das einen Bandabstand von wenigstens 2 eV aufweist. Geeignete Halbleitermaterialien sind beispielsweise Diamant, Galliumnitrit (GaN), Indiumphosphid (InP) oder vorzugsweise Siliciumcarbid (SiC). Auf Grund der durch den hohen Bandab stand bedingten extrem niedrigen intrinsischen Ladungsträger konzentration (= Ladungsträgerkonzentration ohne Dotierung) sind die genannten Halbleitermaterialien, insbesondere SiC, sehr vorteilhaft. Die genannten Halbleitermaterialien weisen im Vergleich zu dem "Universalhalbleiter" Silicium eine deut lich höhere Durchbruchsfestigkeit auf, so dass der Halblei teraufbau bei einer höheren Spannung eingesetzt werden kann und außerdem einen sehr geringen Durchlassverlust aufweist. Das bevorzugte Halbleitermaterial ist Siliciumcarbid, insbe sondere einkristallines Siliciumcarbid vom 3C- oder 4H- oder 6H- oder 15R-Polytyp.In an advantageous embodiment, the semiconductor partially or completely constructed from a semiconductor material that has a band gap of at least 2 eV. Suitable semiconductor materials are, for example, diamond, Gallium nitrite (GaN), indium phosphide (InP) or preferably Silicon carbide (SiC). Because of the high bandab due to extremely low intrinsic charge carriers concentration (= charge carrier concentration without doping) are the semiconductor materials mentioned, in particular SiC, very advantageous. The semiconductor materials mentioned have compared to the "universal semiconductor" silicon a significant Lich higher breakthrough strength, so that the half lead can be used at a higher voltage and also has very little transmission loss. The preferred semiconductor material is silicon carbide, in particular special single-crystalline silicon carbide of 3C or 4H or 6H or 15R poly type.

Zur Lösung der die Schalteinrichtung betreffenden Aufgabe wird eine Schalteinrichtung entsprechend den Merkmalen des Patentanspruchs 8 angegeben.To solve the task relating to the switching device is a switching device according to the features of Claim 8 specified.

Die Schalteinrichtung zum Schalten bei einer hohen Betriebs spannung umfasst eine Zusammenschaltung eines Hochspan nungs(HV)-Schaltelements, das als ein erfindungsgemäßer Halb leiteraufbau ausgebildet ist, mit zwei Niederspannungs(NV)- Schaltelementen in Form einer Kaskodenschaltung. Je eines der beiden NV-Schaltelemente ist dabei an die erste bzw. zweite Kathodenelektrode angeschlossen und dient damit der Aktivie rung und der Deaktivierung des ersten bzw. zweiten Strompfads innerhalb des Halbleiteraufbaus.The switching device for switching at high operation Voltage includes an interconnection of a high voltage voltage (HV) switching element, which as a half according to the invention conductor structure is designed with two low voltage (NV) - Switching elements in the form of a cascode circuit. One of each two NV switching elements is connected to the first and second Connected cathode electrode and thus serves the Activie tion and the deactivation of the first and second current path within the semiconductor structure.

Die günstigen Eigenschaften des Halbleiteraufbaus hinsicht lich der gezielt veränderbaren, Überlastfähigkeit kommen so mit auch in der Schalteinrichtung voll zum Tragen. Durch Ak tivierung des zweiten Strompfads wird das Sättigungsverhalten reduziert. Gleichzeitig wird damit die Überlastfähigkeit der Schalteinrichtung im Durchlassbetrieb erhöht. Im Sperrbetrieb zeigt die Schalteinrichtung bei deaktiviertem zweiten Strompfad das gleiche vorteilhafte hohe Sperrvermögen wie eine Kaskodenschaltung in ihrer Grundform, bei der ein bekannter Halbleiteraufbau mit nur einer Kathodenelektrode zum Einsatz kommt.The favorable properties of the semiconductor structure This means that the overload capacity can be changed in a targeted manner with also fully in the switchgear. By Ak Activation of the second current path becomes the saturation behavior reduced. At the same time, the overload capacity of the Switching device increased in pass mode. In blocked operation shows the switching device with deactivated second Current path the same advantageous high blocking capacity as a cascode circuit in its basic form, in which a known semiconductor structure with only one cathode electrode is used.

Bevorzugte, jedoch keinesfalls einschränkende Ausführungs beispiele der Erfindung werden nunmehr anhand der Zeichnung näher erläutert. Zur Verdeutlichung ist die Zeichnung nicht maßstäblich ausgeführt, und gewisse Teile sind schematisiert dargestellt. Im Einzelnen zeigen:Preferred, but in no way restrictive design Examples of the invention will now be described with reference to the drawing explained in more detail. The drawing is not for clarification made to scale, and certain parts are schematic shown. Show in detail:

Fig. 1 einen Halbleiteraufbau mit zwei Kathodenelektroden, Fig. 1 shows a semiconductor structure with two cathode electrodes,

Fig. 2 Kennlinien eines Halbleiteraufbaus gemäß Fig. 1 und eines Halbleiteraufbaus mit einer Kathoden elektrode sowie Fig. 2 characteristics of a semiconductor structure according to FIG. 1 and a semiconductor structure with a cathode electrode and

Fig. 3 eine Schalteinrichtung mit einem Halbleiteraufbau gemäß Fig. 1. Fig. 3 shows a switching device having a semiconductor structure of FIG. 1.

Einander entsprechende Teile sind in den Fig. 1 bis 3 mit denselben Bezugszeichen versehen.Corresponding parts are provided with the same reference numerals in FIGS. 1 to 3.

In Fig. 1 ist ein Halbleiteraufbau 100 zur Steuerung eines Stroms I in Form eines vertikalen Sperrschicht-Feldeffekt- Transistors (JFET) dargestellt. Der in Fig. 1 gezeigte Halb leiteraufbau ist lediglich eine Halbzelle. Durch Spiegelung an dem rechten Rand der Halbzelle erhält man eine komplette Zelle. Eine Mehrzellenstruktur ergibt sich entsprechend durch mehrfache Spiegelung.In Fig. 1, a semiconductor construction 100 is illustrated a vertical junction field effect transistor (JFET) for controlling a current I in the form. The semiconductor structure shown in Fig. 1 is only a half cell. A complete cell is obtained by mirroring on the right edge of the half cell. A multi-cell structure accordingly results from multiple mirroring.

Der aktive Teil, in dem die Stromsteuerung im Wesentlichen stattfindet, ist in einem n-leitenden (Elektronenleitung) er sten Halbleitergebiet 2 enthalten. Innerhalb des ersten Halb leitergebiets 2 ist ein p-leitendes (Löcherleitung) vergra benes Inselgebiet 3 angeordnet. Das erste Halbleitergebiet 2 weist eine nicht ebene erste Oberfläche 20, das vergrabene Inselgebiet 3 eine zweite Oberfläche 80 auf. Beide Oberflä chen 20 und 80 laufen im Wesentlichen parallel zueinander. Der Halbleiteraufbau 100 wird insbesondere deshalb als verti kal bezeichnet, da der Stromfluss größtenteils vertikal, d. h. senkrecht zur zweiten Oberfläche 80 durch den Halbleiterauf bau 100 erfolgt.The active part, in which the current control essentially takes place, is contained in an n-type (electron line) first semiconductor region 2 . Within the first semiconductor region 2 , a p-type (hole line) grilled island region 3 is arranged. The first semiconductor region 2 has a non-planar first surface 20 , the buried island region 3 has a second surface 80 . Both surfaces 20 and 80 run essentially parallel to one another. The semiconductor structure 100 is in particular referred to as vertical, since the current flow is largely vertical, ie perpendicular to the second surface 80 through the semiconductor structure 100 .

Das erste Halbleitergebiet 2 setzt sich im Ausführungsbei spiel von Fig. 1 aus einem Halbleitersubstrat 27 und zwei darauf angeordneten, epitaktisch aufgewachsenen Halbleiter schichten 261 und 262 zusammen. Die erste Oberfläche 20 ge hört zur zweiten, nach dem epitaktischen Wachstum weiter be arbeiteten Epitaxieschicht 262 und die zweite Oberfläche 80 zur ersten Epitaxieschicht 261. Die beiden Epitaxieschichten 261 und 262 haben in etwa eine gleiche Dotierung. Sie sind insbesondere niedriger dotiert (n^-) als das Halbleitersub strat 27 (n⁺).In the exemplary embodiment of FIG. 1, the first semiconductor region 2 is composed of a semiconductor substrate 27 and two epitaxially grown semiconductor layers 261 and 262 arranged thereon. The first surface 20 belongs to the second epitaxial layer 262 , which is processed further after the epitaxial growth, and the second surface 80 to the first epitaxial layer 261 . The two epitaxial layers 261 and 262 have approximately the same doping. They are in particular less doped (n ^- ) than the semiconductor substrate 27 (n ⁺ ).

An der ersten Oberfläche 20 sind innerhalb des ersten Halb leitergebiets 2 ein erstes und ein zweites n-leitendes Kon taktgebiet 5 bzw. 6 vorgesehen. Sie sind hoch dotiert (n⁺). In einer Projektion auf die zweite Oberfläche 80 erstreckt sich das Inselgebiet 3 in allen Richtungen parallel zur zwei ten Oberfläche 80 weiter als das erste Kontaktgebiet 5. Da durch wird eine gute Abschirmung des ersten Kontaktgebiets 5 erreicht. Das erste Kontaktgebiet 5 ist mittels einer ersten Kathodenelektrode 50, das zweite Kontaktgebiet 6 mittels ei ner zweiten Kathodenelektrode 51 ohmsch kontaktiert.On the first surface 20 , a first and a second n-type contact area 5 and 6 are provided within the first semiconductor region 2 . They are highly endowed (n ⁺ ). In a projection onto the second surface 80 , the island region 3 extends in all directions parallel to the second surface 80 further than the first contact region 5 . Since a good shielding of the first contact area 5 is achieved. The first contact area 5 is ohmically contacted by means of a first cathode electrode 50 , the second contact area 6 by means of a second cathode electrode 51 .

Angrenzend an einen zurückversetzten Teil der Oberfläche 20 ist innerhalb des ersten Halbleitergebiets 2 außerdem mindes tens ein zweites Halbleitergebiet 4 angeordnet, das den p-Leitungstyp aufweist und hoch dotiert (p⁺) ist. Wiederum erstreckt sich das Inselgebiet 3 in einer Projektion auf die zweite Oberfläche 80 in allen Richtungen parallel zur zweiten Oberfläche 80 weiter als das zweite Halbleitergebiet 4. Es gibt jedoch auch andere nicht gezeigte Ausführungsformen, bei denen sich das Inselgebiet 3 und das zweite Halbleitergebiet 4 in der genannten Projektion nur an ihren Rändern überlap pen. Das zweite Halbleitergebiet 4 ist mittels der ersten Ka thodenelektrode 50 ohmsch kontaktiert und folglich mit dem ersten Kontaktgebiet 5 elektrisch kurzgeschlossen.Adjacent to a set-back part of the surface 20 , at least a second semiconductor region 4 is also arranged within the first semiconductor region 2 , which has the p-type conduction and is highly doped (p ⁺ ). Again, the island region 3 extends further than the second semiconductor region 4 in a projection onto the second surface 80 in all directions parallel to the second surface 80 . However, there are also other embodiments, not shown, in which the island region 3 and the second semiconductor region 4 only overlap at their edges in the aforementioned projection. The second semiconductor region 4 is ohmically contacted by means of the first cathode electrode 50 and consequently electrically short-circuited to the first contact region 5 .

Vorzugsweise wird das vergrabene Inselgebiet 3 nach Aufbrin gen der ersten Epitaxieschicht 261 mittels Ionenimplantation hergestellt. Es folgt in einem zweiten epitaktischen Wachs tumsschritt das Aufbringen der zweiten Epitaxieschicht 262 und die Erzeugung der Kontaktgebiete 5 und 6 sowie des zwei ten Halbleitergebiets 4 mittels Implantation von Ionen in die zweite Epitaxieschicht 262.After the first epitaxial layer 261 has been applied , the buried island region 3 is preferably produced by means of ion implantation. This is followed in a second epitaxial growth step by the application of the second epitaxial layer 262 and the production of the contact regions 5 and 6 and the second semiconductor region 4 by means of implantation of ions in the second epitaxial layer 262 .

Innerhalb der zweiten Epitaxieschicht 262 ist ein Kontaktloch 70 vorgesehen, das sich in vertikaler Richtung bis zu der zweiten Oberfläche 80 erstreckt. Das Kontaktloch 70 legt ei nen Teil des vergrabenen Inselgebiets 3 frei, so dass es mit tels einer Steuerelektrode 40 ohmsch kontaktiert werden kann. Das Kontaktloch 70 wird ebenso wie die zurückversetzten Teile der Oberfläche 20 beispielsweise mittels eines Trocken ätzprozesses hergestellt. Um Schwankungen in der Ätztiefe auszugleichen, können gemäß einer nicht dargestellten Ausfüh rungsform auch mehrere Kontaktlöcher 70, die dann jeweils ei nen kleineren Durchmesser aufweisen, vorgesehen sein.A contact hole 70 is provided within the second epitaxial layer 262 and extends in the vertical direction up to the second surface 80 . The contact hole 70 exposes a part of the buried island area 3 , so that it can be contacted ohmsch with a control electrode 40 . The contact hole 70 , like the recessed parts of the surface 20, is produced, for example, by means of a dry etching process. In order to compensate for fluctuations in the etching depth, a plurality of contact holes 70 , which then each have a smaller diameter, can also be provided in accordance with an embodiment (not shown).

Auf einer von der ersten Oberfläche 20 abgewandten Seite des ersten Halbleitergebiets 2 ist zur ohmschen Kontaktierung des Substrats 27 eine Anodenelektrode 60 vorgesehen. Für die bei den Kathodenelektroden 50 und 51, die Anodenelektrode 60 so wie die Steuerelektrode 40 wird Polysilicium oder ein Metall, vorzugsweise Nickel, Aluminium, Tantal, Titan oder Wolfram, als Kontaktwerkstoff verwendet.An anode electrode 60 is provided on a side of the first semiconductor region 2 facing away from the first surface 20 for the ohmic contacting of the substrate 27 . For the cathode electrodes 50 and 51 , the anode electrode 60 and the control electrode 40 , polysilicon or a metal, preferably nickel, aluminum, tantalum, titanium or tungsten, is used as the contact material.

Als Halbleitermaterial kommt in dem Halbleiteraufbau 100 Si liciumcarbid (SiC) zum Einsatz. Es eignet sich insbesondere bei hohen Spannungen auf Grund seiner spezifischen Materialeigenschaften besonders gut. Bevorzugte Dotierstoffe sind Bor und Aluminium für eine p-Dotierung sowie Stickstoff und Phos phor für eine n-Dotierung. Die Dotierstoffkonzentration der beiden Kontaktgebiete 5 und 6 liegt typischerweise zwischen 1 × 10¹⁹ cm^-3 und 1 × 10²⁰ cm^-3 und die der beiden Epitaxieschichten 261 und 262 typischerweise bei höchstens 5 × 10¹⁶ cm^-3. Das Zei chen "x" wird hier als Multiplikationssymbol verwendet. Die Dotierung und auch die Dicke der ersten Epitaxieschicht 261 hängen insbesondere von der im Sperrfall von dem Halblei teraufbau 100 aufzunehmenden Sperrspannung ab. Je höher die Sperrspannung ist, desto niedriger liegt diese Dotierung. Die Epitaxieschicht 261 hat im Wesentlichen das zu sperrende elektrische Feld zu tragen. Die beiden p-leitenden Gebiete 3 und 4 haben eine Dotierstoffkonzentration von jeweils mindes tens 5 × 10¹⁷ cm^-3. Im Beispiel ist das vergrabene Inselgebiet 3 mit etwa 5 × 10¹⁸ cm^-3 und das zweite Halbleitergebiet 4 mit et wa 2 × 10¹⁹ cm³ dotiert. 100 silicon carbide (SiC) is used as the semiconductor material in the semiconductor structure. It is particularly well suited for high voltages due to its specific material properties. Preferred dopants are boron and aluminum for p-doping and nitrogen and phosphorus for n-doping. The dopant concentration of the two contact regions 5 and 6 is typically between 1 × 10 ¹⁹ cm ^-3 and 1 × 10 ²⁰ cm ^-3 and that of the two epitaxial layers 261 and 262 is typically at most 5 × 10 ¹⁶ cm ^-3 . The character "x" is used here as a multiplication symbol. The doping and also the thickness of the first epitaxial layer 261 depend in particular on the blocking voltage to be absorbed by the semiconductor structure 100 in the case of blocking. The higher the reverse voltage, the lower this doping. The epitaxial layer 261 essentially has to carry the electric field to be blocked. The two p-type regions 3 and 4 each have a dopant concentration of at least 5 × 10 ¹⁷ cm ^-3 . In the example, the buried island region 3 with about 5 x 10 ¹⁸ cm ^-3 and the second semiconductor region 4 is doped with wa et 2 × 10 ¹⁹ cm ^3.

Der Strom I kann den Halbleiteraufbau 100 auf zwei verschie denen Strompfaden passieren. Ein erster Strompfad IP1 ver läuft zwischen der Anodenelektrode 60 und der ersten Katho denelektrode 50. Er umfasst das erste Kontaktgebiet 5, ein im ersten Halbleitergebiet 2 angeordnetes laterales Kanalgebiet 22, ein ebenfalls im ersten Halbleitergebiet 2 angeordnetes vertikales Kanalgebiet 21 sowie eine sich danach anschließen de Driftzone, die sich aus dem verbleibenden Teil der ersten Epitaxieschicht 261 und dem Substrat 27 zusammensetzt. Da neben gibt es einen zweiten Strompfad IP2, der zwischen der Anodenelektrode 60 und der zweiten Kathodenelektrode 51 ver läuft. Der zweite Strompfad IP2 beinhaltet das zweite Kon taktgebiet 6, das vertikale Kanalgebiet 21 sowie die genannte Driftzone. Der Strom I wird üblicherweise auf dem Strompfad IP1 durch den Halbleiteraufbau 100 geführt.The current I can pass the semiconductor structure 100 on two different current paths. A first current path IP1 runs between the anode electrode 60 and the first cathode electrode 50 . It comprises the first contact region 5, a valve disposed in the first semiconductor region 2 lateral channel region 22, which is arranged also in the first semiconductor region 2 vertical channel region 21 and a thereafter connect de drift region, which is composed of the remaining part of the first epitaxial layer 261 and the substrate 27 , Since there is a second current path IP2, which runs between the anode electrode 60 and the second cathode electrode 51 ver. The second current path IP2 contains the second contact area 6 , the vertical channel area 21 and the aforementioned drift zone. The current I is usually conducted on the current path IP1 through the semiconductor structure 100 .

Die Stromsteuerung wird dann maßgeblich durch das im ersten Strompfad IP1 gelegene laterale Kanalgebiet 22 bestimmt. Sein Kanalwiderstand hängt von der lokalen Ausdehnung zweier Verarmungszonen ab. Zwischen dem ersten und dem zweiten Halblei tergebiet 2 bzw. 4 liegt ein p-n-Übergang mit einer ersten Verarmungszone 24. Außerdem existiert zwischen dem ersten Halbleitergebiet 2 und dem vergrabenen Inselgebiet 3 ein wei terer p-n-Übergang mit einer zweiten Verarmungszone 23. Die Verarmungszonen 23 und 24 umgeben das gesamte vergrabene In selgebiet 3 bzw. das zweite Halbleitergebiet 4. Soweit sie sich in das erste Halbleitergebiet 2 ausdehnen, sind sie in Fig. 1 gestrichelt eingezeichnet. Die erste und die zweite Verarmungszone 24 bzw. 23 begrenzen in vertikaler Richtung das laterale Kanalgebiet 22.The current control is then largely determined by the lateral channel region 22 located in the first current path IP1. Its channel resistance depends on the local extent of two depletion zones. Between the first and second semiconductor regions 2 and 4 there is a pn junction with a first depletion zone 24 . In addition, there is a further pn junction with a second depletion zone 23 between the first semiconductor region 2 and the buried island region 3 . The depletion zones 23 and 24 surround the entire buried island region 3 and the second semiconductor region 4 . Insofar as they extend into the first semiconductor region 2 , they are shown in broken lines in FIG. 1. The first and second depletion zones 24 and 23 delimit the lateral channel region 22 in the vertical direction.

Typischerweise beträgt die Länge (= laterale Ausdehnung) des lateralen Kanalgebiets 22 bei einem aus Siliciumcarbid her gestellten Halbleiteraufbau 100 zwischen 1 µm und 5 µm. Vor zugsweise ist das laterale Kanalgebiet 22 möglichst kurz aus gebildet. Dann ergibt sich ein sehr kompakter Gesamtaufbau mit geringem Platzbedarf. Die vertikale Ausdehnung liegt im spannungs- und stromfreien Zustand typischerweise zwischen 0,5 µm und 2 µm. Die Verarmungszonen 23 und 24 sind durch ei ne starke Verarmung an Ladungsträgern gekennzeichnet und wei sen damit einen wesentlich höheren elektrischen Widerstand auf, als das von ihnen in vertikaler Richtung begrenzte late rale Kanalgebiet 22. Die räumliche Ausdehnung der beiden Ver armungszonen 23 und 24, insbesondere die in vertikaler Rich tung, variiert in Abhängigkeit der herrschenden Strom- und Spannungsverhältnisse.The length (= lateral extent) of the lateral channel region 22 is typically between 1 μm and 5 μm in the case of a semiconductor structure 100 made from silicon carbide. The lateral channel region 22 is preferably formed as short as possible. Then there is a very compact overall structure with a small footprint. The vertical expansion is typically between 0.5 µm and 2 µm in the voltage and current-free state. The depletion zones 23 and 24 are characterized by strong depletion of charge carriers and thus have a substantially higher electrical resistance than the vertical channel region 22 delimited by them in the vertical direction. The spatial extent of the two depletion zones 23 and 24 , in particular the direction in the vertical direction, varies depending on the current and voltage conditions.

Bei einer Ausbildung als Strombegrenzer hängt das Verhalten bei Anliegen einer Betriebsspannung in Durchlassrichtung (= Vorwärtsrichtung) von dem zwischen den beiden Elektroden 50 und 60 auf dem ersten Strompfad IP1 durch den Halbleiter aufbau 100 fließenden elektrischen Strom I ab. Mit steigender Stromstärke wächst auf Grund des Bahnwiderstands der Vor wärtsspannungsabfall zwischen den Elektroden 50 und 60. Dies führt zu einer Vergrößerung der Verarmungszonen 23 und 24 und folglich zu einer mit einer entsprechenden Widerstandserhöhung verbundenen Verminderung der stromtragenden Queschnitts fläche im lateralen Kanalgebiet 22. Bei Erreichen eines be stimmten kritischen Stromwerts (= Sättigungsstrom) berühren sich die beiden Verarmungszonen 23 und 24 und schnüren das laterale Kanalgebiet 22 vollständig ab. Dadurch ergibt sich eine Eigensicherheit gegenüber einem kritischen Überlast strom, der ansonsten zur Zerstörung des Halbleiteraufbaus 100 führen könnte.In the case of a design as a current limiter, the behavior when an operating voltage is applied in the forward direction (= forward direction) depends on the electrical current I flowing between the two electrodes 50 and 60 on the first current path IP1 through the semiconductor structure 100 . As the current strength increases, the forward voltage drop between electrodes 50 and 60 increases due to the path resistance. This leads to an enlargement of the depletion zones 23 and 24 and consequently to a reduction in the current-carrying cross-sectional area in the lateral channel region 22 associated with a corresponding increase in resistance. When a certain critical current value (= saturation current) is reached, the two depletion zones 23 and 24 touch and completely seal off the lateral channel region 22 . This results in an intrinsic safety against a critical overload current, which could otherwise lead to the destruction of the semiconductor structure 100 .

Die beschriebene Kanalabschnürung kann auch erreicht werden, indem eine Steuerspannung an die Steuerelektrode 40 angelegt wird. Dadurch dehnt sich die zweite Verarmungszone 23 in ver tikaler Richtung in den lateralen Kanal 22 hinein aus.The channel restriction described can also be achieved by applying a control voltage to the control electrode 40 . As a result, the second depletion zone 23 expands in the vertical direction into the lateral channel 22 .

Der Halbleiteraufbau 100 ist eine aktive Anordnung, da der Stromfluss innerhalb des Halbleiteraufbaus 100 durch eine ex terne Maßnahme (Steuerspannung) beeinflusst werden kann. Es sind jedoch beispielsweise aus der WO 00/16403 A1 auch andere hier nicht gezeigte Ausführungsformen bekannt, die zu einer passiven Stromsteuerung führen. Außerdem ist es auch möglich, dass die erste Verarmungszone 24 nicht durch einen p-n-Über gang, sondern durch einen auf der ersten Oberfläche 20 vorge sehenen Schottky-Kontakt hervorgerufen wird. Der Schottky- Kontakt ersetzt dann das beim Halbleiteraufbau 100 vorgesehe ne ohmsch kontaktierte p-leitende zweite Halbleitergebiet 4.The semiconductor structure 100 is an active arrangement, since the current flow within the semiconductor structure 100 can be influenced by an external measure (control voltage). However, from WO 00/16403 A1, for example, other embodiments which are not shown here and which lead to passive current control are also known. In addition, it is also possible that the first depletion zone 24 is not caused by a pn junction, but by a Schottky contact provided on the first surface 20 . The Schottky contact then replaces the ne-ohmically contacted p-conducting second semiconductor region 4 provided in the semiconductor structure 100 .

Es versteht sich, dass die beim Halbleiteraufbau 100 in den jeweiligen Halbleitergebieten vorgesehenen Leitungstypen bei einer alternativen Ausführungsform auch den jeweils entgegen gesetzten Leitungstyp annehmen können.It goes without saying that the line types provided for the semiconductor structure 100 in the respective semiconductor regions can also assume the opposite line type in an alternative embodiment.

Das Sättigungsverhalten, das der Halbleiteraufbau 100 bei ei nem hohen Strom I aufgrund der Abschnürung des lateralen Ka nalgebiets 22 im ersten Strompfad IP1 zeigt, ist zwar einer seits aus Gründen des Überlastschutzes (Eigensicherheit) er wünscht, andererseits begrenzt es aber auch die Überlastfä higkeit insbesondere in einem Betriebszustand, bei dem nur kurzzeitig ein hoher Strom I vom Halbleiteraufbau 100 zu füh ren ist. Ein solcher Betriebszustand ist beispielsweise die Anlaufphase eines elektrischen Motors, die durch einen kurz zeitigen hohen Anlaufstrom gekennzeichnet ist. In einem sol chen Betriebszustand ist es günstiger, wenn keine Sättigung auftritt.The saturation behavior that the semiconductor structure 100 exhibits at a high current I due to the constriction of the lateral channel region 22 in the first current path IP1 is, on the one hand, desirable for reasons of overload protection (intrinsic safety), but on the other hand it also limits the overload capacity in particular in an operating state in which a high current I is to be conducted from the semiconductor structure 100 only for a short time. Such an operating state is, for example, the starting phase of an electric motor, which is characterized by a brief, high starting current. In such an operating state, it is more favorable if no saturation occurs.

Vorteilhafterweise ist beim Halbleiteraufbau 100 der zweite Strompfad IP2 vorgesehen, der nicht durch das das Sättigungs verhalten im Wesentlichen bestimmende laterale Kanalgebiet 22 verläuft. Das von beiden Strompfaden IP1 und IP2 erfasste vertikale Kanalgebiet 21 zeigt dagegen kein oder nur ein sehr geringes Sättigungsverhalten. Dies liegt an der durch die Di cke des Inselgebiets 3 bestimmten nur sehr kurzen Abmessung des vertikalen Kanalgebiets 21 in Richtung des Stromflusses. Damit kann der Halbleiteraufbau 100 bei Bedarf, d. h. insbe sondere in einem Betriebszustand, der eine erhöhte Überlast fähigkeit erfordert, durch zusätzliche oder ausschließliche Verwendung des zweiten Strompfads IP2 mit deutlich reduzier ter Sättigung betrieben werden. Bei Verwendung beider Strom pfade IP1 und IP2 ergibt sich außerdem eine erhöhte Strom tragfähigkeit und ein reduzierter Durchlasswiderstand.Advantageously, the second current path IP2 is provided in the semiconductor structure 100 and does not run through the lateral channel region 22 which essentially determines the saturation behavior. In contrast, the vertical channel region 21 detected by both current paths IP1 and IP2 shows no or only very low saturation behavior. This is due to the very short dimension of the vertical channel region 21 determined by the thickness of the island region 3 in the direction of the current flow. The semiconductor structure 100 can thus be operated with significantly reduced saturation when required, ie in particular in an operating state which requires an increased overload capability, by additional or exclusive use of the second current path IP2. Using both current paths IP1 and IP2 also results in an increased current carrying capacity and a reduced forward resistance.

Dieses Durchlassverhalten des Halbleiteraufbaus 100 ist im Diagramm von Fig. 2 veranschaulicht. Aufgetragen ist der Strom I über der Spannung U zwischen der Anodenelektrode 60 und den beiden Kathodenelektroden 50 und 51. Die gezeigten Stromwerte beziehen sich auf einen Halbleiteraufbau 100 mit einer Querschnittsfläche von 4,1 mm². Zur Verdeutlichung der vorteilhaften Wirkung des zweiten Strompfads IP2 auf das Sät tigungsverhalten ist in Fig. 2 neben einer für den Halblei teraufbau 100 ermittelten Kennlinie 91 auch eine zweite Kenn linie 92 eines nicht gezeigten vergleichbaren Halbleiterauf baus mit nur einem Strompfad IP1 und nur einer Kathodenelek trode 50 dargestellt. Anhand von Kennlinie 91 ist offensicht lich, dass der Halbleiteraufbau 100 einen praktisch sättigungsfreien Betrieb ermöglicht und auch einen deutlich nied rigeren Durchlasswiderstand aufweist.This transmission behavior of the semiconductor structure 100 is illustrated in the diagram in FIG. 2. The current I is plotted against the voltage U between the anode electrode 60 and the two cathode electrodes 50 and 51 . The current values shown relate to a semiconductor structure 100 with a cross-sectional area of 4.1 mm ² . In order to illustrate the advantageous effect of the second current path IP2 on the saturation behavior, in FIG. 2, in addition to a characteristic curve 91 determined for the semiconductor structure 100, there is also a second characteristic line 92 of a comparable semiconductor structure, not shown, with only one current path IP1 and only one cathode electrode 50 shown. On the basis of characteristic curve 91, it is obvious that the semiconductor structure 100 enables practically saturation-free operation and also has a significantly lower forward resistance.

Der Halbleiteraufbau 100 kann aber ebenso eigensicher, also mit hohem Überlastschutz beispielsweise gegenüber einem hohen Kurzschlussstrom betrieben werden, in dem der Strom I nur auf dem ersten Strompfad IP1 geführt wird. Der zweite Strompfad IP2 ist dann beispielsweise aufgrund einer entsprechenden ex ternen Beschaltung der zweiten Kathodenelektrode 51 deakti viert. Der zweite Strompfad IP2 wird insbesondere nur dann zugeschaltet, wenn ein Betriebszustand mit einem kurzzeitig hohen Stromfluss erwartet wird. Wie das Beispiel eines ge wollten Motoranlaufs verdeutlicht, ist ein solcher Betriebs zustand im Gegensatz zu einem Kurzschlussfall stets vorher sagbar, so dass die entsprechenden externen Schaltungsmaßnah men ohne weiteres vorgenommen werden können.However, the semiconductor structure 100 can also be operated intrinsically safe, that is to say with a high overload protection, for example against a high short-circuit current, in which the current I is carried only on the first current path IP1. The second current path IP2 is then deactivated, for example due to a corresponding external connection of the second cathode electrode 51 . The second current path IP2 is only switched on in particular if an operating state with a briefly high current flow is expected. As the example of a desired motor start-up illustrates, in contrast to a short-circuit case, such an operating state can always be predicted, so that the corresponding external switching measures can be carried out easily.

Durch Deaktivierung des zweite Strompfads IP2 erreicht man außerdem, dass der Halbleiteraufbau 100 im Sperrbetrieb ein sehr hohes Sperrvermögen aufweist. Im Strompfad IP1, genauer gesagt im lateralen Kanalgebiet 22, stellt sich dann die im Sperrfall erwünschte Abschnürung ein. Hierfür ist beim Halb leiteraufbau 100 aufgrund der günstigen Topologie auch keine hohe Sperrsteuerspannung an der Steuerelektrode 40 erforder lich. Ein typischer Wert für diese Sperrsteuerspannung liegt bei etwa 20 bis 30 V. Außerdem schirmt das Inselgebiet 3 die beiden Kathodenelektroden 50 und 51 wirksam gegenüber der ho hen elektrischen Sperrfeldstärke ab. Der Halbleiteraufbau 100 hat also sowohl eine gezielt einstellbare hohe Überlastfähig keit im Durchlassbetrieb als auch ein hohes Sperrvermögen im Sperrbetrieb.By deactivating the second current path IP2, it is also achieved that the semiconductor structure 100 has a very high blocking capacity in blocking operation. In the current path IP1, more precisely in the lateral channel region 22 , the constriction that is desired in the event of a block then occurs. For the semiconductor structure 100, due to the favorable topology, no high reverse control voltage at the control electrode 40 is required. A typical value for this blocking control voltage is approximately 20 to 30 V. In addition, the island region 3 shields the two cathode electrodes 50 and 51 effectively from the high electrical blocking field strength. The semiconductor structure 100 thus has both a selectively adjustable high overload capacity in the forward mode and a high blocking capacity in the blocking mode.

In Fig. 3 ist eine Schalteinrichtung 10 gezeigt, die einen Halbleiteraufbau 100 mit einem Beispiel für eine externe Be schaltung enthält. Die Schalteinrichtung 10 ist eine Abwand lung der in US 6,157,049 beschriebenen sogenannten Kaskoden schaltung, die in ihrer Grundform auf einer speziellen Zusammenschaltung eines Niederspannungs(NV)- und eines Hochspan nungs(HV)-Schaltelements basiert. In der US 6,157,049 ist auch die Wirkungsweise der Kaskodenschaltung in ihrer Grund form beschrieben.In Fig. 3, a switching device 10 is shown, which contains a semiconductor structure 100 with an example of an external Be circuit. The switching device 10 is a modification of the so-called cascode circuit described in US Pat. No. 6,157,049, which in its basic form is based on a special interconnection of a low-voltage (NV) and a high-voltage (HV) switching element. In US 6,157,049, the operation of the cascode circuit is described in its basic form.

Die Schalteinrichtung 10 dient zum Zu- und Abschalten einer Last 15 an eine hohe Betriebsspannung UB. Sie ist auch in der Lage, eine hohe Betriebsspannung UB sicher zu sperren. Die Betriebsspannung UB liegt im Ausführungsbeispiel bei 1200 V. Eine höhere Betriebsspannung ist jedoch ebenfalls denkbar. Als Last 15 kommt z. B. ein Motor oder ein in einem drehzahl veränderbaren Antrieb eingesetzter Umrichterzweig in Frage.The switching device 10 is used to switch a load 15 on and off at a high operating voltage UB. It is also able to safely block a high operating voltage UB. The operating voltage UB in the exemplary embodiment is 1200 V. However, a higher operating voltage is also conceivable. As a load 15 comes z. B. a motor or a converter branch used in a variable-speed drive in question.

Die Schalteinrichtung 10 beinhaltet ein erstes und zweites NV-Schaltelement in Form eines selbstsperrenden (= normally off) MOSFETs 150 bzw. 250 sowie ein HV-Schaltelement in Form eines selbstleitenden (= normally on) Sperrschicht-Feld effekttransistors (JFET) 200. Der JFET 200 ist dabei als Halbleiteraufbau 100 gemäß Fig. 1 ausgebildet. Er nimmt im sperrenden, d. h. ausgeschalteten Zustand im Wesentlichen die Betriebsspannung UB auf.The switching device 10 includes a first and a second low-voltage switching element in the form of a self-blocking (= normally off) MOSFET 150 or 250 and an HV switching element in the form of a self-conducting (= normally on) junction field-effect transistor (JFET) 200 . The JFET 200 is designed as a semiconductor structure 100 according to FIG. 1. In the blocking, ie switched off, state, it essentially absorbs the operating voltage UB.

Der JFET 200 hat einen ersten und zweiten HV-Kathoden anschluss 201 bzw. 202, einen HV-Anodenanschluss 203 sowie einen HV-Gitteranschluss 204. Der erste und zweite HV-Katho denanschluss 201 bzw. 202 ist elektrisch mit der ersten bzw. zweiten Kathodenelektrode 50 bzw. 51, der HV-Anodenanschluss 203 mit der Anodenelektrode 60 und der HV-Gitteranschluss 204 mit der Steuerelektrode 40 kurzgeschlossen. Die MOSFETs 150 und 250 haben jeweils einen NV-Kathodenanschluss 151 bzw. 251, einen NV-Anodenanschluss 152 bzw. 252 sowie einen NV- Gitteranschluss 153 bzw. 253. Die zuletzt genannten NV-Git teranschlüsse 153 und 253 sind zum Betrieb an einer ersten Steuerspannung UC1 bzw. UC2 bestimmt ist, mittels derer die Schalteinrichtung 10 zwischen leitendem und sperrendem Zu stand umgeschaltet werden kann. The JFET 200 has a first and a second HV cathode connection 201 and 202 , an HV anode connection 203 and an HV grid connection 204 . The first and second HV cathode connections 201 and 202 are electrically short-circuited with the first and second cathode electrodes 50 and 51 , the HV anode connection 203 with the anode electrode 60 and the HV grid connection 204 with the control electrode 40 . The MOSFETs 150 and 250 each have an NV cathode connection 151 and 251 , an NV anode connection 152 and 252 and an NV grid connection 153 and 253, respectively. The last-mentioned NV-Git teranschluß 153 and 253 are intended for operation on a first control voltage UC1 and UC2, by means of which the switching device 10 can be switched between conductive and blocking state.

Die MOSFETs 150 und 250 sowie der JFET 200 sind in abgewan delter Kaskodenschaltung zusammengeschaltet. Hierzu ist der erste NV-Anodenanschluss 152 mit dem ersten HV-Kathoden anschluss 201, der zweite NV-Anodenanschluss 252 mit dem zweiten HV-Kathodenanschluss 202 sowie beide NV-Kathoden anschlüsse 151 und 251 mit dem HV-Gitteranschluss 204 elek risch kurzgeschlossen.The MOSFETs 150 and 250 and the JFET 200 are connected together in a modified cascode circuit. For this purpose, the first NV anode connection 152 with the first HV cathode connection 201 , the second NV anode connection 252 with the second HV cathode connection 202 and both NV cathode connections 151 and 251 with the HV grid connection 204 are electrically short-circuited.

Im Ausführungsbeispiel von Fig. 3 sind die MOSFETs 150 und 250 in Silicium (Si) und der JFET 200 in Siliciumcarbid (SiC) realisiert. Dadurch wird die in Silicium erreichbare hohe Schaltgeschwindigkeit für die Initiierung der Ein-/Ausschal tung und außerdem die im Siliciumcarbid erzielbare hohe Durchbruchspannung ausgenützt.In the embodiment of Fig. 3, the MOSFETs 150 and 250 in silicon (Si) and the JFET are implemented in silicon carbide (SiC) 200 ft. As a result, the high switching speed that can be achieved in silicon is used for initiating the on / off switching and also the high breakdown voltage that can be achieved in silicon carbide.

Durch gezielte Ansteuerung der beiden MOSFETs 150 und 250 über die Steuerspannungen UC1 bzw. UC2 kann im Durchlasszu stand je nach äußerer Gegebenheit (= Betriebszustand der Last 15) das beschriebene sättigungsbehaftete oder sättigungsfreie Stromsteuerungsverhalten des JFETs 200 (= Halbleiteraufbau 100) ausgewählt werden. Je nachdem welches Potential die Steuerspannungen UC1 und UC2 aufweisen, wird der Strom I im JFET 200 nur im ersten Strompfad IP1, nur im zweiten Strom pfad IP2 oder in beiden Strompfaden IP1 und IP2 geführt. Der JFET 200 mit den beiden Strompfaden IP1 und IP2 ermöglicht im Durchlassbetrieb also ein flexibel an die äußeren Gegebenhei ten anpassbares Verhalten der Kaskodenschaltung. Andererseits hat der JFET 200 verglichen mit einer JFET-Ausführungsform ohne zweiten Strompfad IP2 aber keinen nachteiligen Einfluss auf das Sperrvermögen der gesamten Kaskodenschaltung.By specifically controlling the two MOSFETs 150 and 250 via the control voltages UC1 and UC2, depending on the external situation (= operating state of the load 15 ), the described saturation-free or saturation-free current control behavior of the JFETs 200 (= semiconductor structure 100 ) can be selected. Depending on the potential of the control voltages UC1 and UC2, the current I in the JFET 200 is carried only in the first current path IP1, only in the second current path IP2 or in both current paths IP1 and IP2. The JFET 200 with the two current paths IP1 and IP2 thus enables a behavior of the cascode circuit which can be flexibly adapted to the external circumstances in the forward mode. On the other hand, compared to a JFET embodiment without a second current path IP2, the JFET 200 has no adverse effect on the blocking capacity of the entire cascode circuit.

Claims

1. A semiconductor structure for controlling and switching a current (I) comprising at least:

a) a first semiconductor region ( 2 ) of a first line type,
b) a first current path (IP1) running between an anode electrode ( 60 ) and a first cathode electrode ( 50 ) at least partially within the first semiconductor region ( 2 ) and
c) a first channel region ( 22 ) through which the first current path (IP1) runs and within which the current (I) can be influenced by means of at least one depletion zone ( 23 , 24 ),

marked by

a) a between the anode electrode ( 60 ) and a second cathode electrode ( 51 ) at least partially within the first semiconductor region ( 2 ) and past the first channel region ( 22 ) passing second current path (IP2).

2. The semiconductor structure according to claim 1, wherein the first and the second current path (IP1, IP2) is essentially vertical Direction.

3. The semiconductor structure according to claim 1 or 2, wherein the first channel region is a lateral channel region ( 22 ).

4. Semiconductor structure according to one of the preceding claims, in which a second channel region ( 21 ) is provided, through which the first and the second current path (IP1, IP2) run.

5. The semiconductor structure according to claim 4, wherein the second channel region is a vertical channel region ( 21 ).

6. Semiconductor structure according to one of the preceding claims, in which an at least partially buried island region ( 3 ) of a second conduction type opposite to the first conduction type is arranged within the first semiconductor region ( 2 ).

7. Semiconductor structure according to one of the preceding claims, in which silicon carbide is provided as the semiconductor material.

8. Switching device for switching at a high operating voltage, comprising at least

a) a first HV switching element ( 200 ) in the form of the semiconductor construction according to one of the preceding claims with a first and a second HV cathode connection ( 201 , 202 ) which is connected to the first and second cathode electrodes ( 50 and 51 ) is electrically connected, an HV anode connection ( 203 ) which is electrically connected to the anode electrode ( 60 ), and an HV control connection ( 204 ),
b) a first and a second low-voltage switching element ( 150 , 250 ) with a first and a second low-voltage cathode connection ( 151 ), a first and a second low-voltage anode connection ( 152 , 252 ) and a first and a second low-voltage Control connection ( 153 , 253 ),
c) wherein the first NV anode connection ( 152 ) is electrically short-circuited with the first HV cathode connection ( 201 ) and the second NV anode connection ( 252 ) with the second HV cathode connection ( 202 ), and both NV cathode connections ( 151 , 251 ) are electrically short-circuited with the HV control connection ( 204 ).