DE10146307A1

DE10146307A1 - Visual monitoring of semiconducting component housings involves detecting faulty casings and/or coverings of wire contacts by detecting different degrees of reflection and/or intensity values

Info

Publication number: DE10146307A1
Application number: DE2001146307
Authority: DE
Inventors: Hans Mensch; Juergen Fischer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-09-19
Filing date: 2001-09-19
Publication date: 2003-05-08

Abstract

The method involves detecting faulty casings and/or coverings of wire contacts between one or more semiconducting chips and contact connection surfaces (83) and/or conducting tracks (84) of a bearer substrate (8) and/or between semiconducting chips (4,6) by detecting different degrees of reflection and/or intensity values using a camera system. Independent claims are also included for an electronic semiconducting component and a method of manufacturing and quality control of an electronic semiconducting component.

Description

Die Erfindung betrifft ein Verfahren zur optischen Kontrolle von Halbleiterbauelementgehäusen, ein Verfahren zur Herstellung des Halbleiterbauelements sowie ein entsprechendes Halbleiterbauelement gemäß den unabhängigen Ansprüchen. The invention relates to a method for optical control of semiconductor device packages, a method for Production of the semiconductor device and a corresponding Semiconductor component according to the independent claims.

Halbleiterbauelemente sind in der Regel durch eine Umhüllung in Form eines Kunststoffgehäuses oder dgl. mechanisch geschützt. Diese Umhüllung wird nach Aufbringen von Halbleiterchips sowie der Herstellung von elektrischen Verbindungen, bspw. in Form von Drahtkontaktierungen bzw. Bonddrahtverbindungen, durch Umspritzen oder Vergießen des Bauteils aufgebracht. Dabei können jedoch Fehler auftreten, die zu Fehlfunktionen und ggf. zum mechanischen Ausfall des Bauteils führen können. Derartige Fehler können beispielsweise in Gestalt von Gusslunkern oder Blasen oder dgl. im Abdeckmaterial auftreten. Auch nicht ausreichend abgedeckte Halbleiterchips stellen einen derartigen Fehler dar, der zu Fehlfunktionen führen kann. Derartige fehlerhafte Bauteile müssen vor einer Weiterverarbeitung aus dem Fertigungsprozess ausgesondert werden. Um jedoch überhaupt ausselektiert werden zu können, müssen die Fehler zunächst festgestellt werden. Da in aller Regel solche Abdeckprozesse automatisiert in verketteten Montagelinien mit teilweise sehr kurzen Taktzyklen ablaufen, ist der Einsatz von automatischen optischen Fehlererkennungssystemen unumgänglich. Semiconductor devices are usually covered by a cladding in the form of a plastic housing or the like. Mechanically protected. This wrapper will after application of Semiconductor chips and the production of electrical connections, For example, in the form of wire contacts or Bond wire connections, by encapsulation or potting of the component applied. However, errors can occur that too Malfunction and possibly mechanical failure of the component being able to lead. Such errors can be found in, for example, Shape of Gusslunkern or bubbles or the like. In the cover material occur. Also not sufficiently covered semiconductor chips represent such an error that causes malfunctions can lead. Such faulty components must before a Further processing out of the manufacturing process become. However, in order to be able to be selected at all, the errors must first be determined. Because in all Usually such masking processes are automated in chained Assembly lines with sometimes very short clock cycles expire is the use of automatic optical Error detection systems inevitable.

Derartige optische Fehlererkennungssysteme können nur dann verwertbare Fehlerdaten liefern, wenn sich ein fehlerhafter Bereich der Abdeckung von den fehlerfreien Bereichen für das Erkennungssystem optisch unterscheiden lässt, beispielsweise in Form von unterschiedlichen Grauwertstufen oder in Form von unterschiedlichen Reflexionsgraden. Eine typische Abdeckmasse weist normalerweise einen anderen Helligkeitswert auf als eine metallische Oberfläche. Auch differiert der Reflexionsgrad von derartigen Abdeckmassen deutlich vom Reflexionsgrad metallischer Oberflächen. Such optical error detection systems can only then provide usable error data if a faulty Area of coverage of the defect free areas for the Detect visual recognition system, for example in the form of different gray levels or in the form of different degrees of reflection. A typical covering compound usually has a different brightness value than a metallic surface. Also, the reflectance differs of such covering masses clearly from the reflectance metallic surfaces.

Mit einem derartigen automatischen optischen Erkennungssystem können allerdings nicht alle möglicherweise auftretenden Fehler erkannt werden, so dass nach dem Abdeckprozess eine manuelle, visuelle Kontrolle meist unumgänglich ist. Manche Bereiche des Halbleiterbauelements müssen fehlerfrei umhüllt sein, beispielsweise der Halbleiterchip selbst sowie die Drahtkontaktierungen. Nicht umhüllte Halbleiterchips bzw. nicht ausreichend abgedeckte Chipflächen können normalerweise bedingt durch das wesentlich höhere und unterschiedliche Reflexionsvermögen der Chipoberfläche im Vergleich zur Oberfläche des Abdeckmaterials, problemlos mit einem automatischen Erkennungssystem erkannt werden. Fehlerhaft abgedeckte Drahtkontaktierungen sind aufgrund des nur schwachen Reflexionsunterschiedes vom Abdeckmaterial zur Trägerband- bzw. Leiterbahnoberfläche oftmals von einem automatischen Erkennungssystem nicht von fehlerfreien einwandfrei abgedeckten Bereichen zu unterscheiden. With such an automatic optical recognition system However, not all may occur Errors are detected, so that after the masking process a Manual, visual control is usually unavoidable. Some Areas of the semiconductor device must be enveloped without errors be, for example, the semiconductor chip itself and the Wire bonds. Non-enveloped semiconductor chips or Insufficiently covered chip areas can normally conditioned by the much higher and different Reflectivity of the chip surface compared to Surface of the cover material, easily with an automatic Recognition system can be detected. Badly covered Wire contacts are due to only weak Reflection difference from the cover material to Trägerband- or Track surface often by an automatic Detection system not from faultless perfectly covered areas to distinguish.

Ein Ziel der Erfindung besteht darin, ein elektronisches Bauteil sowie ein Verfahren zur Überprüfung dieses Bauteils zur Verfügung zu stellen, bei dem eine zuverlässige Erkennung von Fehlern in einer Umhüllung ermöglicht ist, um die Nachteile im Stand der Technik zu überwinden. An object of the invention is to provide an electronic Component and a method for checking this component for To provide a reliable detection of Allowing mistakes in a wrapping is to the cons overcome in the prior art.

Dieses Ziel der Erfindung wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. This object of the invention is achieved with the subject matter of solved independent claims. Features more advantageous Further developments of the invention will become apparent from the dependent Claims.

Dem gemäß wird ein Verfahren zur optischen Kontrolle von Gehäusen von Halbleiterbauelementen vorgeschlagen, bei dem fehlerhafte Umhüllungen und/oder Abdeckungen von Drahtkontaktierungen zwischen einem bzw. mehreren Halbleiterchips und Kontaktanschlussflächen und/oder Leiterbahnen eines Trägersubstrats und/oder zwischen Halbleiterchips untereinander mittels einer Detektion von unterschiedlichen Helligkeitswerten und/oder von unterschiedlichen Reflexionsgraden erfasst werden. Erfindungsgemäß wird indirekt auf fehlerhafte Umhüllungen und/oder Abdeckungen der Drahtkontaktierungen aufgrund unterschiedlicher Helligkeitswerte und/oder Reflexionsgrade einer zumindest jeweils unter den Drahtkontaktierungen angeordneten Metallisierung geschlossen. Accordingly, a method for optical control of Housing proposed by semiconductor devices, in which faulty wrappings and / or covers of Wire contacts between one or more semiconductor chips and Contact pads and / or traces of a Carrier substrate and / or between semiconductor chips with each other by means of a detection of different brightness values and / or detected by different degrees of reflection become. According to the invention is indirectly based on faulty Envelopes and / or covers of the wire contacts due different brightness values and / or reflectance one at least in each case under the wire contacts arranged metallization closed.

Dieses erfindungsgemäße Verfahren weist den Vorteil auf, dass aufgrund des deutlich erhöhten Kontrastes unterhalb der Drahtkontaktierung bzw. Bonddrahtverbindungen eine automatische Fehlererkennung ermöglicht ist. Das Fehlererkennungssystem ist bei diesem Verfahren nicht mehr darauf angewiesen, schwache Reflexionen bzw. Grauwertunterschiede aufgrund freiliegender, dünner Bonddrähte zu registrieren, sondern kann den wesentlich stärkeren Kontrast der unter den Bonddrähten befindlichen Metallisierungen erfassen. This method according to the invention has the advantage that due to the significantly increased contrast below the Wire bonding or bonding wire connections a automatic error detection is enabled. The Error detection system is no longer dependent on this method, weak reflections or gray value differences due to but can be exposed to exposed, thinner bond wires the much stronger contrast of the under the bonding wires detect existing metallizations.

Eine erfindungsgemäße Ausführungsform des Verfahrens sieht vor, dass die optische Detektion von unterschiedlichen Helligkeitswerten und/oder Reflexionsgraden mittels eines Kamerasystems erfolgt, welches in der Lage ist, eine zuverlässige, optische Erkennung von Fehlern auch bei schnellen Taktzyklen zu liefern. An inventive embodiment of the method sees suggest that the optical detection of different Brightness values and / or degrees of reflection by means of a Camera system, which is able, a reliable, optical detection of errors even at fast speeds To deliver clock cycles.

Gemäß einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens erfasst das Kamerasystem unterschiedliche Grauwerte der Oberfläche des Gehäuses des Halbleiterbauelements. Mit der Erfassung von unterschiedlichen Grauwerten ist eine sehr empfindliche und damit zuverlässige Messmethode gegeben. Eine alternative Ausführungsform des Verfahrens kann vorsehen, dass von der Kamera lediglich Reflexionsunterschiede erfasst werden, was bei den zusätzlich unter den Bonddrahtverbindungen angebrachten Metallisierungsschichten zu sehr zuverlässigen Aussagen führen kann. Bevorzugt erfolgt die optische Erfassung in automatisierter Weise, was die Verarbeitung von sehr vielen Bauteilen in kurzen Taktzyklen ermöglicht. According to another embodiment of the invention Procedure detects the camera system different Gray values of the surface of the housing of the semiconductor device. With the detection of different gray levels is a very sensitive and therefore reliable measurement method given. A alternative embodiment of the method may provide that the camera captures only reflection differences be, what with the addition of the Bonding wire connections attached metallization layers too much can lead to reliable statements. Preferably, the optical Capture in an automated way what the processing of allows many components in short cycles.

Ein erfindungsgemäßes elektronisches Halbleiterbauelement mit einem Kunststoffgehäuse weist wenigstens einen Halbleiterchip auf, der mittels Drahtkontaktierungen mit einem weiteren Halbleiterchip und/oder mit Kontaktanschlussflächen eines Trägersubstrats elektrisch leitend verbunden ist. Es sind zumindest Bereiche einer dem wenigstens einen Halbleiterchip zugewandten ersten Oberfläche des Trägersubstrats, die unterhalb der Verläufe der Drahtkontaktierung liegen, jeweils mit einer Metallisierung versehen. Dieses erfindungsgemäße elektronische Halbleiterbauelement ermöglicht eine besonders zuverlässige optische Kontrolle auf Fehlerfreiheit der Gehäuseabdeckung. An inventive electronic semiconductor device with a plastic housing has at least one semiconductor chip on, by means of wire contacts with another Semiconductor chip and / or with contact pads of a Carrier substrate is electrically connected. There are at least areas of the at least one semiconductor chip facing first surface of the carrier substrate, the lie below the curves of the wire contacting, each with provided a metallization. This invention Electronic semiconductor device allows a special Reliable optical control for accuracy Cover.

Eine Ausführungsform der Erfindung sieht vor, dass die unter jeder Drahtkontaktierung angeordneten Metallisierungen jeweils wesentlich breiter sind als die Drahtkontaktierungen, was zur Folge hat, dass ein optisches Erkennungssystem mit hoher Zuverlässigkeit Fehler in der Abdeckung des Halbleiterbauelements erkennen kann. An embodiment of the invention provides that the under each wire contacting arranged metallizations each are significantly wider than the wire contacts, as a result, having an optical detection system with high reliability error in the coverage of the Detect semiconductor device.

Eine Ausführungsform der Erfindung sieht vor, dass die Metallisierungen in Form von jeweils im wesentlichen parallel unter den Drahtkontaktierungen verlaufenden metallischen Leiterbahnen ausgebildet sind. Auf diese Weise kann sichergestellt werden, dass unterhalb jeder Drahtkontaktierung eine ausreichend breite Metallisierung verläuft, die jederzeit einen zuverlässigen, optischen Kontrast für das Erkennungssystem liefert. Bereits vorhandene Leiterbahnen werden dabei jeweils so weit verlängert, dass unterhalb jeder Drahtkontaktierung eine Metallisierung verläuft. An embodiment of the invention provides that the Metallizations in the form of each substantially parallel under the wire contacts extending metallic Conductor tracks are formed. This way you can be sure that below each wire contact a sufficiently wide metallization runs at any time a reliable, optical contrast for the Detection system supplies. Already existing tracks are included each extended so far that below each Wire contacting a metallization runs.

Eine weitere Ausführungsform der Erfindung sieht vor, dass die Metallisierungen jeweils in Form von geschlossenen Flächen ausgebildet sind, die unterhalb von Bereichen mit Drahtkontaktierungen angeordnet sind. Diese unterhalb der Bonddrahtverbindungen angebrachten Metallisierungen ermöglichen die zuverlässige Erkennung von Fehlerstellen in der Abdeckung der Bonddrähte, da die Metallisierung einen anderen Grauwert liefert bzw. ein anderes Kontrastverhalten aufweist als die Abdeckung aus Kunststoff. Diese vollflächig ausgebildeten Metallisierungen eignen sich jedoch nicht als Kontaktanschlussflächen oder als Leiterbahnen. A further embodiment of the invention provides that the metallizations each in the form of closed Surfaces are formed, which are below areas with Wire contacts are arranged. This below the Bonding wire connections attached metallizations allow reliable detection of faults in the cover the bonding wires, since the metallization a different gray value supplies or has a different contrast behavior than the Cover made of plastic. This fully formed However, metallizations are not suitable as Contact pads or as conductors.

Ein erfindungsgemäßes Verfahren zur Herstellung und Qualitätskontrolle eines elektronischen Halbleiterbauelements gemäß einer der zuvor beschriebenen Ausführungsformen weist folgende Verfahrensschritte auf. Es wird ein Trägersubstrat mit Kontaktanschlussflächen zur Aufnahme sowie zur elektrischen Kontaktierung wenigstens eines Halbleiterchips bereitgestellt. Auf der ersten Oberfläche des Trägersubstrats wird eine Metallisierung aufgebracht, die zumindest Bereiche abdeckt, über denen in einem nachfolgenden Verfahrensschritt Drahtkontaktierungen aufgebracht werden. An inventive method for the production and Quality control of an electronic semiconductor device according to one of the embodiments described above following steps on. It becomes a carrier substrate with contact pads for receiving as well as for electrical contacting of at least one semiconductor chip provided. On the first surface of the carrier substrate is applied a metallization, at least areas covers, over which in a subsequent process step Wire contacts are applied.

Es wird weiterhin wenigstens ein Halbleiterchip bereitgestellt, der Kontaktflächen auf seiner aktiven Chipoberfläche aufweist. Der wenigstens eine Halbleiterchip wird mit seiner passiven Rückseite auf der ersten Oberfläche des ersten Trägersubstrats montiert, bspw. mittels Klebung oder Lötverbindung. Anschließend werden Drahtkontaktierungen zwischen den Kontaktflächen des wenigstens einen Halbleiterchips und den Kontaktanschlussflächen des Trägersubstrats und/oder zwischen den Kontaktflächen mehrerer Halbleiterchips hergestellt. Zumindest auf der ersten Oberfläche des Trägersubstrats wird ein Kunststoffgehäuse aufgebracht, das den wenigstens einen Halbleiterchip sowie die Drahtkontaktierungen umschließt. In einem der folgenden Verfahrensschritte erfolgt eine optische Kontrolle des Halbleiterbauelements auf Fehlerfreiheit des Kunststoffgehäuses mittels einer Detektion von unterschiedlichen Helligkeitswerten und/oder von unterschiedlichen Reflexionsgraden der Oberfläche des Gehäuses. There will continue to be at least one semiconductor chip provided, the contact surfaces on its active chip surface having. The at least one semiconductor chip is with his passive back on the first surface of the first Mounting substrate mounted, for example. By gluing or Solder joint. Subsequently, wire contacts between the Contact surfaces of the at least one semiconductor chip and the Contact pads of the carrier substrate and / or between made the contact surfaces of multiple semiconductor chips. At least on the first surface of the carrier substrate is applied a plastic housing, the at least one Semiconductor chip and the wire contacts encloses. In one of the following process steps is an optical Control of the semiconductor device for accuracy of the Plastic housing by means of a detection of different brightness values and / or different Reflectances of the surface of the housing.

Dieses erfindungsgemäße Verfahren ermöglicht die Herstellung und Qualitätskontrolle eines elektronischen Halbleiterbauelements auf sehr kostengünstige und effektive Weise. This method according to the invention enables the production and quality control of an electronic Semiconductor device in a very cost effective and effective manner.

Zusammenfassend ergeben sich die folgenden Aspekte der Erfindung. Um im Bereich der Drahtkontaktierungen eines elektronischen Halbleiterbauelements eine Erkennbarkeit für ein automatisches optisches Erkennungssystem zu ermöglichen, müssen ausreichende Reflexionsunterschiede bzw. Grauwertunterschiede zwischen Abdeckmaterial des elektronischen Halbleiterbauelements und Leiterplattenoberfläche geschaffen werden. Um diese Reflexionsunterschiede zu verbessern, ist es sinnvoll, die erforderlichen Bereiche unter den Drahtverbindungen zu metallisieren, beispielsweise zu vergolden. Sinnvoll ist es, den Prozess zur Herstellung der Leiterbahnen zu nutzen, da dieser Prozess bei der Herstellung des Trägerbandes der Leiterplatte bereits ohnehin angewendet wird. Wahlweise können die gewünschten Kontrastunterschiede durch das Aufbringen von reflektierenden Beschichtungen in Teilbereichen hergestellt werden, beispielsweise indem eine reflektierende Beschichtung vollflächig unter den Drahtverbindungen angebracht wird. In summary, the following aspects of the Invention. In order in the field of wire contacts of a electronic semiconductor device a recognizability for a need to enable automatic optical recognition system sufficient reflection differences or gray value differences between cover material of the electronic Semiconductor device and printed circuit board surface are created. Around To improve reflection differences, it makes sense that the required areas under the wire connections too metallize, for example, to gild. It makes sense, the Process to make the tracks to use as this Process in the production of the carrier tape of the circuit board already applied anyway. Optionally, the desired contrast differences by the application of reflective coatings produced in sub-areas be, for example by a reflective coating the entire surface is mounted under the wire connections.

Ein erfinderischer Schritt besteht darin, die betroffenen Flächen unter der Abdeckung im Kontrast so zu gestalten, dass ein automatisches, optisches Erkennungssystem ungenügend abgedeckte Bauteile ausselektieren kann. An innovative step is to get the affected ones involved To make surfaces under the cover in contrast so that an automatic optical recognition system insufficient select out covered components.

Von Vorteil kann es zudem sein, die Geometrie der Leiterbahnen nicht nach üblichen Richtlinien, sondern nach den Erfordernissen der Abdeckgeometrie sowie der vorgegebenen Fehlerkriterien und den Anforderungen des Erkennungssystems zu strukturieren. Das Erkennungssystem umfasst typischerweise ein Kamerasystem sowie geeignete Beleuchtungen. Es können auch die Kontrasteigenschaften durch Anpassung von Teilbereichen der Oberflächenbeschichtung optimiert werden. It may also be advantageous to use the geometry of the Tracks not according to usual guidelines, but after the Requirements of the cover geometry and the given Error criteria and the requirements of the recognition system too structure. The recognition system typically includes a camera system and suitable lighting. It can also the contrast properties by adapting Subregions of the surface coating to be optimized.

Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert. The invention will now be described with reference to embodiments explained in more detail in the accompanying figures.

Fig. 1 zeigt eine schematische Draufsicht auf einen Ausschnitt einer ersten Ausführungsform eines erfindungsgemäßen elektronischen Halbleiterbauelements. Fig. 1 shows a schematic plan view of a detail of a first embodiment of an electronic semiconductor device according to the invention.

Fig. 2 zeigt eine schematische Draufsicht auf einen Ausschnitt einer weiteren Ausführungsform eines erfindungsgemäßen elektronischen Halbleiterbauelements. FIG. 2 shows a schematic plan view of a section of a further embodiment of an electronic semiconductor component according to the invention.

Fig. 3 zeigt das elektronische Halbleiterbauelement in schematischem Querschnitt. Fig. 3 shows the electronic semiconductor device in schematic cross section.

Fig. 1 zeigt in einer schematischen Draufsicht einen Teilausschnitt eines erfindungsgemäßen elektronischen Halbleiterbauelements 2, das im gezeigten Ausführungsbeispiel ein Trägersubstrat 8 sowie wenigstens zwei darauf aufgebrachte Halbleiterchips 4, 6 aufweist. Auf einer Oberseite 81 des Trägersubstrats 8 sind weiterhin Leiterbahnen 84 mit darauf befindlichen Kontaktanschlussflächen 83 aufgebracht. Fig. 1 shows in a schematic plan view of a partial section of a semiconductor electronic component 2 according to the invention, which in the illustrated embodiment, a supporting substrate 8 and at least two applied thereon semiconductor chips 4, 6 has. On a top side 81 of the carrier substrate 8 , printed conductors 84 are further applied with contact pads 83 located thereon.

Die Leiterbahnen 84 sind so angeordnet, dass sie teilweise funktionslos bis an den Rand der Halbleiterchips 4, 6 geführt sind, so dass jede Drahtkontaktierung 10 oberhalb einer derartigen Leiterbahn 84 bzw. einem nicht mit einer Kontaktanschlussfläche 83 versehenen Metallisierungsstreifen 85 verläuft. The conductor tracks 84 are arranged such that they are partially guided without function to the edge of the semiconductor chips 4 , 6 , so that each wire contact 10 extends above such a conductor track 84 or a metallization strip 85 not provided with a contact pad 83 .

Im gezeigten Ausführungsbeispiel ist der erste Halbleiterchip 4 mit seiner ersten passiven Rückseite 42 (vgl. Fig. 3) auf der Oberseite 81 des Trägersubstrats 8 aufgebracht und weist auf seiner ersten aktiven Chipoberfläche 41 eine Reihe von ersten Kontaktflächen 43 auf. Von diesen ersten Kontaktflächen 43 führen Bonddrähte 101 zu zweiten Kontaktflächen 63 auf einer zweiten aktiven Oberfläche 61 des zweiten Halbleiterchips 6, der mit seiner zweiten passiven Rückseite 62 ( Fig. 3) auf der Oberseite 81 des Trägersubstrats 8 aufgebracht ist, bzw. zu Kontaktanschlussflächen 83 auf den Leiterbahnen 84. In the exemplary embodiment shown, the first semiconductor chip 4 with its first passive rear side 42 (compare FIG. 3) is applied on the upper side 81 of the carrier substrate 8 and has a series of first contact surfaces 43 on its first active chip surface 41 . From these first contact surfaces 43 , bonding wires 101 lead to second contact surfaces 63 on a second active surface 61 of the second semiconductor chip 6 , which is applied with its second passive back side 62 ( FIG. 3) on the upper side 81 of the carrier substrate 8 , or to contact connection surfaces 83 on the tracks 84 .

Die beiden Halbleiterchips 4, 6 sowie die Drahtkontaktierungen 10 sind von einer Abdeckung 12 bedeckt, die beispielsweise ein aufgespritztes Kunststoffgehäuse oder dergleichen sein kann. Eine Fehlerstelle 121, die einen kurzen Abschnitt eines Bonddrahtes 101 freilässt, kann von einem optischen Erkennungssystem 16 (vgl. Fig. 3) erkannt werden, da unterhalb des Bonddrahtes 101 eine Leiterbahn 84 bzw. ein Metallisierungsstreifen 85 verläuft, der einen ausreichenden Kontrast für das optische Erkennungssystem 16 liefert. The two semiconductor chips 4 , 6 and the wire contacts 10 are covered by a cover 12 , which may be, for example, a sprayed-plastic housing or the like. A fault location 121 , which leaves open a short section of a bonding wire 101 , can be recognized by an optical recognition system 16 (see Fig. 3), since below the bonding wire 101 there is a trace 84 or a metallization strip 85 , which provides sufficient contrast for the optical recognition system 16 provides.

Fig. 2 zeigt in einem weiteren schematischen Teilausschnitt eine alternative Ausführungsform des elektronischen Halbleiterbauelements 2, bei dem ebenfalls auf einem Trägersubstrat 8 zwei Halbleiterchips 4, 6 aufgebracht sind, deren Kontaktflächen 43, 63 jeweils mittels Bonddrähten 101 miteinander in elektrischer Verbindung stehen. Eine Fehlerstelle 121 kann mittels des optischen Erkennungssystems 16 (Fig. 3) leicht erkannt werden, da sich unterhalb der Drahtkontaktierungen 10 eine geschlossene Metallisierungsfläche 86 befindet, die zwischen den Halbleiterchips 4, 6 auf der Oberseite 81 des Trägersubstrats 8 aufgebracht ist, und die bis nahe an die Halbleiterchips 4, 6 reicht. Fig. 2 is a further schematic partial section of an alternative embodiment of the electronic semiconductor device 2 are applied at the also on a support substrate 8, two semiconductor chips 4, 6, the contact surfaces 43 63 are, in each case by means of bonding wires 101 each in electrical communication. An error location 121 can be easily recognized by means of the optical recognition system 16 ( FIG. 3), since beneath the wire contacts 10 there is a closed metallization area 86 which is applied between the semiconductor chips 4 , 6 on the upper side 81 of the carrier substrate 8 and FIGS close to the semiconductor chips 4 , 6 ranges.

Fig. 3 zeigt in einer schematischen Querschnittdarstellung das erfindungsgemäße elektronische Halbleiterbauelement 2 gemäß Fig. 2. Erkennbar sind die mit ihren passiven Rückseiten 42, 62 auf er Oberseite 81 des Trägersubstrats 8 aufgebrachten ersten und zweiten Halbleiterchips 4, 6. Diese weisen jeweils auf ihren ersten bzw. zweiten aktiven Chipoberflächen 41, 61 erste bzw. zweite Kontaktflächen 43, 63 auf, die über Bonddrähte 101 in elektrischer Verbindung stehen. Unterhalb der Drahtkontaktierungen 10, bestehend aus den Bonddrähten 101, ist auf der Oberseite 81 des Trägersubstrats 8 eine Metallisierungsfläche 86 bzw. Metallisierungsstreifen 85 aufgebracht, die eine Fehlerstelle 121 für das optische Erkennungssystem erkennbar machen. Das in Fig. 3 angedeutete optische Erkennungssystem 16 kann bspw. eine Digitalkamera oder dgl. sein. An der Rückseite 82 des Trägersubstrats 8 können beispielsweise Außenkontaktflächen 87 mit darauf befindlichen Außenkontakten 14 in Form von Kontakthöckern oder dergleichen aufgebracht sein, wie dies in Fig. 3 beispielhaft dargestellt ist. FIG. 3 shows a schematic cross-sectional view of the inventive electronic semiconductor component 2 according to FIG. 2. The first and second semiconductor chips 4 , 6 applied to the upper side 81 of the carrier substrate 8 with their passive back sides 42 , 62 can be seen . These have respectively on their first and second active chip surfaces 41 , 61 first and second contact surfaces 43 , 63 , which are connected via bonding wires 101 in electrical connection. Below the wire contacts 10 , consisting of the bonding wires 101 , a metallization surface 86 or metallization strip 85 is applied to the upper side 81 of the carrier substrate 8 , which make a fault location 121 recognizable for the optical recognition system. The optical recognition system 16 indicated in FIG. 3 may be, for example, a digital camera or the like. For example, external contact surfaces 87 with external contacts 14 located thereon in the form of contact bumps or the like can be applied to the rear side 82 of the carrier substrate 8 , as shown by way of example in FIG. 3.

Ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Halbleiterbauelements 2 wird im Folgenden anhand der Fig. 1 bis 3 erläutert. Es wird das Trägersubstrat 8 mit Kontaktanschlussflächen 83 zur Aufnahme sowie zur elektrischen Kontaktierung wenigstens eines Halbleiterchips 4, 6 bereitgestellt. Auf der Oberseite 81 des Trägersubstrats wird eine Metallisierungsfläche 86 bzw. Metallisierungsstreifen 85 aufgebracht, die zumindest Bereiche abdeckt, über denen in einem nachfolgenden Verfahrensschritt Drahtkontaktierungen 10 in Form von Bonddrähten 101 aufgebracht werden. An inventive method for producing an electronic semiconductor device 2 is explained below with reference to FIGS. 1 to 3. The carrier substrate 8 is provided with contact pads 83 for receiving and for electrically contacting at least one semiconductor chip 4 , 6 . On the upper side 81 of the carrier substrate, a metallization surface 86 or metallization strip 85 is applied, which covers at least regions over which wire contacts 10 in the form of bonding wires 101 are applied in a subsequent method step.

Es wird weiterhin wenigstens ein Halbleiterchip 4, 6 mit Kontaktflächen 43, 63 auf seiner aktiven Chipoberfläche 41, 61 bereitgestellt. Der wenigstens eine Halbleiterchip 4, 6 wird mit seiner passiven Rückseite 42, 62 auf der Oberseite 81 des Trägersubstrats 8 montiert. Zwischen den Kontaktflächen 43, 63 des Halbleiterchips 4, 6 und den Kontaktanschlussflächen 83 des Trägersubstrats und/oder zwischen den Kontaktflächen 43, 63 mehrerer Halbleiterchips 4, 6 werden Drahtkontaktierungen 10 in Form von Bonddrähten 101 aufgebracht. Furthermore, at least one semiconductor chip 4 , 6 with contact surfaces 43 , 63 is provided on its active chip surface 41 , 61 . The at least one semiconductor chip 4 , 6 is mounted with its passive rear side 42 , 62 on the upper side 81 of the carrier substrate 8 . Between the contact surfaces 43 , 63 of the semiconductor chip 4 , 6 and the contact pads 83 of the carrier substrate and / or between the contact surfaces 43 , 63 of a plurality of semiconductor chips 4 , 6 wire contacts 10 are applied in the form of bonding wires 101 .

Anschließend wird eine Abdeckung 12 in Form eines Kunststoffgehäuses oder dergleichen zumindest auf der ersten Oberfläche des Trägersubstrats 8 aufgebracht, das den wenigstens einen Halbleiterchip 4, 6 sowie die Drahtkontaktierung 10 umschließt. Fehlerstellen 121 in der Abdeckung 12 können bei einer optischen Kontrolle des Halbleiterbauelements 2 erkannt werden, da aufgrund der Metallisierungsfläche 86 das optische Erkennungssystem 16 einen unterschiedlichen Reflexionsgrad zwischen Abdeckung 12 und Metallisierungsschicht erfassen kann. Bezugszeichenliste 2 elektronisches Halbleiterbauelement
4 erster Halbleiterchip
41 erste aktive Chipoberfläche
42 erste passive Rückseite
43 erste Kontaktfläche
6 zweiter Halbleiterchip
61 zweite aktive Chipoberfläche
62 zweite passive Rückseite
63 zweite Kontaktfläche
8 Trägersubstrat
81 Oberseite
82 Rückseite
83 Kontaktanschlussfläche
84 Leiterbahn
85 Metallisierungsstreifen
86 Metallisierungsfläche
87 Außenkontaktfläche
10 Drahtkontaktierung
101 Bonddraht
12 Abdeckung (Kunststoffgehäuse)
121 Fehlerstelle
14 Außenkontakt
16 optisches Erkennungssystem/Kamera
Subsequently, a cover 12 in the form of a plastic housing or the like is applied at least on the first surface of the carrier substrate 8 , which encloses the at least one semiconductor chip 4 , 6 and the wire contact 10 . Defects 121 in the cover 12 can be detected in an optical inspection of the semiconductor device 2 , since due to the metallization 86, the optical detection system 16 can detect a different degree of reflection between the cover 12 and metallization. List of Reference Numerals 2 Electronic semiconductor component
4 first semiconductor chip
41 first active chip surface
42 first passive back
43 first contact surface
6 second semiconductor chip
61 second active chip surface
62 second passive back
63 second contact surface
8 carrier substrate
81 top
82 back side
83 contact pad
84 trace
85 metallization strips
86 metallization surface
87 external contact surface
10 wire bonding
101 bonding wire
12 cover (plastic housing)
121 error location
14 external contact
16 optical recognition system / camera

Claims

1. A method for the optical control of housings of semiconductor devices ( 2 ), wherein the faulty sheaths and / or covers of wire contacts ( 10 ) between one or more semiconductor chips ( 4 and 6 ) and contact pads ( 83 ) and / or conductor tracks ( 84 ) of a carrier substrate ( 8 ) and / or between semiconductor chips ( 4 , 6 ) are detected with each other by means of a detection of different brightness values and / or different degrees of reflection, wherein indirectly on faulty sheaths and / or covers of the wire contacts ( 10 ) due to different brightness values and / or reflectance of at least in each case under the wire contacts ( 10 ) arranged metallization ( 85 , 86 ) is closed.

2. The method according to claim 1, characterized in that the optical detection of different Brightness values and / or degrees of reflection by means of a Camera system takes place.

3. The method according to claim 2, characterized in that the camera system detects different gray levels of the surface of the housing of the semiconductor device ( 2 ).

4. The method according to claim 2 or 3, characterized in that the optical detection is automated.

5. An electronic semiconductor component ( 2 ) with a plastic housing ( 12 ), whose at least one semiconductor chip ( 4 , 6 ) by means of wire contacts ( 10 ) with a further semiconductor chip ( 6 ) and / or with contact pads ( 83 ) of a carrier substrate ( 8 ) electrically conductive is connected, wherein at least portions of the at least one semiconductor chip ( 4 , 6 ) facing the first surface ( 81 ) of the carrier substrate ( 8 ), which lie below the courses of the wire contacts ( 10 ), each with a metallization ( 85 , 86 ) are provided ,

6. An electronic semiconductor device according to claim 5, characterized in that the under each wire contact ( 10 ) arranged metallizations ( 85 , 86 ) are each substantially wider than the wire contacts ( 10 ).

7. An electronic semiconductor component according to claim 5 or 6, characterized in that the metallizations ( 85 , 86 ) in the form of each substantially parallel under the wire contacts ( 10 ) extending metallic interconnects ( 84 ) are formed.

8. An electronic semiconductor device according to claim 5, characterized in that the metallization ( 86 ) is in each case in the form of closed surfaces, which are arranged below areas with wire contacts ( 10 ).

9. A method for producing and quality control of an electronic semiconductor device ( 2 ) having a plastic housing ( 12 ), the at least one semiconductor chip ( 4 , 6 ) by means of wire contacts ( 10 ) with a further semiconductor chip ( 6 ) and / or with contact pads ( 83 ) of a Carrier substrate ( 8 ) is electrically conductively connected, wherein at least portions of the said at least one semiconductor chip ( 4 , 6 ) facing the first surface ( 81 ) of the carrier substrate ( 8 ) below the courses of the wire contacts ( 10 ), each with a metallization ( 85 , 86 ) are provided and wherein the method comprises the following method steps:

Providing a carrier substrate ( 8 ) with contact pads ( 83 ) for receiving and electrically contacting at least one semiconductor chip ( 4 , 6 ),

Depositing a metallization ( 85 , 86 ) on the first surface ( 81 ) of the carrier substrate ( 8 ) which covers at least areas over which wire contacts ( 10 ) are applied in a subsequent method step,

Providing at least one semiconductor chip ( 4 , 6 ) with contact surfaces ( 43 , 63 ) on an active chip surface ( 41 , 61 ),

- mounting the at least one semiconductor chip ( 4 , 6 ) with a passive rear side ( 42 , 62 ) on the first surface ( 81 ) of the carrier substrate ( 8 ),

- Producing wire contacts ( 10 ) between the contact surfaces ( 43 , 63 ) of the at least one semiconductor chip ( 4 , 6 ) and the contact pads ( 83 ) of the carrier substrate ( 8 ) and / or between the contact surfaces ( 43 , 63 ) of a plurality of semiconductor chips ( 4 , 6 ),

- applying a plastic housing ( 12 ) at least on the first surface ( 81 ) of the carrier substrate ( 8 ) enclosing the at least one semiconductor chip ( 4 , 6 ) and the wire contacts ( 10 ),

- visual inspection of the semiconductor device (2) for freedom from faults of the plastic housing (12) by means of detection of different brightness values and / or degrees of reflection of the surface of the housing (12).

10. The method according to claim 9 for the production and quality control of an electronic semiconductor device ( 2 ) according to any one of claims 5 to 8, to which an optical control method according to any one of claims 1 to 4 is applied.