DE10139610A1

DE10139610A1 - Universelle Rechnerarchitektur

Info

Publication number: DE10139610A1
Application number: DE10139610A
Authority: DE
Inventors: Robert Newberry
Original assignee: DaimlerChrysler AG
Current assignee: OL Security LLC
Priority date: 2001-08-11
Filing date: 2001-08-11
Publication date: 2003-03-06
Also published as: USRE43619E1; US20040225415A1; EP1421510A2; WO2003014959A3; JP4209771B2; WO2003014959A2; US7103429B2; JP2005502942A

Abstract

Ein universeller Rechner für ein Verkehrsmittel mit einem Mikroprozessor (1) zur Abarbeitung von Steuerungsprogrammen, einem Speichermittel (3) für die dabei berechneten Daten und einer Schnittstelle (17), die eine Anbindung des Rechners an einen Datenbus im Verkehrsmittel zulässt, wobei der Rechner Steuerungsprogramme zur Steuerung von im Verkehrsmittel vorgesehnen Geräten aufweist und die Steuerbefehle über Geräteschnittstellen (15, 16) zu dem zu steuernden Gerät übertragen werden, wobei der Rechner eine rekonfigurierbare Hardware (2) aufweist, die im eingebauten Zustand des Rechners ein nachträgliches Umkonfigurieren von peripheren Komponenten oder einer Schnittstelle zulässt, und dass Übertragungsmittel (20, 22) vorgesehen sind, die einen Algorithmus zum Rekonfigurieren der Hardware auf das Speichermittel (3, 21) im Verkehrsmittel übertragen, so dass ein Prozess zur Umkonfigurierung der die peripheren Komponenten oder die Schnittstelle betreffenden Hardware durchführbar ist.

Description

Die Erfindung betrifft einen universellen Rechner für ein Verkehrsmittel mit einem Mikroprozessor zur Abarbeitung von Steuerungsprogrammen, einem Speichermittel für die dabei berechneten Daten und einer Schnittstelle, die eine Anbindung des Rechners an einen Datenbus im Verkehrsmittel zulässt, wobei der Rechner Steuerungsprogramme zur Steuerung von im Verkehrsmittel vorgesehenen Geräten und Geräteschnittstellen aufweist, über die die Steuerbefehle zu dem zu steuernden Gerät übertragen werden.

Die DE 197 48 536 C2 zeigt einen Rechner für ein Verkehrsmittel, der mit einem Mikroprozessor, verschiedenen Speichermitteln und einer Schnittstelle versehen ist, die eine Anbindung an den CAN-Bus ermöglicht. Derartige Steuergeräte weisen regelmäßig auch Geräteschnittstellen auf, über die an die Geräteschnittstelle ankoppelbare Geräte, beispielsweise ein mobiles Telefon oder ein Navigationsgerät, ankoppelbar sind.

Ein Nachteil bei den herkömmlichen Steuergeräten besteht darin, dass diese Rechner im Fahrzeug während der gesamten Lebensdauer des Fahrzeugs eingebaut bleiben, so dass die Hardware der Rechner vorgegeben ist. Ein nachträglicher Austausch der Hardware bei einem im Einsatz befindlichen Fahrzeug ist bei den heutigen vernetzten Systemen mit bis zu 60 Rechnern im Fahrzeug wegen des hohen Konfigurationsaufwands nicht durchführbar. In Folge dessen ist bisher auch lediglich angedacht, verschiedene Softwaremodule während der Lebensdauer des Fahrzeugs auszutauschen, so dass die Software auf die sich ändernden Begebenheiten angepasst wird.

Es besteht nun der Bedarf, auch Teile der Hardware flexibel anpassbar zu gestalten. Insbesondere im Telekommunikationsmarkt, beispielsweise bei mobilen Telefonen, wandeln sich die Gehäuse- und Schnittstellenausführungen der Geräte innerhalb kurzer Zeit. Dies führt dazu, dass eine nachträgliche Ankopplung eines moderneren mobilen Telefons und dessen Verbindung mit einem Steuergerät im Fahrzeug heute kaum möglich ist.

Die DE 197 50 662 Al offenbart eine Prozessoreinheit für ein datenverarbeitungsgestütztes elektronisches Steuerungssystem in einem Kraftfahrzeug. Der dort dargestellte Rechner sieht eine skalierbare Recheneinheit vor, d. h. eine Hardware die entsprechend den Leistungserfordernissen mit unterschiedlicher Prozessorleistung ausgeführt ist, und je nach Bedarf gegen einen schnelleren oder langsameren Mikroprozessor austauschbar ist. Wird bei einem Rechner eine höhere Prozessorleistung erforderlich, kann der Mikroprozessor dann durch einen leistungsfähigeren ersetzt werden, wobei der skalierbare Prozessor in die selbe Prozessorleiste einsteckbar ist. Dabei wird jedoch die Hardware insgesamt ausgetauscht. Dies ist dann möglich, wenn die Steuergeräte geöffnet werden, die Hardware getauscht wird und die Softwareprogramme entsprechend aufgespielt werden.

Als rekonfigurierbare Hardware sind sogenannte Field Programable Gate Arrays (FPGA) bekannt, wozu lediglich beispielhaft auf die US 5457410, die US 6014509 und die WO 95/28769 verwiesen wird. Derartige FPGAs weisen Speicherzellen, wie Flip Flops auf, die ihre Funktion auch nach der Herstellung noch verändern können. Diese Speicherzellen sind untereinander frei konfigurierbar, wobei elektrisch leitende Verbindungen neu beschaltet werden, so dass diverse logische Schaltungen dadurch aufgebaut werden können. Mittels derartiger FPGA's lassen sich logische Schaltungen nachbilden, es können insbesondere elektrische Filter aufgebaut oder sie können einfach als Speichermittel eingesetzt werden.

Es ist nun Aufgabe der vorliegenden Erfindung, einen universellen Rechner für ein Verkehrsmittel bereitzustellen, der sich einerseits für den Einsatz mit einem Datenbus und anderen Steuergeräten eignet, der innerhalb des Fahrzeugs und ohne Auswechseln der Hardware auf neue Schnittstellenerfordernisse oder nachträglich auswechselbare Geräte einstellbar ist.

Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Danach weist der Rechner eine rekonfigurierbare Hardware auf, die im eingebauten Zustand des Rechners ein nachträgliches Umkonfigurieren von peripheren Komponenten oder einer Schnittstelle zulässt, und es ist ein Übertragungsmittel vorgesehen, das einen Algorithmus zum Rekonfigurieren der Hardware auf das Speichermittel im Verkehrsmittel überträgt, so dass ein Prozess zur Umkonfigurierung der die peripheren Komponenten oder die Schnittstelle betreffenden Hardware durchführbar ist.

Der Rechner gemäß der vorliegenden Erfindung wird in Form eines Steuergerätes bei der Fahrzeugherstellung im Verkehrsmittel eingebaut und bildet zusammen mit anderen Steuergeräten ein Netzwerk innerhalb des Verkehrsmittels. Die verschiedenen Steuergeräte kommunizieren untereinander über den Datenbus und es sind Steuerprogramme vorgesehen, um über Geräteschnittstellen an das Netzwerk ankoppelbare Geräte anzusteuern.

Erfindungsgemäß ist vorgesehen eine rekonfigurierbare Hardware einzusetzen, die auch Jahre nach der Auslieferung des Fahrzeugs an den Kunden durch herunterladen eines Algorithmus umkonfiguriert werden kann. Der Algorithmus kann eine Hardware Beschreibungssprache sein, die die Konfiguration der betroffenen Hardware beschreibt. Die rekonfigurierbare Hardware wird insbesondere bei allen Schnittstellen und peripheren Komponenten eingesetzt, die besonders oft von Hardwareänderungen betroffen sind. Unter peripheren Komponenten werden Interrupt-Controller, Logik-Bausteine und -schaltungen sowie Filter und Endstufen- Ansteuerungsschaltungen verstanden, die angekoppelte Geräte steuern. Ferner gehören dazu Schnittstellentreiber, Adressierungskomponenten, Geräte zur Datenbusansteuerung oder logische Einheiten zur Speichersteuerung. Auch der Mikrorechner selbst kann durch ein FPGA-Modul nachgebildet werden.

Beispielsweise ist ein zentrales Fahrzeugdisplay im Fahrzeuginnenraum angeordnet, welches über ein Steuergerät ansteuerbar ist. Über eine Geräteschnittstelle sind verschiedene Telematikgeräte, beispielsweise ein mobiles Telefon, ein Navigationssystem oder verschiedene Audio- oder Videogeräte mit dem Netzwerk im Verkehrsmittel verbunden. Wird nun ein zusätzliches Gerät an das Netzwerk bzw. ein Steuergerät angekoppelt oder ein älteres Gerät gegen ein Gerät nach neuem Standard ausgetauscht, so wird einerseits die notwendige Treibersoftware über ein Übertragungsmittel von extern auf ein Speichermittel im Rechner übertragen. Andererseits kann aber auch durch die rekonfigurierbare Hardware die Verdrahtung zwischen der Geräteschnittstelle und dem Rechner durch einen Algorithmus zum Rekonfigurieren der Hardware verändert werden, so dass hier nicht wie üblich, die gesamte Geräteschnittstelle getauscht werden muss, sondern die Hardware neu rekonfiguriert wird. Weiterhin lassen sich verschieden digitale Filter und logische Schaltungen umkonfigurieren oder neu beschalten, indem ein Algorithmus zum Rekonfigurieren von einem Service-Center zum Speichermittel des Rechners übertragen wird.

Der Vorteil dieser neuen universellen Rechnerarchitektur besteht darin, dass bestimmte Hardwareelemente rekonfigurierbar sind, so dass logische Standardelemente und deren Verdrahtung verändert oder nachträglich neu beschaltet werden können. Auf diese Weise muss Hardware zukünftig nicht mehr ausgetauscht werden, wenn neue Geräte im Fahrzeug nachgerüstet werden, sondern die Hardware kann über einen Algorithmus zum Rekonfigurieren der Hardware entsprechend angepasst werden. Auf diese Weise muss nicht bei jeder Geräteänderung eine neue Hardware vorgesehen werden, sondern über die rekonfigurierbare Hardware lässt sich diese bei Einsatz neuer Geräte anpassen. Andererseits kann aber auch die im Fahrzeug vorhandene langlebige Rechnerarchitektur durch Umkonfigurieren in seiner Funktionalität neuen Begebenheiten angepasst werden.

Die rekonfigurierbare Hardware weist bevorzugt frei beschaltbare Speicherzellen mit umkonfigurierbaren elektrischen Verbindungen auf, die entsprechend dem Algorithmus zum Rekonfigurieren der Hardware im eingebauten Zustand des Rechners nachträglich neu verbindbar sind. Die rekonfigurierbare Hardware kann ein sogenanntes Field Programable Gate Array (FPGA) sein. Derartige FPGA-Typen können entweder ROM-basiert sein, wobei Informationen bei Stromausfall erhalten bleiben und die Hardware durch UV-Licht oder elektronische Vorgänge veränderbare ist, oder RAM-basierte FPGA's sein, deren Information bei einem Stromausfall verloren geht. Derartige FPGA's können durch einen Algorithmus, beispielsweise ein Satz von Befehlen zur Programmierung digitaler, logischer Funktionen, entsprechend umprogrammiert werden. FPGA's können auch als State-Machines eingesetzt werden. Dabei nehmen die Signale verschiedene fest vorgegebene Zustände an, wie dies im Verkehrsmittel in Form von State-Machines auch heute umgesetzt wird.

Bei einer bevorzugten Weiterbildung der Erfindung weist der Mikroprozessor des Rechners Standard Cell Blocks (SCB) auf, wobei der Mikroprozessor aus verschiedenen vorgegebenen logischen Blöcken aufgebaut wird, so dass logische Komponenten von verschiedenen Elektronikherstellern in einem Mikroprozessor kombinierbar sind und in Form eines sogenannten anwenderspezifischen Bausteins (ASIC) umsetzbar sind. Die Erfindung kombiniert dann Vorteile eines Standard Cell Block-Mikroprozessorkerns mit einer reprogrammierbaren Hardware, wobei die Software und Algorithmen zur Rekonfigurierung der Hardware über eine drahtlose Schnittstelle auf ein Speichermittel des Rechners übertragbar sind. Aufgrund der von einem Service-Center über die drahtlose Schnittstelle übertragenen Informationen kann sich dann der universelle Rechner entsprechend den Algorithmen hardwaremäßig neu konfigurieren und dadurch auf neue externe Geräte oder weitere Hardwareerfordernisse anpassen.

Bei einer anderen Weiterbildung der Erfindung ist ein Speichersteuerungsmittel vorgesehen, das ohne die Prozessorzeit des Mikroprozessors zu belasten, den Algorithmus zum Rekonfigurieren der Hardware selbsttätig auf das Speichermittel im Verkehrsmittel überträgt. Das Speichersteuerungsmittel kann bei Bedarf, getriggert durch ein Service-Center oder den Mikroprozessor, die Übertragung der Algorithmen für die Rekonfiguration der Hardware anfordern und die Ergebnisdaten dann beispielsweise in einem sogenannten Flashspeicher ablegen. Die drahtlose Schnittstelle über die die Daten zum Rechner übertragbar sind, kann beispielsweise in einem GSM-Standard oder nach dem Bluetooth-Standard umgesetzt sein. Das Speichersteuerungsmittel gemäß der vorliegenden Erfindung entlastet damit den Rechner, der in Betrieb mit Steuerungsprogrammen beschäftigt ist, und überträgt unabhängig vom Mikroprozessor die Algorithmen zur Rekonfigurierung der Hardware in einen Flashspeicher. Ein Flashspeicher ist zur längerfristigen Speicherung von Daten geeignet, die von einem Service-Center auf das Verkehrsmittel übertragbar sind. Durch das Übertragen der Rekonfigurations-Algorithmen über eine drahtlose Schnittstelle und das Einlesen der Daten sowie Algorithmen in den Flashspeicher, entsteht eine hochflexible und effektive Rechnerarchitektur, die eine spätere Rekonfiguration der Hardware zulässt.

Da der Mikrorechner bevorzugt aus Standard Cell Blöcken aufgebaut ist, lassen sich die Hardwarestrukturen modularisieren und auch einfach auf eine rekonfigurierbare Hardware (FPGA) übertragen. Derartige Standard Cell Blöcke werden dann in der Mikrorechnerhardware eingespart und in Form von FPGA's mittels der Algorithmen zur Rekonfiguration programmiert. Die Standard Cell Blöcke können aber auch innerhalb des Mikroprozessors vorgesehen werden, die dann über die rekonfigurierbare Hardware variabel mit einer Geräteschnittstelle verdrahtbar sind. Andererseits kann die rekonfigurierbare Hardware auch als periphere Einrichtung neben dem Mikroprozessor angeordnet sein und die Verdrahtung und die Verarbeitung der elektrischen Signale durchführen.

Das Speichersteuerungsmittel kann neben der Datenübertragungssteuerung auch für die Datensicherheit zuständig sein. Sämtliche Daten die über die Schnittstellen, bspw. die Geräteschnittstellen oder die Schnittstelle zu Übertragung des Algorithmus zur Umkonfigurierung an den Rechner übertragen werden, können dazu über das Speichersteuerungsmittel laufen. Das Speichersteuerungsmittel überprüft dann eine spezielle Freischaltnummer oder private und öffentliche Schlüssel gemäß einem Verschlüsselungsverfahren ab und erst bei positiver Überprüfung können die Daten, d. h. der Algorithmus zur Rekonfigurierung der Hardware, an den Rechner übertragen werden. Wenn ein Algorithmus von einem externen Service-Center oder von einem an der Geräte- Schnittstelle angekoppelten Gerät, an den Rechner übertragen werden soll, kann dazu zuerst eine Anfrage zur Übertragung der Rekonfigurationsdaten erforderlich sein.

Ferner kann nach dem Hochlaufen des Mikroprozessors ein Freischaltsignal an das Speichersteuerungsmittel erforderlich sein, um zu signalisieren, dass das System zu einer externen Datenübertragung bereit ist und das Speichersteuerungsmittel die Übertragung eines Algorithmus auf den Flash-Speicher oder einen Overlay-Speicher selbständig durchführen kann. Es kann ein Zustand vorgesehen sein, bei dem ein externes Übertragen von Hardware-Algorithmen vollständig unterbunden ist.

Werden beispielsweise Hardware-Konfigurationsdaten in einem speziellen Speicherbereich eines Speichers abgelegt, kann vorgesehen sein, dass alle unter der selben Adresse aufgerufen werden können, wobei lediglich eine der Speicherseiten aktiv ist, die die momentane Hardware-Konfiguration für ein angeschlossenes Gerät wieder gibt. Die anderen Datenseiten können Algorithmen in Form eine Hardware-Konfigurationssprache bereitstellen, falls ein anderes Gerät angekoppelt werden soll. Dann wird lediglich eine der bisher inaktiven Speicherseiten aktiviert, wodurch sich die Hardware-Konfiguration für das neue Gerät automatisch einstellt. Der rekonfigurierbare Baustein wir durch die Hardware-Beschreibungssprache bezüglicher der Verbindungen zwischen den einzelnen Speicherzellen automatisch neu verdrahtet und bezogen auf die Speicherzellen anders beschaltet, wodurch sich bspw. die Schnittstelle mit einer neuen Pin-zu-Pin- Verbindung konfiguriert.

Es gibt nun verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu ist einerseits auf die untergeordneten Ansprüche und andererseits auf die nachfolgende Erläuterung einer Ausführungsform zu verweisen. Es zeigt in schematischer Darstellung:

Fig. 1 eine Diagramm mit verschiedenen Funktionsblöcken nach einer Ausführungsform des universellen Rechners gemäß der vorliegenden Erfindung.
Der universelle Rechner gemäß der vorliegenden Erfindung weist einen Mikroprozessor 1, als rekonfigurierbare Hardware ein FPGA-Modul 2 und ein Speichermittel 3 auf, in dem die berechneten oder eingelesenen Daten über den Datenspeicherungspfad 4 abgelegt werden können. Zusätzlich ist eine Floating Point Unit 5 zur Berechnung von Gleitkommazahlen und eine Bus Interface Unit 6 vorgesehen, die die Daten innerhalb des Rechners über den internen Bus übertragen bzw. die Datenübertragung steuern kann. An dem internen Datenbus 7 ist zur Steuerung der peripheren Geräte bzw. zur Auswertung bestimmter Signale ein Interrupt Controller 8 vorgesehen, der über eine Watchdog-Einheit 9 und einen Timer unterstützt zur Steuerung der verschiedenen Steuerungsprogramme eingesetzt wird.
Der interne Datenbus 7 ist über eine sogenannte Bridge 10 mit dem internen Datenbus 11 zur Ansteuerung der peripheren Komponenten und verschiedenen Schnittstellen 15-19 verbunden. Zu den peripheren Komponenten gehören ein Echtzeitsteuerungsgerät 12, ein weiterer Timer 13 zur variablen Verwendung, ein Pulsweitenmodulator 14 und mehrere Geräteschnittstellen 15, 16 sowie mehrere Datenbusschnittstellen 17-19. Eine der Datenbusschnittstellen 17 ist eine CAN-Busschnittstelle, wobei eine weitere Schnittstelle 19 zur Ankopplung eines optischen Datenbusses geeignet ist. Eine drahtlose Schnittstelle 20, insbesondere nach dem Bluetooth-Standard ist vorgesehen, um Software Daten und Algorithmen zur Rekonfiguration der Hardware drahtlos auf einem Flash-Speicher 21 abzuspeichern. Als Algorithmus zur Rekonfigurierung der Hardware wird insbesondere eine Hardware- Beschreibungssprache, bspw. nach dem Verilog-Standard, verwendet.
Ein Speichersteuerungsmittel 22 ist vorgesehen, um den Algorithmus zur Rekonfiguration, die Daten oder Software selbsttätig auf den Flashspeicher 21 im Verkehrsmittel zu übertragen. Das Speichersteuerungsmittel 22 kann die Datenübertragung über die Bluetooth-Schnittstelle 20 unabhängig vom Mikroprozessor 1 durchführen, wodurch der Mikroprozessor 1 seine Rechenzeit für die Steuerungsprozesse von extern an die Schnittstellen 15-19 angeschlossene Geräte einsetzen kann. Der Flashspeicher 21 ist vorgesehen, um eine Spezialsoftware zu laden, die einerseits den Algorithmus zur Umprogrammierung des FPGA und andererseits im Normalbetrieb die anfängliche Initialisierung des FPGA- Moduls 2 zulässt. Außerdem kann das Speichersteuerungsmittel 22 datensynchron oder asynchron zu einem Rechenprozess aus dem Speichermittel 3 in den Mikroprozessor 2 übertragen.
Das Speichersteuerungsmittel 22 sieht einen Flashspeicher- Umprogrammierungsmodus vor, bei dem zunächst eine Berechtigungsprüfung für eine Übertragung von Daten durchgeführt wird, und sieht bei Berechtigung vor, Algorithmen, Daten oder Software in den Flashspeicher 21 zu übertragen. Das Speichersteuerungsmittel 22 sieht auch einen FPGA-Rekonfigurationsmodus vor, wobei auch hier zunächst eine Berechtigungsprüfung des Systemnutzers durchgeführt wird und dann ein Algorithmus zur Rekonfiguration geladen wird. Ein Algorithmus kann beispielsweise in der Hardware Description Language (HDL) ausgeführt sein, wobei dort beschrieben wird, in welcher Art die Hardware umgestaltet wird.
Das Speichersteuerungsmittel 22 kann auch spezielle Speicher ansteuern, die Algorithmen und Daten auf Datenseiten ablegt. Diesen Datenseiten wird ein Selektionswert zugewiesen und zu jedem Zugriffszeitpunkt wird vom Speichersteuerungsmittel 22 nur jene Seite berücksichtigt die nach dem Selektionswert momentan Geltung hat. Auf diese Weise können in einem Speicherbereich mehrere Konfigurationsalgorithmen für das FPGA 2 abgelegt werden, und das FPGA-Modul 2 wird durch einen Speicherzugriff durch das Speichersteuerungsmittel 22 konfiguriert. Je nach Selektionswert greift das Speichersteuerungsmittel 22 dann unter der selben Speicheradresse auf die momentan geltende Datenseite zu und konfiguriert die FPGA-Hardware 2 entsprechend. Im Speicher überlagert in einem Speicheradressierungsbereich die momentan geltende Datenseite jeweils die anderen Seiten, die alternativ zur Konfiguration der Hardware verwendet werden könnten, jedoch momentan aufgrund der vorhandenen Gerätebeschaltung nicht benötigt werden.
Eine Möglichkeit einer Rekonfiguration der Hardware 2 besteht darin, die Schnittstellen 17-19 zum Datenbus zu verändern. Dabei wird die Verdrahtung der einzelnen logischen Elemente der Schnittstellenbausteine 17-19 verändert, die dann in Form von FPGA-Speicherzellen 2 ausgeführt sind. Beispielsweise kann die Schnittstelle 19 durch Rekonfiguration der Hardware auf einen neuen Datenbus angepasst werden. Andererseits kann aber auch eine Schnittstelle 16 auf ein neues Gerät anpassbar sein, so dass die logischen Zellen und die Verdrahtung im Schnittstellenbaustein 16 verändert werden. Je mehr Geräte im Netzwerk vorhanden sind, desto mehr Umkonfigurationsprozesse können während der Lebzeit eines Verkehrsmittels erforderlich sein. Es kann dazu vorgesehen sein, dass die Geräte selbst bereits einen passenden Algorithmus zur Umkonfiguration der Hardware vorsehen, der dann über die entsprechende Schnittstelle zum Speichersteuerungsmittel 22 übertragen wird und automatisch eine Umkonfiguration der Schnittstellenbausteine 15 bis 19 vorsieht. Diese automatische Rekonfiguration der Hardware 2 kann durch den Speichersteuerungsbaustein 22 nach einer Berechtigungsprüfung durchgeführt werden.
Der universelle Rechner kann zu einer Rekonfiguration der eigenen Architektur und einer Rekonfiguration der Netzwerkansteuerung ausgelegt sein. Beispielsweise kann aufgrund der Rechnerarchitektur die Verdrahtung mit den Schnittstellen 15-19 oder die Verdrahtung der einzelnen Geräte untereinander verändert werden. Andererseits kann eine automatische Anpassung der Schnittstellen auf Geräte erfolgen, wenn diese einen Algorithmus zur Rekonfiguration und Übertragung der Rechnerarchitektur bereitstellen und das Speichersteuerungsmittel 22 aufgrund dieser Algorithmen automatisch eine Rekonfiguration der in FPGA 2 ausgeführten Schaltungen vorsieht.

Claims

1. Universeller Rechner für ein Verkehrsmittel mit einem Mikroprozessor (1) zur Abarbeitung von Steuerungsprogrammen, einem Speichermittel (3) für die dabei berechneten Daten und einer Schnittstelle (17), die eine Anbindung des Rechners an einen Datenbus im Verkehrsmittel zulässt, wobei der Rechner Steuerungsprogramme zur Steuerung von im Verkehrsmittel vorgesehenen Geräten aufweist und die Steuerbefehle über Geräteschnittstellen (15, 16) zu dem zu steuernden Gerät übertragen werden, dadurch gekennzeichnet, dass der Rechner eine rekonfigurierbare Hardware (2) aufweist, die im eingebauten Zustand des Rechners ein nachträgliches Umkonfigurieren von peripheren Komponenten oder einer Schnittstelle (15-20) zulässt, und dass Übertragungsmittel (20, 22) vorgesehen sind, die einen Algorithmus zum Rekonfigurieren der Hardware auf das Speichermittel (3, 21) im Verkehrsmittel übertragen, so dass ein Prozess zur Umkonfigurierung der die peripheren Komponenten oder die Schnittstelle (15-20) betreffenden Hardware (2) durchführbar ist.

2. Rechner nach Anspruch 1, dadurch gekennzeichnet, dass die rekonfigurierbare Hardware (2) frei beschaltbare Speicherzellen mit umkonfigurierbaren elektrischen Verbindungen aufweist, die entsprechend dem Algorithmus zum Rekonfigurieren der Hardware (2) im eingebauten Zustand des Rechners nachträgliche neu verbindbar sind.

3. Rechner nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die rekonfigurierbare Hardware (2) ein sogenanntes Field Programable Gate Array (FPGA) ist.

4. Universeller Rechner für ein Verkehrsmittel mit einem Mikroprozessor (1) zur Abarbeitung von Steuerungsprogrammen, einem Speichermittel (3) für die dabei berechneten Daten und einer Schnittstelle (17), die eine Anbindung des Rechners an einen Datenbus im Verkehrsmittel zulässt, wobei der Rechner Steuerungsprogramme zur Steuerung von im Verkehrsmittel vorgesehenen Geräten aufweist und die Steuerbefehle über Geräteschnittstellen (15, 16) zu dem zu steuernden Gerät übertragen werden, dadurch gekennzeichnet, dass ein Speichersteuerungsmittel (22) vorgesehen ist, das ohne die Prozessorzeit des Mikroprozessors (1) zu belasten, den Algorithmus zum Rekonfigurieren der Hardware (2) selbsttätig auf das Speichermittel (3, 21) im Verkehrsmittel überträgt und dass ein Speicher vorgesehen ist, in dem mehrere Datenseiten zur Konfiguration der Hardware (2) abgelegt sind, wobei nur eine dieser Datenseiten als bei der vorliegenden Gerätekonfiguration als gültig eingestuft ist, und dass das Speichersteuerungsmittel (22) die geltende Datenseiten entsprechend der Konfiguration aufruft.

5. Rechner nach Anspruch 1 oder 4, dadurch gekennzeichnet, dass das Speichermittel ein Flash-Speicher (21) ist, der mit einer drahtlosen Schnittstelle (20) in Verbindung steht, über die der Algorithmus zum Rekonfigurieren der Hardware in den Flash- Speicher (21) übertragbar ist.

6. Rechner nach Anspruch 1 oder 4, dadurch gekennzeichnet, dass ein Teil des Rechners aus Standard Cell Blöcken besteht, die als rekonfigurierbare Hardware ausgeführt sind.

7. Rechner nach Anspruch 6, dadurch gekennzeichnet, dass der Mikroprozessor (1) Standard Cell Blöcke aufweist, die über die rekonfigurierbare Hardware variabel mit einer Schnittstelle (15, 16, 17, 18, 20) verdrahtbar sind.

8. Rechner nach Anspruch 1 oder 4, dadurch gekennzeichnet, dass die für ein extern an die Geräteschnittstellen (15, 16) angekoppeltes Gerät notwendige Konfiguration der Hardware in Form einer Hardware-Beschreibungssprache zur Übertragung an den Rechner im Gerät abgespeichert ist.

9. Rechner nach Anspruch 8, dadurch gekennzeichnet, dass die Geräteschnittstelle die Hardware-Beschreibungssprache für Peripherie und Schnittstellen des Rechners an den Rechner und/oder das Speichersteuerungsmittel (22) überträgt.

10. Rechner nach Anspruch 1 oder 4, dadurch gekennzeichnet, dass ein Speichersteuerungsmittel (22) vorgesehen ist, dass ein Übertragungssicherheitsmittel aufweist, dass eine Übertragung eines Algorithmus zur Rekonfiguration der Hardware (2) erst nach einer Prüfung zulässt, ob im momentanen Zustand des Fahrzeugs oder Rechners diese Art der Datenübertragung zugelassen werden soll und/oder ob der Absender berechtigt ist, einen neuen Algorithmus zur Rekonfiguration der Hardware (2) zu übertragen.