DE10136304A1

DE10136304A1 - Verfahren zum Herstellen einer integrierten Speicherschaltung und integrierte Speicherschaltung

Info

Publication number: DE10136304A1
Application number: DE10136304A
Authority: DE
Inventors: Stefan Schneider
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-07-26
Filing date: 2001-07-26
Publication date: 2003-02-20
Anticipated expiration: 2021-07-27
Also published as: US6720663B2; DE10136304C2; US20030072196A1

Abstract

Bei einem Verfahren zum Herstellen einer integrierten Speicherschaltung (10) wird zunächst ein Halbleitersubstrat (12) mit einer Vorderseite und einer Rückseite bereitgestellt. Das Halbleitersubstrat (12) wird auf der Vorderseite und der Rückseite prozessiert, um Speicherzellen (14) auf der Vorderseite und Speicherzellen (16) auf der Rückseite des Halbleitersubstrats (12) herzustellen. Schließlich werden defekte Speicherzellen auf einer Seite des Halbleitersubstrats (12) durch funktionsfähige Speicherzellen auf der anderen Seite des Halbleitersubstrats (12) durch Anschließen der funktionsfähigen Speicherzellen auf der einen Seite des Halbleitersubstrats (12) an einer Eingabe/Ausgabe-Schaltung der Speicherschaltung (10) ersetzt. Durch beidseitiges Bepacken des Halbleitersubstrats kann entweder die Ausschußrate an Speicherchips wesentlich reduziert werden, oder die Chipfläche eines Speicherchips kann stark reduziert werden, oder die Anzahl von Speicherzellen pro vorgegebener Chipfläche kann erhöht werden.

Description

Die vorliegende Erfindung bezieht sich auf Speicherschaltungen und insbesondere auf integrierte Speicherschaltungen. Üblicherweise werden integrierte Speicherschaltungen dadurch hergestellt, daß ein Wafer bereitgestellt wird, daß der Wafer dann prozessiert wird, um die nötigen Dotierungsstrukturen und Leiterbahnen herzustellen, und daß der Wafer schließlich vereinzelt wird, um die einzelnen Speicherchips zu erhalten. Die Halbleiter-Speicherchips werden dann gehäust und ausgeliefert.
Nachteilig an der beschriebenen Vorgehensweise ist die Tatsache, daß insbesondere bei der Herstellung von Speicherschaltungen Fehler auftreten, die dazu führen, daß ein Speicherchip bis zu 30% fehlerhafte Speicherzellen haben kann. Nachdem dem Speicherhersteller bekannt ist, welche Fehlerrate typischerweise zu erwarten ist, wird beispielsweise, um einen 1-Megabit-Speicherchip zu erhalten, eine größere Chipfläche als eigentlich nötig verwendet, um dann, nach der Herstellung des Speichers, die typischerweise zu erwartende Fehlerrate durch zusätzliche Speicherzellen auf dem Speicherchip ausgleichen zu können. In einem abschließenden Funktionstest wird dann die Anzahl der fehlerhaften Speicherzellen ermittelt. Wenn die Anzahl der fehlerhaften Speicherzellen durch zusätzlich auf dem Chip vorhandene funktionsfähige Speicherzellen ausgeglichen werden kann, wird ein Speicherchip die End-Qualitätskontrolle überstehen, da derselbe den spezifizierten Wert von beispielsweise 1 Megabit aufweist.
Nachteilig an dieser Vorgehensweise ist, daß von vorneherein größere Speicherchips als eigentlich nötig hergestellt werden müssen, um die nach der Herstellung fehlerhaften Speicherzellen ausgleichen zu können. Die Chips sind größer, was in anderen Worten bedeutet, daß aus einem einzigen Wafer weniger Speicherchips erhalten werden, als wenn bei der Speicherherstellung alle Speicherzellen funktionsfähig wären, und für einen 1 Megabit Speicherchip auch nur genau die entsprechende Anzahl von Speicherzellen hergestellt werden müßte. Es sei an dieser Stelle darauf hingewiesen, daß ein wesentlicher Anteil der Kosten für die Speicherchips nicht unbedingt in der Entwicklung der Speicherchips zu sehen ist, sondern in den immensen Investitionen für eine Halbleiterfabrik. Ob sich die Speicherherstellung lohnt oder nicht, hängt daher davon ab, wie viel Speicherchips beispielsweise pro Tag hergestellt werden können, vorausgesetzt, die Nachfrage ist entsprechend groß. Wenn daher, wie oben beschrieben, Speicherchips größer als eigentlich erforderlich ausgelegt werden, um unvermeidbare Fehler ausgleichen zu können, sinkt der Output an Speicherchips pro Wafer, was sich unmittelbar auf den Preis für die Speicherchips oder aber auf den Profit und damit die Rentabilität für den Speicherhersteller auswirkt.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein preisgünstigeres Konzept zum Herstellen von integrierten Speicherschaltungen und preisgünstigere integrierte Speicherschaltungen zu schaffen.
Diese Aufgabe wird durch ein Verfahren zum Herstellen einer integrierten Speicherschaltung nach Patentanspruch 1 oder durch eine integrierte Speicherschaltung nach Patentanspruch 6 gelöst.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß die Ausbeute entscheidend dadurch erhöht werden kann, daß der Halbleiterwafer nicht mehr, wie im Stand der Technik, einseitig prozessiert wird, sondern daß beide Seiten des Wafers mit Speicherschaltungen versehen werden. Eine erfindungsgemäße integrierte Speicherschaltung hat nicht nur auf einer Seite Speicherzellen und Leiterbahnen, sondern hat ebenso auch auf der anderen Seite Speicherzellen und Leiterbahnen.
Ein Vorteil der vorliegenden Erfindung besteht darin, daß im Vergleich zum Stand der Technik die Anzahl von Speicherzellen pro Chipfläche verdoppelt werden kann.
Wenn davon ausgegangen wird, daß Speicherzellenfehler statistisch verteilt sind, so ist das gleichzeitige Auftreten von Fehlern auf beiden Seiten des Speicherchips wesentlich geringer, da sich die Wahrscheinlichkeiten, die typischerweise Werte sind, die viel kleiner als 1 sind, multiplizieren, was eine insgesamte Fehlerwahrscheinlichkeit ergibt, die viel kleiner ist als die Wahrscheinlichkeit, daß eine Seite des Wafers fehlerhaft ist. Hier kann die Fehlerwahrscheinlichkeit auch dahingehend verstanden werden, daß ein Speicherchip aufgrund einer zu großen Anzahl von Speicherzellen insgesamt als fehlerhaft klassifiziert wird, d. h. daß der Speicherchip selbst die End-Qualitätskontrolle nicht besteht.
Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß die Chipfläche eines Speicherchips nicht aufgrund von Fehlern bei der Herstellung größer gemacht werden muß als eigentlich erforderlich, sondern sogar deutlich reduziert werden kann, da die erfindungsgemäße integrierte Speicherschaltung auf beiden Seiten Speicherzellen aufweist.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegende Figur detailliert erläutert. Es zeigt:
Fig. 1 eine integrierte Speicherschaltung, die auf beiden Waferseiten Speicherzellen aufweist.
Die einzige Figur zeigt eine erfindungsgemäße integrierte Speicherschaltung 10 mit einem Halbleitersubstrat 12 und Speicherzellen 14 auf der Vorderseite des Halbleitersubstrats und weiteren Speicherzellen 16 auf der Rückseite des Halbleitersubstrats 12. Die erfindungsgemäße Speicherschaltung umfaßt ferner eine Anschlussstruktur 18 und/oder 18' zum Anschließen von funktionsfähigen Speicherzellen auf einer Seite des Halbleitersubstrats an einem Eingabe/Ausgabe-Bereich der integrierten Speicherschaltung, um defekte Speicherzellen auf der anderen Seite des Halbleitersubstrats zu ersetzen. Die Anschlussstruktur kann entweder als Chip- Durchkontaktierungsstruktur 18 oder als Kontaktierungsstruktur 18' am Rand des Chips ausgeführt sein. Durch die Anschlussstruktur werden typischerweise defekte Speicherzellen auf der Vorderseite des Wafers durch intakte Speicherzellen auf der Rückseite des Wafers ersetzt, indem statt der defekten Speicherzellen der einen Seite die funktionsfähigen Speicherzellen der anderen Seite an einen Eingabe/Ausgabe-Bereich der integrierten Speicherschaltung angeschlossen werden.
Erfindungsgemäß wird daher die Ausbeuteerhöhung durch beidseitiges Bepacken eines Halbleiterwafers erhöht. Wenn davon ausgegangen wird, daß Fehler statistisch verteilt sind, so ist das gleichzeitige Auftreten eines Fehlers auf beiden Seiten gleichzeitig viel geringer. Wenn die Fehlerwahrscheinlichkeit bei einseitiger Bepackung mit p bezeichnet wird, so ist die Fehlerwahrscheinlichkeit bei beidseitiger Bepackung pz. Da die Wahrscheinlichkeit p ein Wert zwischen 0 und 1 und typischerweise viel kleiner 1 ist, ist die quadrierte Fehlerwahrscheinlichkeit wesentlich kleiner als die einfache Fehlerwahrscheinlichkeit p, und insbesondere viel kleiner als 1. Erfindungsgemäß wird daher von der Unabhängigkeit der Bepackung des Halbleitersubstrats auf den beiden Seiten Gebrauch gemacht. Die Unabhängigkeit gilt nicht nur für richtungsunabhängige Prozesse, wie z. B. Diffusionsprozesse, sondern auch für richtungsabhängige Prozesse, wie z. B. das Elektronenstrahl-Schreiben zum Herstellen einer Speicherschaltung. Während für diffusionsgetriebene Prozesse, wie z. B. Dotierschritte etc., der Wafer gleichzeitig von beiden Seiten aus bearbeitet werden könnte, ist dies für gerichtete Prozessschritte, wie z. B. Belichtungen, Elektronenstrahl- Schreibvorgänge etc. nicht möglich. Hier wird typischerweise zunächst eine Seite des Wafers prozessiert, und dann, nach einem Wenden des Wafers, die andere Seite, um auf beiden Seiten des Halbleitersubstrats Speicherzellen zu erzeugen.
Es wird bevorzugt, beide Waferseiten genau symmetrisch zu prozessieren, so daß für die Bearbeitung der Rückseite des Wafers keine anderen Masken, Parameter, etc. eingestellt werden müssen, sondern daß zur Bearbeitung der Rückseite des Wafers der Wafer einfach nur gedreht werden muß.
Je nach dem, ob ein Prozessschritt ein gerichteter oder ein richtungsloser Prozessschritt ist, können beide Waferseiten nacheinander oder gleichzeitig bearbeitet werden.
Durch das erfindungsgemäße Konzept der Verarbeitung eines Halbleitersubstrats auf beiden Seiten, um auf beiden Seiten Nutzstrukturen zu erzeugen, kann die Chipfläche eines Speicherchips wesentlich verringert werden, bzw. kann, bei gleicher Chipfläche, die Ausschußrate erheblich reduziert werden. Darüber hinaus kann bei gleicher Chipfläche ein Speicherchip mit einer höheren Speicherleistung als bei einer einseitigen Bepackung hergestellt werden. Bezugszeichenliste 10 Integrierte Speicherschaltung
12 Halbleitersubstrat
14 Speicherzellen auf der Vorderseite des Halbleitersubstrats
16 Speicherzellen auf der Rückseite des Halbleitersubstrats
18 Durchkontaktierung
18' Metallisierung am Rand des vereinzelten Speicherchips

Claims

1. Verfahren zum Herstellen einer integrierten Speicherschaltung (10) mit folgenden Schritten:
Bereitstellen eines Halbleitersubstrats (12) mit einer Vorderseite und einer Rückseite;
Prozessieren der Vorderseite und der Rückseite des Halbleitersubstrats (12), um Speicherzellen (14) auf der Vorderseite und Speicherzellen (16) auf der Rückseite des Halbleitersubstrats (12) herzustellen; und
Ersetzen von defekten Speicherzellen auf einer Seite des Halbleitersubstrats (12) durch funktionsfähige Speicherzellen auf der anderen Seite des Halbleitersubstrats (12) durch Anschließen (18; 18') der funktionsfähigen Speicherzellen auf der anderen Seite des Halbleitersubstrats (12) an einer Eingabe/Ausgabe-Schaltung der Speicherschaltung (10).

2. Verfahren nach Anspruch 1, bei dem die Vorderseite und die Rückseite des Halbleitersubstrats (12) gleichzeitig prozessiert werden.

3. Verfahren nach Anspruch 1 oder 2, bei dem das Halbleitersubstrat (12) auf der Vorderseite und auf der Rückseite identisch prozessiert wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem im Schritt des Ersetzens das Anschließen der funktionsfähigen Speicherzellen durch eine Metallisierungsstruktur (18') am Rand eines vereinzelten Halbleiterchips durchgeführt wird.

5. Verfahren nach einem der Ansprüche 1 bis 3, bei dem im Schritt des Ersetzens das Anschließen der funktionsfähigen Speicherzellen durch Durchkontaktierungen (18) durch das Halbleitersubstrat durchgeführt wird.

6. Integrierte Speicherschaltung (10) mit folgenden Merkmalen:
einem Halbleitersubstrat (12) mit einer Vorderseite und einer Rückseite;
in das Halbleitersubstrat (12) integrierte Speicherzellen (14, 16) auf der Vorderseite und der Rückseite des Halbleitersubstrats (12); und
einer Anschlussstruktur (18; 18') zum Anschließen von funktionsfähigen Speicherzellen auf einer Seite des Halbleitersubstrats (12) an einem Eingabe/Ausgabe-Bereich der integrierten Speicherschaltung (10), um defekte Speicherzellen auf der anderen Seite zu ersetzen.

7. Integrierte Speicherschaltung nach Anspruch 6, bei der das Halbleitersubstrat (12) so dimensioniert ist, daß eine vorbestimmte Anzahl von Speicherzellen auf einer Seite des Halbleitersubstrats untergebracht werden kann, wobei die vorbestimmte Anzahl durch eine Spezifikation für die integrierte Speicherschaltung festgelegt ist.