[go: up one dir, main page]

DE10136700A1 - Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung - Google Patents

Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung

Info

Publication number
DE10136700A1
DE10136700A1 DE10136700A DE10136700A DE10136700A1 DE 10136700 A1 DE10136700 A1 DE 10136700A1 DE 10136700 A DE10136700 A DE 10136700A DE 10136700 A DE10136700 A DE 10136700A DE 10136700 A1 DE10136700 A1 DE 10136700A1
Authority
DE
Germany
Prior art keywords
tested
circuit unit
activation
word line
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10136700A
Other languages
English (en)
Other versions
DE10136700B4 (de
Inventor
Manfred Proell
Koen Van Der Zanden
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10136700A priority Critical patent/DE10136700B4/de
Priority to US10/206,785 priority patent/US7039838B2/en
Publication of DE10136700A1 publication Critical patent/DE10136700A1/de
Application granted granted Critical
Publication of DE10136700B4 publication Critical patent/DE10136700B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

Die Erfindung schafft ein Verfahren zum Testen einer zu testenden Schaltungseinheit (101), bei dem eine Testzeit reduziert ist, wobei mindestens eine Wortleitung (102a-102N) der zu testenden Schaltungseinheit (101) durch Anlegen mindestens eines Testsignals (103) an die Wortleitung (102a-102N) aktiviert wird, die mindestens eine Wortleitung (102a-102N) durch ein Entfernen des Testsignals (103) von der Wortleitung (102a-102N) deaktiviert wird, die Wortleitungen unter sämtlichen Wortleitungen (102a-102N), die keinen Aktivierungs-Deaktivierungs-Zyklus durchlaufen haben, ausgelesen werden, um einen Einfluss des Aktivierens und Deaktivierens zu bestimmen, und das Testergebnis ausgegeben wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Testen von zu testenden Schaltungseinheiten, und betrifft insbesondere ein Verfahren zum Testen von zu testenden Schaltungseinheiten, bei dem eine Testzeit reduziert ist.
  • Ein Testen von zu testenden Schaltungseinheiten, insbesondere zum Testen von zu testenden Speichereinheiten, wird beispielsweise mit einem BI-Gerät (BI = Burn In, Einbrenn-Gerät) ausgeführt, wobei ein sogenannter SPST-Test (SPST = Short Parallel Select Test) durchgeführt wird.
  • Um mit einem SPST-Test jede der N Wortleitungen einer zu testenden Schaltungseinheit bzw. einer zu testenden Speichereinheit nach einem Einschreiben eines Hintergrundes zu aktivieren und anschließend zu deaktivieren, wobei dieser Vorgang typischerweise 125000 mal durchgeführt wird, wird eine erhebliche Testzeit benötigt.
  • Während dieser Aktivierungs-Deaktivierungs-Zyklen wird eine möglichst große Wortleitungsspannungsänderung pro Zeiteinheit (du/dt) erforderlich, so dass ein Pumpeffekt über die auf einem Substrat angeordnete Schaltungseinheit erreicht wird, welcher die mit einem physikalischen Eins-Pegel geladenen Zellen in der Nähe einer aktivierten Wortleitung beeinträchtigt, bzw. entlädt. In umgekehrter Weise ist es möglich, dass die mit einem physikalischen Null-Pegel geladenen Zellen in der Nähe einer Wortleitung aufgeladen werden.
  • Eine typische zu testende Speichereinheit weist beispielsweise eine Größe von 4 × 64 MB = 256 MB auf, wenn diese in vier Schaltungs- bzw. Speicheruntereinheiten unterteilt ist. Für jede Schaltungsuntereinheit (64 MB) ist eine maximale Anzahl an Wortleitungen bereitgestellt, welche 8192 beträgt.
  • Bei einem herkömmlichen Verfahren zum Testen von zu testenden Schaltungseinheiten wird bei einem SPST-Test auf einem BI- Gerät mit einer Aktivierungszeit von 200 ns (Nanosekunden) und einer Deaktivierungszeit von ebenfalls 200 ns gearbeitet, wodurch sich eine Zeitdauer für einen Aktivierungs- Deaktivierungs-Zyklus von 400 ns ergibt. Mit der erwähnten Vorgabe zum Testen von zu testenden Schaltungseinheiten, eine Wortleitung 125000 mal zu aktivieren, berechnet sich die benötigte Testgesamtzeit nach folgender Gleichung:
    (200 ns (Aktivierungszeit)
    + 200 ns (Deaktivierungszeit))
    × 8192 (Wortleitungen/Speicheruntereinheit)
    × 4 (typische, oben angegebene Anzahl der Speicheruntereinheiten)
    × 125000 (Anzahl der Aktivierungs-Deaktivierungs- Zyklen)
    = 1638,4 Sekunden
  • Es ergibt sich somit in nachteiliger Weise eine Gesamttestzeit von fast einer halben Stunde, welche für ein effizientes Testen von zu testenden Schaltungseinheiten kostenaufwändig ist. Mit einer zunehmenden Speichergröße von zu testenden Schaltungseinheiten verlängert sich die Gesamttestzeit entsprechend.
  • Unzweckmäßig ist es weiterhin, eine Verkürzung der Testzeit mit anderen Testmodi (z. B. MWLS = Multi-Wordline Select Test) durchzuführen, da aufgrund einer reduzierten Wortleitungsspannungsänderung pro Zeiteinheit (du/dt) eine Reduzierung der Testeffektivität auftritt.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Testen von zu testenden Schaltungseinheiten bereitzustellen, bei dem eine Testzeit reduziert ist.
  • Diese Aufgabe wird erfindungsgemäß durch das im Patentanspruch 1 angegebene Verfahren sowie durch eine Testvorrichtung mit den Merkmalen des Anspruchs 9 gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, einen in der zu testenden Schaltungseinheit bereitgestellten internen Oszillator einzusetzen, um reduzierte Zeitdauern für Aktivierungs-Deaktivierungs-Zyklen bereitzustellen.
  • Das erfindungsgemäße Verfahren zum Testen einer zu testenden Schaltungseinheit, bei dem eine Testzeit reduziert ist, weist im Wesentlichen die folgenden Schritte auf:
    • a) Einbringen der zu testenden Schaltungseinheit in eine Testvorrichtung;
    • b) Aktivieren mindestens einer Wortleitung der zu testenden Schaltungseinheit durch Anlegen mindestens eines Testsignals an die Wortleitung;
    • c) Deaktivieren der Wortleitung durch Entfernen des Testsignals von der Wortleitung;
    • d) Auslesen der Wortleitungen unter sämtlichen Wortleitungen, die nicht aktiviert und nicht deaktiviert wurden, um einen Einfluss des Aktivierens und Deaktivierens zu bestimmen; und
    • e) Ausgeben eines Testergebnisses.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung wird das Testsignal, mit welchem die mindestens eine Wortleitung aktiviert wird, aus einem internen Oszillator der zu testenden Schaltungseinheit abgeleitet.
  • Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird ein Aktivierungs-Deaktivierungs-Zyklus der mindestens einen Wortleitung von dem internen Oszillator der zu testenden Schaltungseinheit gesteuert, so dass in vorteilhafter Weise eine Ankopplung des Aktivierungs-Deaktivierungs- Zyklus an Taktzeiten der zu testenden Schaltungseinheit erreicht wird.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung entspricht der von dem internen Oszillator der zu testenden Schaltungseinheit gesteuerte Aktivierungs-Deaktivierungs-Zyklus der mindestens einen Wortleitung einer Zeitgebung durch einen internen Wiederauffrischungszyklus.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wirkt der von dem internen Oszillator der zu testenden Schaltungseinheit gesteuerte Aktivierungs- Deaktivierungs-Zyklus auf der mindestens einen Wortleitung auf sämtliche Schaltungsuntereinheiten der zu testenden Schaltungseinheit simultan.
  • In vorteilhafter Weise wirkt neben dem von dem internen Oszillator gesteuerten Aktivierungs-Deaktivierungs-Zyklus auch der Wiederauffrischungszyklus auf sämtliche Schaltungsuntereinheiten der zu testenden Schaltungseinheit.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird der von dem internen Oszillator der zu testenden Schaltungseinheit gesteuerte Aktivierungs- Deaktivierungs-Zyklus auf der mindestens einen Wortleitung mit einer Frequenz durchgeführt, welche einer Frequenz des Wiederauffrischungszyklus der zu testenden Schaltungseinheit entspricht. Insbesondere ergibt sich der Vorteil, dass ein Toggeln (d. h. ein wechselweises Ein- und Ausschalten) der mindestens einen Wortleitung einem Aktivierungs- Deaktivierungs-Zyklus entspricht, wobei eine Frequenz eines Wiederauffrischungszyklus 1/70 ns (ns = Nanosekunden) beträgt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird der von dem internen Oszillator der zu testenden Schaltungseinheit gesteuerte Aktivierungs- Deaktivierungs-Zyklus innerhalb von 70 Nanosekunden (ns) ausgeführt.
  • Die erfindungsgemäße Testvorrichtung zum Testen einer zu testenden Schaltungseinheit weist weiterhin auf:
    • a) einen internen Oszillator in der zu testenden Schaltungseinheit, welcher zur Ausgabe eines Taktsignals dient, mit dem ein Aktivierungs-Deaktivierungs-Zyklus ausgeführt wird;
    • b) eine Testsignalerzeugungseinrichtung zur Erzeugung eines vorgebbaren Testsignals, welches der zu testenden Schaltungseinheit bzw. den einzelnen Schaltungsuntereinheiten der zu testenden Schaltungseinheit zugeführt wird;
    • c) einen Ringzähler zur Ansteuerung mindestens einer Wortleitung der zu testenden Schaltungseinheit mit dem Testsignal, wobei der Ringzähler die Wortleitungen von einer Wortleitung a über Wortleitungen i bis hin zu einer Wortleitung N durchzählt (i = Laufindex); und
    • d) eine Taktsignalaufbereitungseinheit zum Anlegen des Taktsignals an den Ringzähler nach Durchlaufen einer ersten Pulserzeugungseinheit bzw. einer zweiten Pulserzeugungseinheit entsprechend einer Schaltposition der Schalteinrichtung.
    Zeichnungen
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • In den Zeichnungen zeigen:
  • Fig. 1 ein Blockbild einer Testvorrichtung zum Testen einer zu testenden Schaltungseinheit gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 2 ein Ablaufdiagramm eines Verfahrens zum Testen einer zu testenden Schaltungseinheit, bei dem eine Testzeit reduziert ist; und
  • Fig. 3 ein Blockdiagramm einer Schaltungsanordnung zum Testen einer aus zu testenden Schaltungsuntereinheiten bestehenden zu testenden Schaltungseinheit mittels eines Testsignals gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
    • Ausführungsbeispiele
  • Fig. 1 zeigt schematisch eine Testvorrichtung 100, in welche eine zu testende Schaltungseinheit 101 eingebracht ist. Es sei darauf hingewiesen, dass in diesem veranschaulichten Ausführungsbeispiel der vorliegenden Erfindung nur die wesentlichen Komponenten dargestellt sind. Insbesondere sei bemerkt, dass die zu testende Schaltungseinheit 101 in diesem Beispiel in vier Schaltungsuntereinheiten 105a, 105b, 105c und 105d unterteilt ist.
  • Beispielsweise können diese Schaltungsuntereinheiten 105a-105d vier 64 MB-Speicheruntereinheiten sein, ohne dass die Erfindung darauf beschränkt ist.
  • Es ist bekannt, dass die zu testenden Speichereinheiten bzw. die zu testenden Schaltungsuntereinheiten mit Wortleitungen 102a-102N verbunden sind, wobei typischerweise pro Speicheruntereinheit (64 MB) 8192 Wortleitungen bereitgestellt werden, wodurch sich, wie oben erwähnt, eine Gesamtzahl von 32768 Wortleitungen für eine Beaufschlagung sämtlicher Schaltungsuntereinheiten 105a-105d mit Signalen ergibt. Erfindungsgemäß wird ein interner Oszillator 104, welcher intern innerhalb der zu testenden Schaltungseinheit 101 angeordnet ist, verwendet, um ein Taktsignal 106 bereitzustellen.
  • Das Taktsignal 106 wird einer Taktsignalaufbereitungseinheit 115 zugeführt, welche unter anderem eine erste Pulserzeugungseinheit 110, eine zweite Pulserzeugungseinheit 111, eine Schalteinrichtung 107 und eine Gattereinheit 114 umfasst, wobei die Betriebsweise der Taktsignalaufbereitungseinheit 115 untenstehend unter Bezugnahme auf Fig. 3 im Detail erklärt werden wird. Wie in Fig. 1 schematisch gezeigt, wird ein Ausgangssignal der Taktsignalaufbereitungseinheit 115 einem Ringzähler 108 zugeführt, welcher dafür sorgt, dass jeweils nur eine spezifische Wortleitung 102a-102N angesprochen wird.
  • Die angesprochene Wortleitung wird mit einem aus einer Testsignalerzeugungseinrichtung 109 abgeleiteten Testsignal 103 beaufschlagt, welches beispielsweise, wie oben erwähnt, als ein Aktivierungs-Deaktivierungs-Zyklussignal bereitgestellt ist.
  • Ein Ablaufdiagramm eines Verfahrens zum Testen einer zu testenden Schaltungseinheit 101, bei dem eine Testzeit reduziert ist, ist in Fig. 2 schematisch veranschaulicht.
  • Die Verarbeitung beginnt bei einem Schritt S201, wobei eine erste Wortleitung 102a ausgewählt wird. Ein über den internen Oszillator 104 jede 70 ns (Nanosekunden) erzeugter Aktivierungs-Deaktivierungs-Puls wird auf der Wortleitung sämtlicher Schaltungsuntereinheiten 105a-105d so lange wiederholt, bis eine Anzahl von vorgebbaren Aktivierungs-Deaktivierungs- Zyklen abgelaufen ist.
  • Nach dem Wortleitungsauswahlschritt S201 und dem Aktivierungs-Deaktivierungsschritt S202, in welchem Aktivierungs- Deaktivierungs-Zyklen einer vorgebbaren Anzahl durchgeführt werden, schreitet die Verarbeitung zu einem ersten Abfrageschritt S203 fort.
  • In dem Schritt S203 wird abgefragt, ob die vorgebbare Anzahl von Aktivierungs-Deaktivierungs-Zyklen abgearbeitet ist. Ist die vorgebbare Anzahl von Aktivierungs-Deaktivierungs-Zyklen nicht abgearbeitet, kehrt die Verarbeitung zu dem Schritt S202 für einen erneuten Aktivierungs-Deaktivierungs-Zyklus zurück.
  • Wird in dem Schritt S203 festgestellt, dass die vorgebbare Anzahl von Aktivierungs-Deaktivierungs-Zyklen abgearbeitet ist, schreitet die Verarbeitung zu einem Wortleitungshochzählschritt S204 fort, in welchem eine nächste Wortleitung durch den Ringzähler 108 angesprochen wird. Nach dem Wortleitungshochzählschritt S204 schreitet die Verarbeitung zu einem zweiten Abfrageschritt S205 fort, in welchem abgefragt wird, ob eine vorgebbare, maximale Anzahl von Wortleitungen einen Aktivierungs-Deaktivierungs-Zyklus durchlaufen hat.
  • Wird in dem zweiten Abfrageschritt S205 bestimmt, dass die vorgebbare, maximale Anzahl von Wortleitungen noch nicht erreicht wurde, so schreitet die Verarbeitung zu einem dritten Abfrageschritt S207 fort, in welchem abgefragt wird, ob eine in einem Unterregister 112b eingestellte Anzahl von vollständig einen Aktivierungs-Deaktivierungs-Zyklus durchlaufenen Wortleitungen seit einem Wiederauffrischungszyklus erreicht wurde, oder ob bereits die letzte Wortleitung aktiviert/deaktiviert wurde.
  • Wird in dem dritten Abfrageschritt S207 festgestellt, dass die eingestellte Anzahl von Wortleitungen erreicht wurde, findet ein Wiederauffrischungszyklus (bei 256 MB, 8192 Aktivierungs-Deaktivierungs-Zyklen) mit einer identischen internen Zeitgebung wie für die Aktivierungs-Deaktivierungs-Zyklen statt.
  • Nach einem in einem Wiederauffrischungszyklus-Zählschritt S208 ausgeführten Wiederauffrischungszyklus steht der Ringzähler 108 durch einen Überlauf wieder auf der Adresse der als nächstes zu aktivierenden/deaktivierenden Wortleitung, die bereits vor einem Wiederauffrischungszyklus gewählt war.
  • Wird in dem dritten Abfrageschritt S207 festgestellt, dass die in dem Unterregister 112 eingestellte Anzahl von vollständig aktivierten/deaktivierten Wortleitungen noch nicht erreicht ist, kehrt die Verarbeitung zu dem Aktivierungs- Deaktivierungsschritt S202 zurück.
  • Wird in dem zweiten Abfrageschritt S205 festgestellt, dass die vorgebbare, maximale Anzahl an Wortleitungen erreicht wurde, so schreitet die Verarbeitung zu einem Testendeanzeigeschritt S206 fort, wobei ein Datenleitungsausgang auf einen logischen Eins-Pegel gesetzt wird, um der Testvorrichtung 100 anzuzeigen, dass eine Steuerungs-Auslesesequenz gestartet werden kann, wobei bei dem Wortleitungsauswahlschritt S201 der Datenleitungsausgang 200 auf einen logischen Null-Pegel gesetzt war.
  • Das in Fig. 3 gezeigte Blockbild veranschaulicht eine Anordnung einer Testvorrichtung zum Testen einer zu testenden Schaltungseinheit 101, welche in zu testende Schaltungsuntereinheiten 105a-105M unterteilt ist.
  • Allgemein werden die zu testenden Schaltungsuntereinheiten 105a-105M mit dem Testsignal 103 beaufschlagt, wobei spezifische, durch den Zählerstand des Ringzählers 108 vorgebbare Wortleitungen mit dem in der Testsignalerzeugungseinrichtung 109 erzeugten Testsignal 103 beaufschlagt werden. Eine Synchronisation eines Testvorgangs wird durch den internen Oszillator 104 vorgenommen. Das Ausgangssignal des Oszillators 104 wird als ein Taktsignal 106 einem Eingangskontakt (a) der Schalteinrichtung 107 und der Testsignalerzeugungseinrichtung 109 zugeführt. Die Schalteinrichtung 107 schaltet das Taktsignal 106 gemäß einer Vorgabe einer ersten Pulserzeugungseinheit 110 und einer zweiten Pulserzeugungseinheit 111 zu einer Gattereinheit 114 weiter, welche als ein ODER-Gatter ausgebildet ist.
  • Ein Testablauf wird durch in einer Registereinheit 112 gespeicherte Werte gesteuert, wobei die Registereinheit 112 aus beispielsweise zwei Unterregistern 112a, 112b ausgebildet ist. Der in dem Unterregister 112a gespeicherte Wert dient dazu, einen in einer Schalterstellung (a-c) zu der zweiten Pulserzeugungseinheit 111 durchgeleiteten Takt zu verarbeiten, wobei ein Ausgangspuls von der zweiten Pulserzeugungseinheit 111 nach einer Anzahl von Eingangstakten ausgegeben wird, die einem Wert in dem Unterregister 112a entsprechen.
  • Der Wert in dem Unterregister 112b steuert eine dritte Pulserzeugungseinheit, die einen Puls ausgibt, wenn folgende Beziehung erfüllt ist:
    Wortleitungs-Modulo (Wert im Register 112b) = 0
  • Eine Schaltung der Schalteinrichtung 107 für eine Kontaktierung der Anschlüsse (a-b) wird herbeigeführt, wenn durch die erste Pulserzeugungseinheit ein Puls nach 8192 Takten bereitgestellt wird.
  • In einer Schalterstellung der Schalteinrichtung 107(a-b) wird erreicht, dass jeder einzelne Puls des Taktsignals 106 zu der Gattereinheit 114 und damit zu dem Ringzähler 108 weitergegeben wird, welcher nacheinander Wortleitungen 102 a--102N anspricht.
  • Durch die durch den internen Oszillator 104 vorgebbare Aktivierungs-Deaktivierungs-Zykluszeit von 70 ns wird erreicht, dass eine Ablaufzeit für einen Test reduziert ist, d. h. eine Gesamtzeit berechnet sich zu:
    70 ns
    × 125000 (Anzahl der Aktivierungs-Deaktivierungs- Zyklen, verglichen mit obigem Beispiel)
    × 8192 (Wortleitungen pro zu testender Schaltungsuntereinheit 105a-105M, wobei angenommen wird, dass sämtliche Schaltungsuntereinheiten simultan getestet werden)
    = 71,68 Sekunden
  • Gegenüber einem oben beschriebenen, herkömmlichen Verfahren zum Testen einer zu testenden Schaltungseinheit ergibt sich eine erhebliche Verkürzung einer Testzeit von 71 Sekunden gegenüber 1638 Sekunden, was nur mehr einem Anteil von 4,3% einer ursprünglichen Aktivierungs-Deaktivierungs-Zykluszeit entspricht.
  • Hierdurch ergibt sich ein erheblicher wirtschaftlicher Vorteil des erfindungsgemäßen Verfahrens zum Testen einer zu testenden Schaltungseinheit gegenüber Verfahren nach dem Stand der Technik.
  • Ein von dem internen Oszillator 104 der zu testenden Schaltungseinheit 101 gesteuerter Aktivierungs-Deaktivierungs- Zyklus der mindestens einen Wortleitung 102a-102N entspricht einer Zeitgebung durch einen internen Wiederauffrischungszyklus. Weiterhin wirkt der von dem internen Oszillator 104 der zu testenden Schaltungseinheit 101 gesteuerte Aktivierungs- Deaktivierungs-Zyklus auf der mindestens einen Wortleitung 102a-102 N auf sämtliche Schaltungsuntereinheiten 105a-105M der zu testenden Schaltungseinheit simultan, wodurch sich der oben beschriebene Vorteil in einer Verkürzung eines Testablaufs ergibt.
  • Der von dem internen Oszillator 104 der zu testenden Schaltungseinheit 101 gesteuerte Aktivierungs-Deaktivierungs- Zyklus auf der mindestens einen Wortleitung 102a-102 N wird weiterhin mit einer Frequenz durchgeführt, welcher einer Frequenz des Wiederauffrischungszyklus der zu testenden Schaltungseinheit entspricht.
  • Die zu testende Schaltungseinheit, die allgemein aus einer vorgebbaren Anzahl von Schaltungsuntereinheiten 105a-105M gebildet ist, kann als eine Speichereinheit bzw. eine DRAM- Einheit (DRAM = dynamic random access memory, dynamischer Schreib-Lese-Speicher) ausgebildet sein.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
    • Bezugszeichenliste
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
    100 Testvorrichtung
    101 Zu testende Schaltungseinheit
    102a-102N Wortleitungen
    103 Testsignal
    104 Interner Oszillator
    105a-105M Schaltungsuntereinheiten
    106 Taktsignal
    107 Schalteinrichtung
    108 Ringzähler
    109 Testsignalerzeugungseinrichtung
    110 Erste Pulserzeugungseinheit
    111 Zweite Pulserzeugungseinheit
    112 Registereinheit
    112a, 112b Unterregister
    113 Dritte Pulserzeugungseinheit
    114 Gattereinheit
    115 Taktsignalaufbereitungseinheit
    200 Datenleitungsausgang
    S201 Wortleitungsauswahlschritt
    S202 Aktivierungs-Deaktivierungsschritt
    S203 Erster Abfrageschritt
    S204 Wortleitungshochzählschritt
    S205 Zweiter Abfrageschritt
    S206 Testendeanzeigeschritt
    S207 Dritter Abfrageschritt
    S208 Wiederauffrischungszyklus-Zählschritt

Claims (11)

1. Verfahren zum Testen einer zu testenden Schaltungseinheit (101), bei dem eine Testzeit reduziert ist, mit den Schritten:
a) Einbringen der zu testenden Schaltungseinheit (101) in eine Testvorrichtung (100);
b) Aktivieren mindestens einer Wortleitung (102a-102N) der zu testenden Schaltungseinheit (101) durch Anlegen mindestens eines Testsignals (103) an die Wortleitung (102a-102N);
c) Deaktivieren der mindestens einen Wortleitung (102a-102N) durch Entfernen des Testsignals (103) von der Wortleitung (102a-102N);
d) Auslesen der Wortleitungen unter sämtlichen Wortleitungen (102a-102N), die nicht aktiviert und nicht deaktiviert wurden, um einen Einfluss des Aktivierens und Deaktivierens zu bestimmen; und
e) Ausgeben eines Testergebnisses.
2. Verfahren zum Testen einer zu testenden Schaltungseinheit (101) nach Anspruch 1, dadurch gekennzeichnet, dass das Testsignal (103), mit welchem die mindestens eine Wortleitung (102a-102N) aktiviert wird, aus einem internen Oszillator (104) der zu testenden Schaltungseinheit abgeleitet wird.
3. Verfahren zum nach einem oder beiden der Ansprüche 1 und 2, dadurch gekennzeichnet, dass ein Aktivierungs-Deaktivierungs-Zyklus der mindestens einen Wortleitung (102a-102N) von dem internen Oszillator (104) der zu testenden Schaltungseinheit (101) gesteuert wird.
4. Verfahren zum Testen einer zu testenden Schaltungseinheit (101) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass der von dem internen Oszillator (104) der zu testenden Schaltungseinheit (101) gesteuerte Aktivierungs- Deaktivierungs-Zyklus der mindestens einen Wortleitung (102 a--102N) einer Zeitgebung durch einen internen Wiederauffrischungszyklus entspricht.
5. Verfahren zum Testen einer zu testenden Schaltungseinheit (101) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass der von dem internen Oszillator (104) der zu testenden Schaltungseinheit (101) gesteuerte Aktivierungs- Deaktivierungs-Zyklus auf der mindestens einen Wortleitung (102a-102N) auf sämtliche Schaltungsuntereinheiten (105 a--105M) der zu testenden Schaltungseinheit (101) simultan wirkt.
6. Verfahren zum Testen einer zu testenden Schaltungseinheit (101) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass der von dem internen Oszillator (104) der zu testenden Schaltungseinheit (101) gesteuerte Aktivierungs- Deaktivierungs-Zyklus auf der mindestens einen Wortleitung (102a-102N) mit einer Frequenz durchgeführt wird, welche einer Frequenz des Wiederauffrischungszyklus der zu testenden Schaltungseinheit (101) entspricht.
7. Verfahren zum Testen einer zu testenden Schaltungseinheit (101) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass der von dem internen Oszillator (104) der zu testenden Schaltungseinheit (101) gesteuerte Aktivierungs- Deaktivierungs-Zyklus innerhalb von 70 Nanosekunden (ns) ausgeführt wird.
8. Verfahren zum Testen einer zu testenden Schaltungseinheit (101) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass an die zu testende Schaltungseinheit (101) nach einer vorgebbaren Zeitdauer ein Wiederauffrischungszyklus angelegt wird.
9. Testvorrichtung zum Testen einer zu testenden Schaltungseinheit (101), mit:
a) einem internen Oszillator (104) der zu testenden Schaltungseinheit (101) zur Ausgabe eines Taktsignals (106);
b) einer Testsignalerzeugungseinrichtung (109) zur Erzeugung eines vorgebbaren Testsignals (103);
c) einem Ringzähler (108) zur Ansteuerung mindestens einer Wortleitung (102a-102N) der zu testenden Schaltungseinheit (101) mit dem Testsignal (103); und
d) einer Taktsignalaufbereitungseinheit (115) zum Anlegen des Taktsignals (106) an den Ringzähler (108).
10. Testvorrichtung zum Testen einer zu testenden Schaltungseinheit (101) nach Anspruch 9, dadurch gekennzeichnet, dass die zu testende Schaltungseinheit (101) als eine Speichereinheit ausgebildet ist.
11. Testvorrichtung zum Testen einer zu testenden Schaltungseinheit (101) nach einem oder beiden der Ansprüche 9 und 10, dadurch gekennzeichnet, dass die zu testende Schaltungseinheit (101) als eine DRAM- Einheit ausgebildet ist.
DE10136700A 2001-07-27 2001-07-27 Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung Expired - Fee Related DE10136700B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10136700A DE10136700B4 (de) 2001-07-27 2001-07-27 Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung
US10/206,785 US7039838B2 (en) 2001-07-27 2002-07-26 Method for testing a circuit unit to be tested and test apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10136700A DE10136700B4 (de) 2001-07-27 2001-07-27 Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung

Publications (2)

Publication Number Publication Date
DE10136700A1 true DE10136700A1 (de) 2003-02-13
DE10136700B4 DE10136700B4 (de) 2008-03-27

Family

ID=7693344

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10136700A Expired - Fee Related DE10136700B4 (de) 2001-07-27 2001-07-27 Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung

Country Status (2)

Country Link
US (1) US7039838B2 (de)
DE (1) DE10136700B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7409609B2 (en) * 2005-03-14 2008-08-05 Infineon Technologies Flash Gmbh & Co. Kg Integrated circuit with a control input that can be disabled
CN119920299A (zh) * 2025-01-03 2025-05-02 普冉半导体(上海)股份有限公司 一种闪存测试方法、装置、电子设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038181A (en) * 1998-08-18 2000-03-14 Internatioal Business Machines Corp. Efficient semiconductor burn-in circuit and method of operation
DE19740933C2 (de) * 1997-09-17 2000-05-18 Siemens Ag Dynamischer Speicher mit zwei Betriebsarten

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0206743A3 (de) * 1985-06-20 1990-04-25 Texas Instruments Incorporated Asynchroner FIFO-Puffer mit Null-Durchfallzeit und eindeutiger Leer/Voll-Angabe
US5499213A (en) * 1992-06-29 1996-03-12 Fujitsu Limited Semiconductor memory device having self-refresh function
KR0171930B1 (ko) * 1993-12-15 1999-03-30 모리시다 요이치 반도체 메모리, 동화기억 메모리, 동화기억장치, 동화표시장치, 정지화기억 메모리 및 전자노트
JPH1166841A (ja) * 1997-08-22 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
US6067261A (en) * 1998-08-03 2000-05-23 International Business Machines Corporation Timing of wordline activation for DC burn-in of a DRAM with the self-refresh
JP2001076500A (ja) * 1999-06-28 2001-03-23 Mitsubishi Electric Corp 半導体記憶装置
JP4712183B2 (ja) * 2000-11-30 2011-06-29 富士通セミコンダクター株式会社 同期型半導体装置、及び試験システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19740933C2 (de) * 1997-09-17 2000-05-18 Siemens Ag Dynamischer Speicher mit zwei Betriebsarten
US6038181A (en) * 1998-08-18 2000-03-14 Internatioal Business Machines Corp. Efficient semiconductor burn-in circuit and method of operation

Also Published As

Publication number Publication date
US7039838B2 (en) 2006-05-02
DE10136700B4 (de) 2008-03-27
US20030056162A1 (en) 2003-03-20

Similar Documents

Publication Publication Date Title
DE3587223T2 (de) Unabhängige Matrixtaktierung.
DE3882266T2 (de) Abfrageprüfgerät für digitale Systeme mit dynamischem Direktzugriffspeicher.
DE69029122T2 (de) Prüfmustergenerator
EP0903587B1 (de) Verfahren zum Testen einer elektronischen Schaltung
DE10120080B4 (de) Ereignisgestütztes Prüfsystem mit einer Einrichtung zur Erzeugung von Prüfabschluß-Mehrfachsignalen
DE3702408C2 (de)
DE10315248A1 (de) Eingebaute Selbsttestschaltung
DE69700327T2 (de) Optimierte Speicherorganisation in einer Mehrkanalcomputerarchitektur
DE3879007T2 (de) Steuerkreis fuer verarbeitungsimpulse.
DE3900248A1 (de) Steuersystem fuer einen automatischen schaltungstester
DE69128061T2 (de) Halbleiterspeicheranordnung
DE69421753T2 (de) Halbleiter Speicheranordnung mit einem Prüfmodus zur Ausführung einer automatischen Auffrischungsfunktion
DE69128978T2 (de) Dynamische Speicheranordnung und ihre Prüfungsverfahren
EP1163680B1 (de) Vorrichtung und verfahren für den eingebauten selbsttest einer elektronischen schaltung
DE10135966B4 (de) Verfahren und Vorrichtung zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung
DE10296828T5 (de) Halbleiterspeichertestgerät und Adressgenerator zur Defektanalyse
DE102004031451A1 (de) Halbleiterspeichervorrichtung zur Lieferung einer stabilen Hochspannung während eines Auto-Refresh-Vorgangs und Verfahren dazu
DE69522663T2 (de) Bypass-regelung für abtastprüfung mit selbsttätiger rückstellung
DE10136700A1 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung
DE69832007T2 (de) Steuerschaltung für Computerspeicher
DE10323237B4 (de) Verfahren und Vorrichtung zur Optimierung der Funktionsweise von DRAM-Speicherelementen
DE19501227B4 (de) DRAM-Auffrisch-Steuerungsschaltung
DE102004010783A1 (de) Verfahren und Schaltungsanordnung zum Testen elektrischer Bausteine
DE10149192B4 (de) Vorrichtung zum Erzeugen von Speicher-internen Befehlssignalen aus einem Speicheroperationsbefehl
DE10310140A1 (de) Testvorrichtung zum Test von integrierten Bausteinen sowie Verfahren zum Betrieb einer Testvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee