DE10117360A1

DE10117360A1 - Half bridge circuit has series circuit of two MOS transistors, each with body zone between source and drain zones that is floating or that is connected via Ohmic resistance to source zone

Info

Publication number: DE10117360A1
Application number: DE10117360A
Authority: DE
Inventors: Jenoe Tihanyi
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-04-06
Filing date: 2001-04-06
Publication date: 2002-10-17
Anticipated expiration: 2021-04-07
Also published as: DE10117360B4

Abstract

The half bridge circuit has a series circuit of two MOS transistors (T1,T2, each with a source zone, a drain zone, a body zone between the source zone and the drain zone and a control electrode. The body zone is floating or is connected via an Ohmic resistance to the source zone. The first and second transistors are mutually complementary. AN Independent claim is also included for the following: a circuit with two half bridge circuits.

Description

Die vorliegende Erfindung betrifft eine Halbbrückenschaltung mit einer Reihenschaltung eines ersten und zweiten MOS- Transistors zur Ansteuerung einer Last, die an einen dem ers ten und zweiten Transistor gemeinsamen Knoten anschließbar ist.The present invention relates to a half-bridge circuit with a series connection of a first and second MOS Transistor for driving a load that is connected to the first th and second transistor common node connectable is.

Derartige Halbbrückenschaltungen sind allgemein bekannt, und finden insbesondere zur Ansteuerung von Motoren Anwendung, wozu zwei derartige Halbbrücken zu einer Brückenschaltung verschaltet sind, wobei der Motor dabei zwischen die An schlüsse der beiden Halbbrücken geschaltet ist.Such half-bridge circuits are generally known, and are used in particular to control motors, why two such half bridges to a bridge circuit are connected, with the motor between the An of the two half bridges is switched.

Herkömmliche MOS-Transistoren weisen eine Freilaufdiode auf, die bei n-Kanal-Transistoren in Flussrichtung zwischen dem Source- und dem Drain-Anschluss und bei p-Kanal-Transistoren in Flussrichtung zwischen dem Drain-Anschluss und dem Source- Anschluss liegt. Diese Freilaufdiode ist durch den pn- Übergang zwischen der Drain-Zone und der Body-Zone gebildet und resultiert aus dem Kurzschließen der Source-Zone und der Body-Zone des Transistors, wie dies beispielsweise in Stengl/Tihanyi: "Leistungs-MOSFET-Praxis", Pflaum Verlag, München, 1992, Seite 35 beschrieben ist.Conventional MOS transistors have a free-wheeling diode, which with n-channel transistors in the direction of flow between the Source and drain connections and for p-channel transistors in the flow direction between the drain connection and the source Connection is. This freewheeling diode is Transition formed between the drain zone and the body zone and results from short-circuiting the source zone and the Body zone of the transistor, as for example in Stengl / Tihanyi: "Power MOSFET Practice", Pflaum Verlag, Munich, 1992, page 35.

Diese Freilaufdiode trägt insbesondere bei der Ansteuerung induktiver Lasten zu Schaltverlusten bei. Wird der jeweilige Transistor in "Vorwärtsrichtung" betrieben, das heißt wird eine positive Spannung zwischen Drain und Source bei einem n leitenden MOS-Transistor angelegt und eine negative Spannung zwischen Drain und Source bei p-leitenden Transistoren ange legt, so sperrt die Freilaufdiode. Wird der jeweilige Tran sistor in Rückwärtsrichtung betrieben, das heißt mit einer negativen Drain-Source-Spannung im Falle eines n-leitenden Transistors und mit einer positiven Drain-Source-Spannung im Falle eine p-leitenden Transistors, so leitet die Freilaufdi ode. Bei leitend angesteuerter Freilaufdiode werden Ladungs träger in dem die Diode bildenden pn-Übergang gespeichert, die dafür sorgen, dass die Freilaufdiode auch dann noch lei tet bis die Ladungsträger abgebaut sind, wenn keine "Rück wärtsspannung" mehr anliegt. Dies führt zu Schaltverlusten.This freewheeling diode is particularly useful for control purposes inductive loads to switching losses. Will the respective Transistor operated in "forward direction", that is a positive voltage between drain and source at an n conductive MOS transistor applied and a negative voltage between drain and source in p-type transistors the freewheeling diode blocks. If the respective Tran sistor operated in the reverse direction, that is, with a negative drain-source voltage in the case of an n-type Transistor and with a positive drain-source voltage in the If a p-type transistor, then the freewheeling di ode. When the freewheeling diode is activated, the charge carrier stored in the pn junction forming the diode, which ensure that the freewheeling diode still operates until the load carriers are dismantled, if no "return voltage "is present. This leads to switching losses.

Bei der Ansteuerung induktiver Lasten mittels einer Halbbrü ckenschaltung, dient der eine der beiden Transistoren zum An legen der Last an ein Versorgungspotential während der andere der beiden Transistoren nach dem Sperren des einen Transis tors als Freilaufelement wirkt. Dieser "Freilauf-Transistor" wird leitend angesteuert, um den in der Spule induzierten Strom nach dem Sperren des anderen Transistors zu übernehmen und dadurch eine Zerstörung der Transistoren durch die in der induktiven Last induzierte Spannung zu verhindern. Wird der Freilauftransistor in Flussrichtung der Freilaufdiode von ei nem Strom durchflossen, so wird in dem pn-Übergang dieser Di ode eine Ladung gespeichert, die die Diode auch nach dem Sperren des Transistors als eigentlichem Freilaufelement noch leitend hält und einen Stromfluss ermöglicht, was zu Schalt verlusten führt.When controlling inductive loads using a half brow corner circuit, one of the two transistors is used for switching on put the load on one supply potential while the other of the two transistors after blocking the one transis tors acts as a freewheel element. This "freewheeling transistor" is controlled to conduct the induced in the coil Take over current after blocking the other transistor and thereby a destruction of the transistors by the in the to prevent inductive load induced voltage. Will the Free-wheeling transistor in the direction of flow of the free-wheeling diode from ei flowed through a current, this Di ode a charge is stored, which the diode also after the Lock the transistor as an actual freewheel element keeps conductive and allows current to flow, leading to switching leads to losses.

Ziel der vorliegenden Erfindung ist es daher, eine Halbbrü ckenschaltung zur Verfügung zu stellen, bei welcher Schalt verluste während des Betriebs, insbesondere bei der Ansteue rung induktiver Lasten reduziert sind.The aim of the present invention is therefore to provide a half broth to provide the circuit at which switching losses during operation, especially in the control inductive loads are reduced.

Dieses Ziel wird durch eine Halbbrückenschaltung gemäß den Merkmalen des Anspruchs 1 gelöst.This goal is achieved by a half-bridge circuit according to the Features of claim 1 solved.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.Advantageous embodiments of the invention are the subject of subclaims.

Die erfindungsgemäße Halbbrückenschaltung weist eine Reihen schaltung eines ersten und zweiten MOS-Transistors auf, wobei die MOS-Transistoren jeweils eine Source-Zone, eine Drain- Zone, eine zwischen der Source- und der Drain-Zone ausgebil dete Body-Zone und eine Steuerelektrode aufweisen. Erfin dungsgemäß sind die Body-Zonen der beiden Transistoren floa tend angeordnet, das heißt nicht an ein definiertes Potential angeschlossen. Die Body-Zonen sind insbesondere nicht mit den jeweiligen Source-Zonen kurzgeschlossen.The half-bridge circuit according to the invention has a series circuit of a first and second MOS transistor, wherein the MOS transistors each have a source zone, a drain Zone, one between the source and the drain zone Detected body zone and a control electrode. OF INVENTION According to the body zones of the two transistors are floa tend arranged, that is not to a defined potential connected. The body zones are not in particular with the respective source zones short-circuited.

Durch die floatende Anordnung der Body-Zonen sind bei den zu der Halbbrücke verschalteten MOS-Transistoren keine Freilauf dioden vorhanden. Als Freilaufelement dient ausschließlich einer der beiden Transistoren, dessen Schaltverhalten durch eine an die Gate-Anschlüsse der Transistoren angeschlossene Ansteuerschaltung bestimmt ist.The floating arrangement of the body zones means that the the half-bridge connected MOS transistors no freewheeling diodes available. Only serves as a freewheel element one of the two transistors, the switching behavior of which one connected to the gates of the transistors Control circuit is determined.

Bei einer Ausführungsform der Erfindung ist vorgesehen, dass der erste und zweite Transistor komplementär zueinander sind, das heißt, dass einer der beiden Transistoren als p-Kanal- Transistor und der andere der beiden Transistoren als n- Kanal-Transistor ausgebildet sind. Diese beiden Transistoren bilden einen CMOS-Inverter, der als Halbbrücke zum Schalten einer Last dient, die an einen dem ersten und zweiten Tran sistor gemeinsamen Knoten angeschlossen ist. Die Verwendung komplementärer Transistoren bietet den Vorteil, dass die bei den Transistoren durch ein gemeinsames Ansteuersignal ange steuert werden können, das so dimensioniert werden kann, dass nur jeweils einer der beiden Transistoren leitet. Bei Tran sistoren vom selben Leitungstyp sind getrennte Ansteuersigna le zur Ansteuerung der Transistoren erforderlich.In one embodiment of the invention it is provided that the first and second transistors are complementary to each other, that is, one of the two transistors as a p-channel Transistor and the other of the two transistors as n- Channel transistor are formed. These two transistors form a CMOS inverter that acts as a half bridge for switching serves a load on one of the first and second tran sistor common node is connected. The usage complementary transistors has the advantage that the the transistors by a common drive signal can be controlled, which can be dimensioned so that only one of the two transistors conducts. At Tran Sistors of the same line type are separate control signals le required to control the transistors.

Zur Steigerung der Spannungsfestigkeit insbesondere des n leitenden MOS-Transistors ist gemäß einem Ausführungsbeispiel der Erfindung in der Body-Zone dieses MOS-Transistors eine die Rekombination von n- und p-Ladungsträgern fördernde Re kombinationszone ausgebildet. Diese Rekombinationszone be steht insbesondere aus einem Metall, beispielsweise Platin, oder einem Silizid und ist derart ausgebildet, dass sie eine möglichst große Oberfläche zur Rekombination der n- und p- Ladungsträger aufweist.To increase the dielectric strength, especially the n conductive MOS transistor is according to one embodiment of the invention in the body zone of this MOS transistor Re promoting the recombination of n and p charge carriers combination zone. This recombination zone be stands in particular from a metal, for example platinum, or a silicide and is designed such that it is a as large a surface as possible for the recombination of the n- and p- Has charge carriers.

In einem MOS-Transistor ist durch die Abfolge der Drain-Zone, der komplementär zu der Drain-Zone dotierten Body-Zone und der komplementär zu der Body-Zone, bzw. gleichartig wie die Drain-Zone, dotierten Source-Zone ein parasitärer Bipo lartransistor vorhanden. Die Basis dieses Bipolartransistors ist durch die Body-Zone, der Kollektor und Emitter sind durch die Drain- bzw. Source-Zone gebildet. Der parasitäre Bipo lartransistor ist ein npn-Bipolartransistor bei n-leitenden MOS-Transistoren und ein pnp-Bipolartransistor bei p- leitenden MOS-Transistoren. Dieser parasitäre Bipolartran sistor bestimmt die Spannungsfestigkeit des MOS-Transistors bei Anlegen einer Spannung zwischen dessen Drain- und Source- Anschluss. Bei Anlegen einer solchen Spannung gelangen bei einem n-leitenden MOS-Transistor Löcher, d. h. p-Ladungsträger in die Body-Zone, die aufgrund des dort anliegenden elektri schen Feldes neue Ladungsträger generieren, was schließlich zum Durchbruch führt. Die Rekombinationszone bewirkt, dass die in die Body-Zone injizierten Löcher an der Oberfläche der Rekombinationszone mit Elektronen rekombinieren. Ein Span nungsdurchbruch tritt dadurch erst bei höheren Spannungen als bei einem MOS-Transistor ohne Rekombinationszone auf. Mit an deren Worten: Die Rekombinationszone verringert die Stromver stärkung des parasitären Bipolartransistors, wodurch dessen Wirkung in bezug auf eine Verringerung der Durchbruchspannung des MOS-Transistors reduziert ist.In a MOS transistor, due to the sequence of the drain zone, the body zone complementary to the drain zone and which is complementary to the body zone, or similar to that Drain zone, doped source zone a parasitic bipo Lar transistor available. The base of this bipolar transistor is through the body zone, the collector and emitter are through the drain or source zone is formed. The parasitic bipo lartransistor is an npn bipolar transistor with n-type MOS transistors and a pnp bipolar transistor at p- conductive MOS transistors. This parasitic bipolar oil sistor determines the dielectric strength of the MOS transistor when a voltage is applied between its drain and source Connection. When applying such a voltage arrive at an n-type MOS transistor holes, i. H. p-type carrier into the body zone, which is due to the electri field generate new load carriers, which ultimately leads to breakthrough. The recombination zone causes the holes injected into the body zone on the surface of the Recombine recombination zone with electrons. A chip voltage breakdown only occurs at higher voltages than with a MOS transistor without a recombination zone. With at whose words: The recombination zone reduces the electricity consumption Strengthening the parasitic bipolar transistor, thereby Effect of reducing breakdown voltage of the MOS transistor is reduced.

Die Rekombinationszone ist insbesondere plattenförmig, strei fenförmig, quaderförmig oder in einer ähnlichen Form in der Body-Zone ausgebildet.The recombination zone is in particular plate-shaped, streak feniform, cuboid or in a similar form in the Body zone trained.

Die erfindungsgemäße Halbbrückenschaltung kann insbesondere in Verbindung mit einer weiteren derartigen Halbbrückenschal tung als Brückenschaltung verschaltet zur Ansteuerung einer Last, insbesondere eines Motors dienen, der zwischen Lastanschlüsse der beiden Halbbrückenschaltungen geschaltet ist. Die Lastanschlüsse werden dabei jeweils durch Knoten der Halbbrückenschaltungen gebildet, die den beiden Transistoren, die eine Halbbrücke bilden, gemeinsam sind.The half-bridge circuit according to the invention can in particular in connection with another such half-bridge scarf device connected as a bridge circuit to control a Load, especially a motor serve between load connections of the two half-bridge circuits is switched. The load connections are each by nodes of the Half-bridge circuits formed, the two transistors, that form a half-bridge are common.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbei spielen anhand von Figuren näher erläutert. In den Figuren zeigtThe present invention is hereinafter described play with the help of figures. In the figures shows

Fig. 1 ein Schaltbild einer erfindungsgemäßen Halbbrücken schaltung, die eine Reihenschaltung mit einem ers ten und zweiten Transistor aufweist,Circuit Fig. 1 is a circuit diagram of a half-bridge according to the invention, having a series circuit with a ers th and second transistors,

Fig. 2 einen Querschnitt durch einen Halbleiterkörper zur Veranschaulichung des Aufbaus des ersten und zwei ten Transistors, Fig. 2 shows a cross section through a semiconductor body for illustrating the structure of the first and th two transistor,

Fig. 3 Kennlinien eines n-leitenden MOS-Transistors (Fig. 3a) und eines p-leitenden MOS-Transistors (Fig. 3b), die zu der erfindungsgemäßen Halbbrückenschal tung verschaltet sind, Fig. 3 characteristics of an n-type MOS transistor (Fig. 3a) and a p-channel MOS transistor (Fig. 3b), which are connected to the processing according to the invention half-bridge scarf,

Fig. 4 ein Anwendungsbeispiel zweier erfindungsgemäßer Halbbrückenschaltungen, die als Brückenschaltung zur Ansteuerung eines Motors verschaltet sind. Fig. 4 shows an application example of two half-bridge circuits according to the invention, which are connected as a bridge circuit for driving a motor.

In den Figuren bezeichnen, sofern nicht anders angegeben gleiche Bezugszeichen, gleiche Teile mit gleicher Bedeutung.In the figures, unless otherwise stated same reference numerals, same parts with the same meaning.

Fig. 1 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Halbbrückenschaltung mit einem p-leitenden ersten MOS- Transistor T1 und einem n-leitenden zweiten MOS-Transistor T2. Die MOS-Transistoren weisen jeweils einen Source- Anschluss S. der an eine Source-Zone im Inneren des jeweili gen Transistors T1, T2 angeschlossen ist, einen Drain- Anschluss D, der an eine Drain-Zone im Inneren des jeweiligen Transistors T1, T2 angeschlossen ist, und einen Gate- Anschluss G, der an eine Gate-Elektrode im Inneren des jewei ligen Transistors T1, T2 angeschlossen ist, auf. Die Drain- Source-Strecken D-S der Transistoren T1, T2 sind in Reihe ge schaltet, wobei die Drain-Anschlüsse D der beiden komplemen tären Transistoren T1, T2 miteinander verbunden sind. Fig. 1 shows an embodiment of a half-bridge circuit according to the invention with a p-type first MOS transistor T1 and an n-type second MOS transistor T2. The MOS transistors each have a source connection S which is connected to a source zone in the interior of the respective transistor T1, T2, a drain connection D which is connected to a drain zone in the interior of the respective transistor T1, T2 is connected, and a gate terminal G, which is connected to a gate electrode in the interior of the respective transistor T1, T2. The drain-source paths DS of the transistors T1, T2 are connected in series, the drain connections D of the two complementary transistors T1, T2 being connected to one another.

Wie anhand von Figur noch erläutert wird, ist zwischen der Source- und der Drain-Zone im Innern der Transistoren T1, T2 jeweils eine Body-Zone ausgebildet, die komplementär zu den Drain- und Source-Zonen dotiert ist. Diese Body-Zone ist bei n-Kanal-Transistoren p-dotiert und bei p-Kanal-Transistoren n-dotiert. Diese Body-Zonen sind bei den Transistoren T1, T2 nach der erfindungsgemäßen Halbbrückenschaltung floatend an geordnet, das heißt sie liegen nicht auf einem definierten Potential. Insbesondere ist kein Kurzschluss zwischen der Bo dy-Zone und der Source-Zone des jeweiligen Transistors T1, t2 vorhanden, was in Fig. 1 durch die Schaltsymbole der beiden Transistoren veranschaulicht ist, bei denen Anschlüsse B für die Body-Zonen, die bei herkömmlichen Transistoren üblicher weise an den jeweiligen Source-Anschluss angeschlossen sind, nicht verschaltet sind. Durch die floatende Anordnung der Bo dy-Zonen sind bei den Transistoren T1, T2 anders als bei her kömmlichen MOS-Transistoren keine Freilaufdioden parallel zu den Drain-Source-Strecken D-S vorhanden.As will be explained with reference to the figure, a body zone is formed between the source and the drain zone inside the transistors T1, T2, which is doped complementarily to the drain and source zones. This body zone is p-doped in n-channel transistors and n-doped in p-channel transistors. These body zones are arranged in a floating manner in the transistors T1, T2 according to the half-bridge circuit according to the invention, that is to say they are not at a defined potential. In particular, there is no short circuit between the Bo dy zone and the source zone of the respective transistor T1, t2, which is illustrated in FIG. 1 by the circuit symbols of the two transistors, in which connections B for the body zones, which are conventional Transistors are usually connected to the respective source connection, are not connected. Due to the floating arrangement of the Bo dy zones, unlike conventional MOS transistors, no freewheeling diodes are present in parallel with the drain-source paths DS in the transistors T1, T2.

Die Halbbrückenschaltung dient zum Schalten einer Last. Zur Veranschaulichung dieser Funktionsweise ist in Fig. 1 bei spielhaft eine induktive Last L gezeigt, die an eine An schlussklemme AK der Halbbrückenschaltung angeschlossen ist. Die Anschlussklemme AK ist dabei durch einen den beiden Tran sistoren T1, T2 gemeinsamen Knoten der Reihenschaltung gebil det. Der Source-Anschluss des p-Kanal-Transistors T1 ist zum Schalten der Last an eine Klemme für ein positives Versor gungspotential V+ angeschlossen und der Source-Anschluss des n-Kanal-Transistors T2 ist an eine Klemme für ein negatives Versorgungspotential oder an ein Bezugspotential GND, insbe sondere Masse, angeschlossen. Zur Ansteuerung der Transistoren T1, T2 ist eine Ansteuerschaltung IC vorgesehen, die nach Maßgabe eines Ansteuersignals IN jeweils einen der beiden Transistoren T1, T2 leitend ansteuert. Diese Ansteuerschal tung stellt zur Ansteuerung des ersten Transistors T1 ein erstes Ansteuersignal S1 und zur Ansteuerung des zweiten Transistors T2 ein zweites Ansteuersignal zur Verfügung.The half-bridge circuit is used to switch a load. To illustrate this mode of operation, an inductive load L is shown in FIG. 1 at play, which is connected to a terminal block AK of the half-bridge circuit. The connecting terminal AK is formed by a node of the series circuit which is common to the two transistors T1, T2. The source connection of the p-channel transistor T1 is connected to a terminal for a positive supply potential V + for switching the load and the source connection of the n-channel transistor T2 is connected to a terminal for a negative supply potential or to a reference potential GND, in particular special ground, connected. To control the transistors T1, T2, a control circuit IC is provided, which controls one of the two transistors T1, T2 in accordance with a control signal IN. This control circuit provides a first control signal S1 for controlling the first transistor T1 and a second control signal for controlling the second transistor T2.

Die Gate-Anschlüsse G der beiden Transistoren können kurzge schlossen und die Transistoren durch ein gemeinsames Ansteu ersignal angesteuert werden, wenn die dabei auftretenden Ga te-Source-Spannungen kleiner als eine kritische Spannung ist, die bei derzeitigen MOS-Transistoren etwa 15 V beträgt. Der erste Transistor T1 und der zweite Transistor T2 leiten, wenn dieses Ansteuersignal einen High-Pegel annimmt, und der erste Transistor leitet und der zweite Transistor sperrt, wenn das Ansteuersignal einen Low-Pegel annimmt.The gate connections G of the two transistors can be short closed and the transistors by a common control first signal can be driven when the Ga te source voltages is less than a critical voltage, which is approximately 15 V in current MOS transistors. The first transistor T1 and second transistor T2 conduct when this drive signal assumes a high level, and the first Transistor conducts and the second transistor turns off when that Control signal assumes a low level.

Bei Gate-Source-Spannungen oberhalb der kritischen Spannung droht eine Zerstörung des jeweiligen Transistors. Bei einem positiven Versorgungspotential, das größer ist die kritische Spannung, ist sicherzustellen, dass das Potential an dem Ga te-Anschluss des ersten Transistors T1 nicht unter einen Wert absinkt, der um mehr als dem Wert der kritischen Spannung un ter dem positiven Versorgungspotential liegt.At gate-source voltages above the critical voltage threatens to destroy the respective transistor. At a positive supply potential, the greater the critical Voltage, ensure that the potential at the Ga te connection of the first transistor T1 does not fall below a value decreases by more than the value of the critical voltage un is the positive supply potential.

Bei einer Versorgungsspannung, die größer als der kritische Wert für die Gate-Source-Spannung ist, ist in der Ansteuer schaltung ein nicht näher dargestellter Pegelwandler vorhan den, der ein Eingangssignal IN mit Low-Pegel, bei dem der erste Transistor T1 leiten und der zweite Transistor T2 sper ren soll, in einen Pegel des Ansteuersignals S1 für den ers ten Transistor T1 umsetzt, der weniger als der Betrag der kritischen Gate-Source-Spannung unterhalb der Versorgungs spannung liegt. Bei einem High-Pegel des Ansteuersignals IN, bei welchem der erste Transistor T1 sperren und der zweite Transistor T2 leiten soll, sorgt die Ansteuerschaltung IC für ein Ansteuersignal S1 des ersten Transistors T1, das im Bereich des Wertes der Versorgungsspannung liegt, und für ein Ansteuersignal S2 für den zweiten Transistor T2, das kleiner als die kritische Gate-Source-Spannung ist, das den zweiten Transistor T2 aber leitend ansteuert.At a supply voltage that is greater than the critical one Value for the gate-source voltage is in the drive circuit present a level converter not shown the one that has an input signal IN with a low level at which the first transistor T1 conduct and the second transistor T2 block ren should, in a level of the drive signal S1 for the first th transistor T1 implements less than the amount of critical gate-source voltage below the supply voltage is. When the control signal IN is high, in which the first transistor T1 block and the second The transistor IC should conduct transistor T2 a drive signal S1 of the first transistor T1, which is in the range of the value of the supply voltage, and for a Drive signal S2 for the second transistor T2, the smaller than the critical gate-source voltage that is the second Transistor T2 but driven conductive.

Zum Anlegen der Last L an das positive Versorgungspotential V+ wird der erste Transistor T1 leitend und der zweite Tran sistor T2 sperrend angesteuert. Es fließt dann ein Strom über den ersten Transistor T1 und die Last L nach Bezugspotential GND, an welches ein der Anschlussklemme AK abgewandter An schluss der Last L angeschlossen ist. Bei anschließendem Sperren des ersten Transistors T1 wird der zweite Transistor leitend T2 angesteuert, um den in der induktiven Last L indu zierten Strom zu übernehmen.To apply the load L to the positive supply potential V +, the first transistor T1 becomes conductive and the second tran sistor T2 controlled blocking. A current then overflows the first transistor T1 and the load L after reference potential GND, to which an An load L is connected. With subsequent Blocking the first transistor T1 becomes the second transistor conductive T2 controlled to the in the inductive load L indu to take over graced electricity.

Der Aufbau eines MOS-Transistors mit floatend angeordneter Body-Zone, der als erster und zweiter Transistor T1, T2 ver wendet wird, wird nachfolgend anhand von Fig. 2 erläutert.The structure of a MOS transistor with a floating body zone, which is used as the first and second transistor T1, T2, is explained below with reference to FIG. 2.

Die Halbleiterstrukturen für den p-leitenden ersten Transis tor T1 und den n-leitenden zweiten Transistor T2 können über einstimmen, so dass der Aufbau dieser beiden Transistoren T1, T2 im folgenden anhand der einzigen Darstellung in Fig. 2 erläutert wird. Die Bezeichnungen n oder p in der Struktur gemäß Fig. 2 bezeichnen die Art der Dotierung der jeweiligen Zonen des Halbleiterkörpers, wobei die nicht in Klammern ste henden Bezeichnungen den Dotierungstyp für den n-leitenden Transistor T2 und die in Klammern stehenden Bezeichnungen den Dotierungstyp für den p-leitenden Transistor T1 angeben.The semiconductor structures for the p-type first transistor T1 and the n-type second transistor T2 can match, so that the structure of these two transistors T1, T2 is explained below with reference to the single illustration in FIG. 2. The designations n or p in the structure according to FIG. 2 designate the type of doping of the respective zones of the semiconductor body, the designations not in parentheses the doping type for the n-type transistor T2 and the designations in brackets the doping type for the Specify p-type transistor T1.

Zunächst wird beispielhaft der Aufbau eines n-leitenden MOS- Transistors mit floatend angeordneter Body-Zone erläutert.First, the structure of an n-type MOS Transistors with a floating body zone explained.

Die aktiven Bereiche dieses MOS-Transistors sind in einem Halbleiterkörper 100 realisiert, der ein stark dotiertes Sub strat 10 aufweist, auf welches, beispielsweise durch Epita xie, eine schwächer dotierte Schicht 12 vom selben Leistungstyp wie das Substrat 10 aufgebracht ist. In diese Schicht 12 sind ausgehend von einer Oberfläche des Halbleiterkörpers ei ne Anzahl von komplementär zu der Schicht 12 dotierten Wannen ausgebildet, welche die Body-Zone des MOS-Transistors bilden. In jeder dieser p-dotierten Wannen 14A, 14B, 14C ist eine stark dotierte Zone 16A, 16B, 16C, desselben Leitungstyps wie das Substrat 10 und die Schicht 12 ausgebildet.The active areas of this MOS transistor are realized in a semiconductor body 100 which has a heavily doped substrate 10 , to which, for example by epitaxy, a less doped layer 12 of the same power type as the substrate 10 is applied. Starting from a surface of the semiconductor body, a number of wells which are doped complementarily to the layer 12 and form the body zone of the MOS transistor are formed in this layer 12 . A heavily doped zone 16 A, 16 B, 16 C of the same conductivity type as the substrate 10 and the layer 12 is formed in each of these p-doped wells 14 A, 14 B, 14 C.

Die stark dotierten Zonen 16A, 16B, 16C bilden die Source- Zone des MOS-Transistors und sind mittels einer Source- Elektrode S. beispielsweise aus Metall, miteinander verbun den. Das stark dotierte Substrat 10 und die schwächer dotier te Zone 12 bilden die Drain-Zone des MOS-Transistors, die an einer Rückseite des Halbleiterkörpers 11 kontaktiert ist.The heavily doped zones 16 A, 16 B, 16 C form the source zone of the MOS transistor and are connected to one another by means of a source electrode S, for example made of metal. The heavily doped substrate 10 and the weakly doped zone 12 form the drain zone of the MOS transistor, which is contacted on a rear side of the semiconductor body 11 .

Die Drain-Zone 10, 12 und die Source-Zone 16A, 16B, 16C sind bei dem n-leitenden Transistor T2 n-dotiert und bei dem p- leitenden Transistor T1 p-dotiert. Entsprechend sind die Bo dy-Zone 14A, 14B, 14C bei dem n-leitenden Transistor T2 p- dotiert und bei dem p-leitenden Transistor T1 n-dotiert.The drain zone 10 , 12 and the source zone 16 A, 16 B, 16 C are n-doped in the n-type transistor T2 and p-doped in the p-type transistor T1. Correspondingly, the Bo dy zone 14 A, 14 B, 14 C are p-doped in the n-type transistor T2 and n-doped in the p-type transistor T1.

Zur Ausbildung von leitenden Kanälen in den Body-Zonen 14A- 14C zwischen den Source-Zonen 16A-16C und der schwächer n- dotierten Zone 12 sind Gate-Elektroden 20A, 20B, 20C vorgese hen, die durch Isolationsschichten 40A, 40B, 40C gegenüber der Source-Elektrode S und dem Halbleiterkörper 100 isoliert sind.For the formation of conductive channels in the body zones 14A-14C between the source zones 16 A- 16 C and the weaker n-doped region 12 are gate electrodes 20 A, 20 B, 20 C vorgese hen, through the insulating layers 40 A, 40 B, 40 C are insulated from the source electrode S and the semiconductor body 100 .

Der in Fig. 2 dargestellte Transistor ist zellenartig aufge baut, d. h. es sind mehrere Body-Zonen 14A-14C mit darin ange ordneten stark dotierten Source-Zonen 16A-16C und zugehörigen Gate-Elektroden 20A-20C vorgesehen. Jede dieser Strukturen bildet eine Zelle des Transistors, wobei diese Zellen durch die gemeinsame Drain-Elektrode D und die gemeinsame Verschal tung der Gate-Elektroden 20A-20C und der Source-Zonen 16A-16C den Transistor bilden. Die Stromfestigkeit des Transistors steigt dabei mit der Anzahl der in dem Halbleiterkörper 100 realisierten Transistorzellen. Der zellenartige Aufbau von MOS-Transistoren ist hinlänglich bekannt und beispielsweise in Stengl/Tihanyi a. a. O., Seite 34 beschrieben.The transistor shown in Fig. 2 is built up like a cell, ie there are several body zones 14 A- 14 C with heavily doped source zones 16 A- 16 C and associated gate electrodes 20 A- 20 C arranged therein. Each of these structures forms a cell of the transistor, these cells forming the transistor through the common drain electrode D and the common circuitry of the gate electrodes 20 A- 20 C and the source zones 16 A- 16 C. The current resistance of the transistor increases with the number of transistor cells implemented in the semiconductor body 100 . The cell-like structure of MOS transistors is well known and is described, for example, in Stengl / Tihanyi op. Cit., Page 34.

Bei dem in Fig. 2 dargestellten MOS-Transistor sind die Bo dy-Zonen 14A, 14B, 14C des MOS-Transistors floatend angeord net, d. h. diese Zonen 14A-14C sind an kein definiertes Poten tial bzw. an keinen weiter verschalteten Anschluss des Tran sistors angeschlossen. Die Body-Zonen 14A-14C sind insbeson dere nicht mit den Source-Zonen 16A, 16B, 16C kurzgeschlos sen. Zwischen den Source-Zonen 16A-16C und den Body-Zonen 14A-14C ist ebenso wie zwischen der Drain-Zone 12 und den Bo dy-Zonen 14A-14C ein pn-Übergang vorhanden.In the MOS transistor shown in Fig. 2, the Bo dy zones 14 A, 14 B, 14 C of the MOS transistor are arranged floating, ie these zones 14 A- 14 C are at no defined potential or at none further connected connection of the transistor connected. The body zones 14 A- 14 C are in particular not short-circuited with the source zones 16 A, 16 B, 16 C. A pn junction is present between the source zones 16 A- 16 C and the body zones 14 A- 14 C as well as between the drain zone 12 and the body zones 14 A- 14 C.

Durch die Abfolge der Drain-Zone 10, 12, den komplementär zu der Drain-Zone dotierten Body-Zonen 14A-14C und der komple mentär zu den Body-Zonen dotierten Source-Zonen 16A-16C ist in dem MOS-Transistor ein parasitärer Bipolartransistor ge bildet, wobei die Basis dieses Bipolartransistors durch die Body-Zonen 14A-14C gebildet ist. Dieser Bipolartransistor ist bei einem n-leitenden MOS-Transistor ein npn-Transistor und bei einem p-leitenden MOS-Transistor ein pnp-Transistor.The sequence of the drain zones 10 , 12 , the body zones 14 A- 14 C complementary to the drain zone and the complementary source zones 16 A- 16 C doped to the body zones means that the MOS- Transistor forms a parasitic bipolar transistor ge, the base of this bipolar transistor being formed by the body zones 14 A- 14 C. This bipolar transistor is an npn transistor for an n-type MOS transistor and a pnp transistor for a p-type MOS transistor.

Das Schaltsymbol eines solchen npn-Bipolartransistors bei ei nem n-leitenden MOSFET ist zur Veranschaulichung in Fig. 2 eingezeichnet. Dieser Bipolartransistor beeinflusst die Span nungsfestigkeit des Bauteils bei Anlegen einer Spannung zwi schen dem Drain-Anschluss D und dem Source-Anschluss S. Bei Anlegen einer solchen Spannung gelangen bei einem n-leitenden Transistor p-Ladungsträger, d. h. Löcher, in die Body-Zonen 14A-14C, wo diese aufgrund des dort herrschenden elektrischen Feldes neue Ladungsträger erzeugen, was schließlich zum Durchbruch des Transistors führt. Um die Wirkung dieser in die Body-Zonen 14A-14C gelangten Löcher zu reduzieren ist ge mäß einer Ausführungsform der Erfindung vorgesehen, Rekombi nationszonen 30A-30C in den Body-Zonen 14A-14C vorzusehen. Diese Rekombinationszonen bestehen vorzugsweise aus einem Metall und sind plattenförmig, quaderförmig, streifenförmig o der ähnlich ausgebildet. Die Rekombinationszonen 30A-30C för dern die Rekombination von in die Body-Zonen 14A-14C gelang ten Löcher mit Elektronen an den Oberflächen der Rekombinati onszonen 30A-30C. Die Drain-Source-Spannung, bei welcher ein Spannungsdurchbruch des MOS-Transistors auftritt ist dadurch gegenüber einer Ausführungsform, bei welcher keine Rekombina tionszonen 30A-30C vorgesehen sind erhöht. Die Rekombinati onszonen bestehen vorzugsweise aus einem Metall, z. B. Alumi nium, Platin, Titan oder Wolfram, oder aus einem Silizid.The circuit symbol of such an npn bipolar transistor in an n-type MOSFET is shown in FIG. 2 for illustration. This bipolar transistor influences the voltage resistance of the component when a voltage is applied between the drain terminal D and the source terminal S. When such a voltage is applied, p-charge carriers, ie holes, get into the body zones with an n-conducting transistor 14 A- 14 C, where they generate new charge carriers due to the electric field there, which ultimately leads to the breakdown of the transistor. In order to reduce the effect of these holes in the body zones 14 A- 14 C, it is provided according to one embodiment of the invention to provide recombination zones 30 A- 30 C in the body zones 14 A- 14 C. These recombination zones are preferably made of a metal and are plate-shaped, cuboid, strip-shaped or similar. The recombination zones 30 A- 30 C promote the recombination of holes in the body zones 14 A- 14 C with electrons on the surfaces of the recombination zones 30 A- 30 C. The drain-source voltage at which a voltage breakdown occurs the MOS transistor occurs is increased compared to an embodiment in which no recombination zones 30 A- 30 C are provided. The recombination zones are preferably made of a metal, e.g. As aluminum, platinum, titanium or tungsten, or from a silicide.

Das Vorsehen von Rekombinationszonen 30A-30C ist insbesondere bei dem n-leitenden MOS-Transistor T2 der Halbbrückenschal tung vorteilhaft. Bei herkömmlichen MOS-Transistoren sind die Body-Zone und die Source-Zone kurzgeschlossen, um die Anhäu fung von Löchern in der Body-Zone zu verhindern. Die Durch bruchspannung eines MOS-Transistors gemäß Fig. 2 ohne derar tigen Kurzschluss kann durch Vorsehen der Rekombinationszone 30A-30C der Durchbruchspannung eines MOS-Transistors mit Kur schluss zwischen Body-Zone und Source-Zone entsprechen. Die Reduktion der Durchbruchsspannung eines p-leitenden MOS- Transistors ohne Kurzschluss zwischen Body-Zone und Source- Zone und ohne Rekombinationszone gegenüber einem p-Leitenden Transistor mit Kurzschluss zwischen Body-Zone und Source-Zone beträgt etwa zwischen 10-20%. Dies kann bei vielen Anwendun gen toleriert werden, so dass auf das Vorsehen einer Rekombi nationszone in der Body-Zone des p-leitenden MOS-Transistors gegebenenfalls verzichtet werden kann.The provision of recombination zones 30 A- 30 C is particularly advantageous in the case of the n-type MOS transistor T2 of the half-bridge circuit. In conventional MOS transistors, the body zone and the source zone are short-circuited to prevent the accumulation of holes in the body zone. The breakdown voltage of a MOS transistor according to FIG. 2 without such a short circuit can correspond to the breakdown voltage of a MOS transistor with a short circuit between the body zone and the source zone by providing the recombination zone 30 A- 30 C. The reduction in the breakdown voltage of a p-type MOS transistor without a short circuit between the body zone and source zone and without a recombination zone compared to a p-type transistor with a short circuit between the body zone and source zone is approximately between 10-20%. This can be tolerated in many applications, so that the provision of a recombination zone in the body zone of the p-type MOS transistor can be dispensed with.

Bei den Transistoren T1, T2 der erfindungsgemäßen Halbbrü ckenschaltung ist keine Freilaufdiode zwischen den Drain- und Source-Anschlüssen der jeweiligen Transistoren vorhanden. Die eingangs erwähnten, im Zusammenhang mit solchen Freilaufdio den stehenden Verluste treten bei der erfindungsgemäßen Halb brückenschaltung nicht auf. In the case of the transistors T1, T2 of the half bridge according to the invention The circuit is not a free-wheeling diode between the drain and Source connections of the respective transistors are available. The mentioned at the beginning, in connection with such freewheeling diaries the standing losses occur in the half according to the invention bridge circuit does not open.

Bei einer Alternative der erfindungsgemäßen Halbbrückenschal tung ist vorgesehen, dass die Body-Zonen 14A-14C der Transis toren über einen hohen ohmschen Widerstand an die Source- Zonen 16A-16C angeschlossen sind. Bezugnehmend auf Fig. 2 kann ein solcher ohmscher Widerstand zwischen den Source- Zonen 16A, 16B, 16C und den Body-Zonen 14A, 14B, 14C durch "Störung" des pn-Übergangs zwischen den Source-Zonen 16A bis 16C und den Body-Zonen 14A bis 14C erzeugt werden. Diese Stö rung des Kristallgitters kann beispielsweise durch Implanta tion von Atomen, beispielsweise Argon-Atomen, in dem Bereich des pn-Übergangs oder durch "Beschießen" des pn-Übergangs mit Helium erzeugt werden.In an alternative of the half-bridge circuit according to the invention, it is provided that the body zones 14 A- 14 C of the transistors are connected to the source zones 16 A- 16 C via a high ohmic resistance. With reference to FIG. 2, such an ohmic resistance between the source zones 16 A, 16 B, 16 C and the body zones 14 A, 14 B, 14 C can be caused by “interference” in the pn junction between the source zones 16 A to 16 C and the body zones 14 A to 14 C are generated. This disturbance of the crystal lattice can be generated, for example, by implanting atoms, for example argon atoms, in the region of the pn junction or by “bombarding” the pn junction with helium.

Fig. 3a zeigt die Kennlinie eines n-leitenden MOS- Transistors gemäß Fig. 2 und Fig. 3b zeigt die Kennlinie eines p-leitenden MOS-Transistors gemäß Fig. 2. Dargestellt sind jeweils der Drain-Source-Strom IDS über der Drain- Source-Spannung UDS für den n-leitenden Transistor bei Gate- Source-Spannungen UGS von 10 V und 0 V und für den p-leitenden Transistor für Gate-Source-Spannungen UGS von -10 V und 0 V. Fig. 3a shows the characteristic of an n-channel MOS transistor shown in FIG. 2 and FIG. 3b show the characteristic curve of a p-type MOS transistor shown in FIG. 2. Shown are each the drain-source current IDS through the drain Source voltage UDS for the n-type transistor for gate-source voltages UGS of 10 V and 0 V and for the p-type transistor for gate-source voltages UGS of -10 V and 0 V.

Betrachtet man zunächst die Kennlinie für den n-leitenden Transistor in Fig. 3a, so wird deutlich, dass dieser Tran sistor im Sperrfall, wenn also keine Gate-Source-Spannung UGS anliegt, das heißt UGS = 0 V ist, bei Anlegen einer positiven Drain-Source-Spannung UD5 bis zu einer Spannung UBT+ sperrt und bei höheren Spannungen in den Durchbruch geht. Dieser Transistor sperrt auch bei negativen Drain-Source-Spannungen bis zu einer Spannung UBT-, wenn keine Gate-Source-Spannung anliegt. Der Transistor sperrt somit in Vorwärtsrichtung, d. h. bei positiven Drain-Source-Spannungen UDS bis zu einer Spannung UBT+ und in Rückwärtsrichtung, d. h. bei einer nega tiven Drain-Source-Spannung UDS bis zu einer Spannung UBT-.If one first considers the characteristic curve for the n-conducting transistor in FIG. 3a, it becomes clear that this transistor in the blocking case, that is to say when no gate-source voltage UGS is present, that is to say UGS = 0 V, when a positive is applied Drain-source voltage UD5 blocks up to a voltage UBT + and breaks down at higher voltages. This transistor blocks even at negative drain-source voltages up to a voltage UBT- when there is no gate-source voltage. The transistor thus blocks in the forward direction, ie with positive drain-source voltages UDS up to a voltage UBT + and in the reverse direction, ie with a negative drain-source voltage UDS up to a voltage UBT-.

Die Spannung UBT- bis zu welcher der Transistor in Rückwärts richtung sperrt, ist üblicherweise geringer, als die Sperr spannung UBT+ in Vorwärtsrichtung. Dies resultiert aus dem üblicherweise nicht symmetrischen Aufbau von Leistungstran sistoren, wie dies auch in Fig. 2 veranschaulicht ist. Bei diesem Transistor ist zwischen der stark dotierten Zone 10 der Drain-Zone und den Body-Zonen 14A-14C eine schwächer do tierte Zone 12 ausgebildet, die als Driftstrecke wirkt und die bei einem n-Kanal-MOSFET bei Anlegen einer positiven Drain-Source-Spannung zwischen dem Drain-Anschluss D und dem Source-Anschluss S einen Teil dieser Drain-Source-Spannung UDS übernimmt. Die Sperrspannung in Vorwärtsrichtung ist da bei maßgeblich von der Dotierung dieser Schicht 12 und der Dicke dieser Schicht 12 zwischen der stark dotierten Zone 10 und den Body-Zonen 14A-14C abhängig. Zwischen den Source- Zonen 16A bis 16C und den Body-Zonen 14A bis 14C ist in dem Ausführungsbeispiel gemäß Fig. 2 keine solche schwächer do tierte Zone ausgebildet, was dazu führt, dass bei einem n- leitenden MOSFET bei Anlegen einer negativen Drain-Source- Spannung bzw. einer positiven Spannung zwischen dem Source- Anschluss S und dem Drain-Anschluss D die bis zum Erreichen des Durchbruchs anlegbare Spannung geringer ist.The voltage UBT- up to which the transistor blocks in the reverse direction is usually lower than the blocking voltage UBT + in the forward direction. This results from the usually non-symmetrical structure of power transistors, as is also illustrated in FIG. 2. In this transistor, a weakly doped zone 12 is formed between the heavily doped zone 10 of the drain zone and the body zones 14 A- 14 C, which acts as a drift path and which with an n-channel MOSFET when a positive drain is applied -Source voltage between the drain terminal D and the source terminal S takes over part of this drain-source voltage UDS. The reverse voltage in the forward direction is significantly dependent on the doping of this layer 12 and the thickness of this layer 12 between the heavily doped zone 10 and the body zones 14 A- 14 C. No such weakly doped zone is formed between the source zones 16 A to 16 C and the body zones 14 A to 14 C in the exemplary embodiment according to FIG. 2, which leads to the fact that with an n-conducting MOSFET when a negative drain-source voltage or a positive voltage between the source connection S and the drain connection D the voltage that can be applied until the breakdown is reached is lower.

Fig. 3b zeigt die Kennlinie für einen p-leitenden MOS- Transistor. Das Anlegen einer negativen Drain-Source-Spannung stellt bei p-leitenden MOS-Transistoren, den "Normalbetrieb" dar. Die maximale Drain-Source-Spannung UBT- in Vorwärtsrich tung, d. h. bei Anlegen bei einer negativen Drain-Source- Spannung ist dabei größer als die maximale Sperrspannung in Rückwärtsrichtung, d. h. bei Anlegen einer positiven Drain- Source-Spannung UBT+. Der Unterschied bezüglich dieser Sperr spannungen UBT+, UBT- bei dem p-Kanal-MOSFET resultiert aus dem oben erwähnten nicht symmetrischen Aufbau des Transis tors, wobei obige Ausführungen sinngemäß auch für den p- leitenden Transistor gelten. FIG. 3b shows the characteristic curve for a p-type MOS transistor. The application of a negative drain-source voltage is the "normal operation" in p-type MOS transistors. The maximum drain-source voltage UBT- in the forward direction, that is to say when applying a negative drain-source voltage greater than the maximum reverse voltage in the reverse direction, ie when a positive drain-source voltage UBT + is applied. The difference with regard to these blocking voltages UBT +, UBT- in the p-channel MOSFET results from the above-mentioned non-symmetrical structure of the transistor, the above statements also correspondingly applying to the p-type transistor.

Fig. 5 zeigt ein Anwendungsbeispiel einer erfindungsgemäßen Halbbrückenschaltung, wobei zwei Halbbrückenschaltungen, die jeweils eine Reihenschaltung aus einem ersten p-leitenden Transistor T1, T3 und einem zweiten n-leitenden Transistor T2, T4 aufweisen zwischen eine Klemme für Versorgungspotenti al V+ und ein Bezugspotential GND verschaltet sind. Zwischen Anschlussklemmen AK1, AK2 der Halbbrückenschaltungen ist als Last ein Motor M geschaltet. Die Anschlussklemmen AK1, AK2 sind jeweils durch die Drain-Anschlüsse der Transistoren T1, T2 bzw. T3, T4 gebildet. Zur Ansteuerung der Transistoren T1, T2 bzw. T3, T4 jeder Halbbrückenschaltung ist jeweils eine Ansteuerschaltung IC1, IC2 vorgesehen, die derart ausgebildet sind, dass sie nur jeweils einen der Transistoren T1, T2 bzw. T3, T4 einer Halbbrückenschaltung leitend ansteuert. Den An steuerschaltungen IC1, IC2 sind jeweils Ansteuersignale IN1, IN2 zugeführt, nach deren Maßgabe die Transistoren angesteu ert werden. Fig. 5 shows an application example of a half-bridge circuit according to the invention, wherein two half-bridge circuits, each having a series connection of a first p-type transistor T1, T3 and a second n-type transistor T2, T4, between a terminal for supply potential V + and a reference potential GND are connected. A motor M is connected as a load between terminals AK1, AK2 of the half-bridge circuits. The connection terminals AK1, AK2 are each formed by the drain connections of the transistors T1, T2 and T3, T4. To control the transistors T1, T2 or T3, T4 of each half-bridge circuit, a respective control circuit IC1, IC2 is provided, which is designed such that it only drives one of the transistors T1, T2 or T3, T4 of a half-bridge circuit in a conductive manner. The control circuits IC1, IC2 are each supplied with control signals IN1, IN2, according to which the transistors are controlled.

LIST OF REFERENCE NUMBERS

AK Anschlussklemme
B Body-Anschluss
D Drain-Anschluss
G Gate-Anschluss
GND Bezugspotential
IC Ansteuerschaltung
IC1, IC2 Ansteuerschaltungen
IDS Drain-Source-Strom
IN Eingangssignal
IN1, IN2 Eingangssignal
L induktive Last
M Motor
S Source-Anschluss
S1, S2 Ansteuersignal
S3, S4 Ansteuersignale
T1 erster Transistor
T2 zweiter Transistor
T3, T4 Transistoren
UBT+ Sperrspannung bei positiver Drain-Source- Spannung
UBT- Sperrspannung bei negativer Drain-Source- Spannung
UDS Drain-Source-Spannung
UGS Gate-Source-Spannung
V+ Versorgungspotential
AK connection terminal
B body connector
D drain connector
G gate connector
GND reference potential
IC control circuit
IC1, IC2 control circuits
IDS drain-source current
IN input signal
IN1, IN2 input signal
L inductive load
M engine
S source connector
S1, S2 control signal
S3, S4 control signals
T1 first transistor
T2 second transistor
T3, T4 transistors
UBT + reverse voltage with positive drain-source voltage
UBT reverse voltage with negative drain-source voltage
UDS drain-source voltage
UGS gate-source voltage
V + supply potential

1010

, .

1212

Drain-Zone
Drain region

1414

A, A,

1414

B, B

1414

C Body-Zone
C body zone

1616

A, A,

1616

B, B

1616

C Source-Zone
C source zone

2020

A, A,

2020

B, B

2020

C Gate-Elektrode
C gate electrode

3030

A, A,

3030

B, B

3030

C Rekombinationszone
C recombination zone

4040

A, A,

4040

B, B

4040

C Isolationsschicht
C insulation layer

100100

Halbleiterkörper
Semiconductor body

Claims

1. Half-bridge circuit with a series circuit of a first and second MOS transistor (T1, T2), the MOS transistors (T1, T2) each having a source zone ( 16 A, 16 B, 16 C), a drain zone ( 10 , 12 ), a body zone ( 14 A, 14 B, 14 C) formed between the source and drain zones ( 10 , 12 , 16 A, 16 B, 16 C) and a control electrode ( 20 A , 20 B, 20 C), characterized in that the body zone ( 14 A, 14 B, 14 C) is arranged floating or via an ohmic resistance to the source zone ( 16 A, 16 B, 16 C ) connected.

2. Half-bridge circuit according to claim 1, in which the first and the second transistor (T1, T2) are complementary to one another.

3. Half-bridge circuit according to claim 1 or 2, in which in the body zone ( 14 A, 14 B, 14 C) at least one of the transistors Ren a recombination zone ( 30 A, 30 B, 30 C) to promote the recombination of n Charge carriers with p-charge carriers is formed.

4. Half-bridge circuit according to claim 3, in which the recombination zone ( 30 A, 30 B, 30 C) is formed at least in the body zone ( 14 A, 14 B, 14 C) of the n-type MOS transistor (T2) ,

5. Half-bridge circuit according to claim 3 or 4, in which the recombination zone ( 30 A, 30 B, 30 C) plate-shaped, cuboid, strip-shaped or in a similar shape in the body zone ( 14 A, 24 B, 24 C) is.

6. Half-bridge circuit according to one of claims 3 to 5, in which the recombination zone ( 30 A, 30 B, 30 C) consists of metal or a silicide.

7. Half-bridge circuit according to one of the preceding claims che, in which the control electrodes (G) of the first and second Transistors are short-circuited (T1, T2).

8. Half-bridge circuit according to one of the preceding claims che, in which a control circuit (IC) for controlling the first and second transistors (T1, T2) is provided.

9. Circuit arrangement with two half-bridge circuits (T1, T2, T3, T4) according to any one of the preceding claims, each because they are connected to a supply voltage (V +), being between nodes (AK1, AK2), the first and second transistor (T1, T2; T3, T4) of a half-bridge scarf device are common, a load (M) is switched.