DE10113822A1

DE10113822A1 - Empfänger, Hybridschaltung, Ansteuerschaltung und Signalübertragungssystem zur bidirektionalen Signalübertragung zum gleichzeitigen Ausführen einer derartigen Signalübertragung in beiden Richtungen

Info

Publication number: DE10113822A1
Application number: DE10113822A
Authority: DE
Inventors: Hirotaka Tamura; Yoshiyasu Doi; Yuji Takahashi
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-10-02
Filing date: 2001-03-21
Publication date: 2002-04-25
Also published as: DE10164779B4; US20030025526A1; KR20020026788A; US20020041193A1; KR100676424B1; US6756817B2; US6498511B2

Abstract

Ein Empfänger (1004) zu bidirektionalen Signalübertragung, wo Signale in beiden Richtungen über eine Signalübertragungsleitung geliefert und empfangen werden, besitzt eine Signalleitung (1101), einen ersten Haltekondensator (1144), eine Signalleitungs-Spannungspufferschaltung (1040), eine Hybridschaltung (1004) und eine Entscheidungsschaltung (1005). Die Signalleitung ist mit der Signalübertragungsleitung verbunden, der erste Haltekondensator wird dazu verwendet, ein Signal zu halten, und die Signalleitungs-Spannungspufferschaltung wird dazu verwendet, eine Spannung der Signalleitung zu puffern. Außerdem wird die Habridschaltung dazu verwendet, die durch die Pufferschaltung gepuffert ist, zu trennen, und die Entscheidungsschaltung wird dazu verwendet, eine Entscheidung über den logischen Wert des Empfangssignals zu treffen, welches durch die Hybridschaltung getrennt und ausgegeben wird.

Description

Die vorliegende Erfindung bezieht sich auf eine Signalübertragungstechnik zur Übertragung von Signalen mit einer hohen Geschwindigkeit zwischen mehreren LSI-Chips oder mehreren Geräten oder Schaltungsblöcken innerhalb eines Einzel-Chips oder zwischen mehreren Schaltungsplatten oder Maschinen, insbesondere auf einen Empfänger, eine Hy bridschaltung, eine Ansteuerschaltung und ein Signalübertragungssystem zur bidirektionalen Signalübertragung zur Ausführung dieser Signalübertragung simultan in beiden Richtungen.

In den vergangenen Jahren wurde die Leistungsfähigkeit von Komponenten, die dazu verwendet werden, Computer und andere Informationsverarbeitungsgeräte aufzubauen, stark verbessert. In der Tat wurden dramatische Leistungsverbesserungen durchgeführt, bei spielsweise für Halbleiterspeichereinrichtungen, beispielsweise für einen DRAM (Dynamic Random Access Memory) und Prozessoren und dgl.. Die Verbesserungen bezüglich der Lei stungsfähigkeit der Halbleiterspeichereinrichtungen, der Prozessoren und dgl. sind bei einem Punkt angekommen, wo die Systemleitstungsfähigkeit nicht weiter verbessert werden kann, wenn die Geschwindigkeit der Signalübertragung zwischen Komponenten oder Elementen nicht vergrößert wird. Insbesondere wird die Geschwindigkeit der Signalübertragung zwi schen einer Hauptspeichereinrichtung, beispielsweise einem DRAM, und einem Prozessor (d. h. zwischen LSIs) zu einem Engpaß, der die Leistungsverbesserung für einen Computer insgesamt behindert.

Die Notwendigkeit für die Verbesserung der Signalübertragungsgeschwindigkeit steigt nicht nur für die Signalübertragung zwischen Maschinen oder Leiterplatten (gedruckte Leiterplatten) an, beispielsweise zwischen einem Surfer und einer Hauptspeichereinrichtung oder zwischen Surfern, die über ein Netzwerk miteinander verbunden sind, sondern auch für die Signalübertragung zwischen Chips oder zwischen Einrichtungen oder Schaltungsblöcken innerhalb eines Chips wegen der ansteigenden Integration und der ansteigenden Stärke von Halbleiterchips, der abnehmenden Spannungsversorgungswerte (Niedrigspannungs-Schwin gungssignale), usw. Man wünscht daher, einen Empfänger und eine Hybridschaltung (Hy brid) zur bidirektionalen Signalübertragung bereitzustellen, mit der eine hohe Übertragungs geschwindigkeit erzielt werden kann. Man wünscht außerdem, eine Ansteuerschaltung bereit zustellen, die eine lineare Ausgangsimpedanz besitzt, die für die bidirektionale Übertragung oder Mehrpegelübertragung geeignet ist, mit der die Wirksamkeit der Verwendung einer Si gnalübertragungsleitung verbessert werden kann oder mit der die Anzahl von Signalleitungen reduziert werden kann, ohne die Signalübertragungsgeschwindigkeit zu vermindern, und ein Signalübertragungssystem, bei dem eine derartige Ansteuerschaltung verwendet wird.

Um die Erhöhung des Betrags der Datenübertragung zwischen LSIs oder zwischen Leiterplatten oder Maschinen anzusprechen, muß die Signalübertragungsgeschwindigkeit pro Pin vergrößert werden. Der Grund dafür liegt darin, einen Anstieg der Herstellungskosten der Gerätebaugruppe usw., aufgrund einer vergrößerten Pinzahl zu vermeiden. Als Ergebnis wur den Zwischen-LSI-Signalübertragungsraten, die beispielsweise 1 G/s übersteigen, in den ver gangenen Jahren erzielt, und in der Zukunft (3 bis 8 Jahre von heute an) wird erwartet, daß Signalübertragungsraten extrem hohe Werte erreichen (sehr hohe Signalübertragungsraten), beispielsweise 4 G/s oder sogar 10 G/s.

Bei derartig hohen Signalfrequenzen jedoch tritt ein Verlust bei den Hochsignal frequenzen aufgrund des Skineffekts der Signalübertragungsleitung auf, der, gekoppelt mit derartigen Faktoren wie Hochfrequenzkomponentenreflexionen aufgrund der Effekte einer parasitären Induktivität oder parasitären Kapazität die Bandbreite der Übertragungsleitung begrenzt. Derartige Beschränkungen können beseitigt werden, indem beispielsweise Kabel mit großen Kernen verwendet werden, jedoch bei Anwendungen, wo eine große Anzahl von Signalleitungen parallel für eine Datenübertragung mit einer großen Kapazität gebündelt wer den müssen, gibt es eine Grenze, den Durchmesser des Kabelbündels zu vergrößern. Auf diese Weise tritt, wenn die Signalübertragungsfrequenz ansteigt, eine Situation auf, wo die Signalübertragungsleitung selbst zu einem Engpaß bei der Signalübertragung wird.

Um einen derartigen Engpaß zu beseitigen, werden verschiedene Verfahren ver wendet, beispielsweise die bidirektionale Übertragung, bei der Signale in beiden Richtungen simultan übertragen werden, und die Mehrpegelübertragung, bei der eine große Anzahl von Bits, indem ein Symbol verwendet wird, übertragen wird. Bei der bidirektionalen Übertra gung wird eine Hybridschaltung verwendet, die die Funktion besitzt, die Netzsignalspannung für die Ausgabe zu trennen, indem diese von der Signalspannung der Signalleitung subtrahiert wird, wobei das Signal durch die Ansteuerung der Hybridschaltung ausgesandt wird.

Weiter wird bei der Hochgeschwindigkeits-Signalübertragung es praktiziert, eine Signalleitung bezüglich der Kennlinienimpedanz der Übertragungsleitung abzuschließen (Im pedanzanpassung), da ein nichtangepaßter Signalabschluß Signalreflexionen verursachen würde, die eine Störung der Signalschwingungsform zur Folge haben würden. Diese Impe danzanpassung muß nicht nur auf dem Empfangsanschluß der Signalleitung durchgeführt werden, sondern auch am Übertragungsanschluß. Dies ist notwendig, um Reflexionen von der Impedanz nichtangepaßter Punkte zu absorbieren, beispielsweise ebenfalls von einem Verbin der und einer Gerätebaugruppe am Übertragungsanschluß.

Unter den bekannten Verfahren, die praktiziert werden, um die Anzahl von Si gnalleitungen zu reduzieren, gibt es die bidirektionale Übertragung und die Mehrpegelüber tragung, mit der mehrere Bits übertragen werden, wobei ein Symbol verwendet wird, wobei jedoch diese Verfahren nicht nur erfordern, daß der Wert des Leitungsabschlusses mit der Leitungsimpedanz angepaßt ist, sondern auch, daß deren Nichtlinearität minimiert wird. Der Grund dafür liegt darin, daß, wenn Nichtlinearität existiert, ein Fehler bei der bidirektionalen Übertragung auftreten wird, wenn vom Empfangssignal der Beitrag subtrahiert wird, der durch die Ansteuerung am Empfangsanschluß gemacht würde, während in dem Fall der Mehrpegelübertragung die Anzahl von Bits pro Symbol begrenzt sein würde.

Der Stand der Technik und die Schwierigkeiten in Verbindung mit dem Stand der Technik werden später mit Hilfe der Zeichnungen beschrieben.

Es ist eine Aufgabe der vorliegenden Erfindung, einen Empfänger und eine Hy bridschaltung für die bidirektionale Signalübertragung bereitzustellen, die das Problem der Rückschlagstörung (Rückschlagrauschens) lösen kann, welche eine Hybridschaltung auf ihrer Eingangsseite besitzt. Eine andere Aufgabe der Erfindung besteht darin, eine bidirektionale Übertragung oder eine Mehrpegelübertragung zu erreichen, mit der die Nutzung der Band breite der Übertragungsleitung wirksam genutzt werden kann, indem eine Linearität bezüglich der Impedanz einer Ansteuerschaltung bereitgestellt wird.

Gemäß der vorliegenden Erfindung wird ein Empfänger zur bidirektionalen Si gnalübertragung, bei dem Signale in beiden Richtungen über eine Signalübertragungsleitung gesendet und empfangen werden, bereitgestellt der umfaßt:
eine Signalleitung, die mit der Signalübertragungsleitung verbunden ist;
einen ersten Haltekondensator, um ein Signal zu halten;
eine Signalleitungs-Spannungspufferschaltung, um eine Spannung der Signallei tung zu puffern;
eine Hybridschaltung, um ein empfangenes Signal durch Trennen des empfange nen Signals von der Signalleitungsspannung, die durch die Pufferschaltung gepuffert ist, aus zugeben; und
eine Entscheidungsschaltung, um eine Entscheidung über einen logischen Wert des empfangenen Signals, welches durch die Hybridschaltung getrennt und ausgegeben wird, zu treffen.

Die Entscheidungsschaltung kann eine Summe eines Signalwertes erzeugen, der in dem Zeitpunkt erhalten wird, wo die Hybridschaltung eine Entscheidung in bezug auf den logischen Wert des empfangenen Signals trifft, welches durch die Hybridschaltung getrennt und ausgegeben wird, und eines Werts, der durch Multiplizieren eines früher erhaltenen vor gegebenen Signalwerts mit einem Koeffizienten erhalten wird, und trifft die Entscheidung, indem der Wert der erzeugten Summe verwendet wird. Die Pufferschaltung kann eine Span nungspufferschaltung sein, und die Hybridschaltung kann eine kapazitive Koppelhybrid schaltung sein. Die Spannungspufferschaltung kann einen Spannungsverstärkungsfaktor von ungefähr 1 haben, und die Spannungspufferschaltung und die Signalleitung können miteinan der über einen Kondensator gekoppelt sein, und während einer Nichtbetriebsperiode der Spannungspufferschaltung kann ein Knoten der Eingangsseite des Kondensators mit einem Ausgang der Spannungspufferschaltung verbunden sein, und ein Eingangsknoten der Span nungspufferschaltung kann auf ein vorgeschriebenes Potential vorgeladen sein kann, wodurch eine Offsetspannung der Spannungspufferschaltung kompensiert wird.

Der Empfänger kann weiter eine Referenzspannung-Ausgangsschaltung umfassen, um gemäß einer Ausgangssequenz einer Ansteuerung eine Referenzspannung zur Ansteue rung eines Eingangsknotens der kapazitiven Koppelhybridschaltung zu steuern. Die Referenz spannung-Ausgangsschaltung kann eine Steuerspannungs-Erzeugungsschaltung umfassen, um mehrere Steuerspannungen gemäß Daten einer Signalsequenz zu erzeugen, die durch die An steuerung ausgesandt wird, mehrere Referenzspannungspuffer, um die Steuerspannungen zu empfangen und um entsprechende Referenzspannungen zu erzeugen, und eine Auswahl schaltung, um ein Ausgangssignal eines der mehreren Referenzspannungspuffer gemäß den Daten der Signalsequenz auszuwählen.

Die Pufferschaltung kann ein Umsetzer (transconductor) sein, um eine Spannungs- Strom-Umsetzung durchzuführen, und die Hybridschaltung kann die Spannung der Signal leitung und eine Signalspannung einer Nachbildungsansteuerung in Ströme umsetzen, wobei der Umsetzer verwendet werden, und sie kann veranlassen, daß ein Strom, welcher der Diffe renz zwischen den umgesetzten Strömen entspricht, in eine Lasteinrichtung fließt, um die Differenz zwischen der Spannung der Signalleitung und der Signalspannung der Nachbil dungsansteuerung zu erhalten, um dadurch das empfangene Signal für die Ausgabe zu tren nen. Eine Offsetkompensationsschaltung, die einen ersten Transistor und einen zweiten Hal tekondensator umfaßt, kann mit der Lasteinrichtung verbunden sein, zu der der Strom von dem Umsetzer in der Hybridschaltung geliefert wird; und in der Offsetkompensationsschal tung kann während der Nichtbetriebsperiode der Pufferschaltung der erste Transistor in einer Dioden-Verbund-Konfiguration geschaltet sein und der zweite Haltekondensator kann mit einem Gate des ersten Transistors verbunden sein, wohingegen während einer Betriebsperiode der Pufferschaltung die Spannung am zweiten Haltekondensator die Gatespannung des ersten Transistors hält.

Der Strom vom Umsetzer kann dadurch gehalten werden, daß eine Halteschaltung mit einer Faltstruktur verwendet wird, die einen dritten Haltekondensator und einen zweiten Transistor besitzt, und, wobei während der Abtastperiode der dritte Haltekondensator mit ei nem Gate des zweiten Transistors verbunden werden kann, der in einer Dioden-Verbund- Konfiguration geschaltet ist, und, während einer Halteperiode der dritte Haltekondensator vom Gate gelöst werden kann und ein Ausgangsstrom von der Halteschaltung mit einer Last einrichtung gekoppelt sein kann, die der Halteschaltung folgt, um dadurch eine gewichtete Summe von Signalen zu erzeugen, die bei zwei benachbarten Abtastmomenten genommen werden und danach die Entscheidung getroffen wird, indem die gewichtete Summe verwendet wird. Die Pufferschaltung kann eine Ausgangsstufe umfassen, von der eine Gegentakt- Source-Folgestufe eine nMOS-Einrichtung und eine pMOS-Einrichtung aufweist.

Weiter wird gemäß der vorliegenden Erfindung ein Empfänger zur bidirektionalen Signalübertragung bereitgestellt, bei dem Signale in beiden Richtungen über eine Signalüber tragungsleitung gesendet und empfangen werden, der umfaßt:
eine Signalleitung, die mit der Signalübertragungsleitung verbunden ist;
einen ersten Haltekondensator, um ein Signal zu halten;
einen Hybridschaltung, um ein Empfangssignal durch Trennen des Empfangssi gnals von einer Spannung von der Signalleitung auszugeben;
eine Referenzspannungs-Ausgangsschaltung, um gemäß einer Ausgabesequenz ei ner Ansteuerung eine Referenzspannung auszugeben, um einen Eingangsknoten der Hybrid schaltung anzusteuern; und
eine Entscheidungsschaltung, um eine Entscheidung über den logischen Wert des Empfangssignals zu treffen, welches durch die Hybridschaltung getrennt und ausgegeben wird.

Die Referenzspannungs-Ausgangsschaltung kann umfassen:
eine Steuerspannungs-Erzeugungsschaltung, um mehrere Steuerspannungen ge mäß Daten einer Signalsequenz zu erzeugen, die durch die Ansteuerung gesendet wird;
mehrere Referenzspannungspuffer, um die Steuerspannungen zu empfangen und um entsprechende Referenzspannungen zu erzeugen; und
eine Auswahlschaltung, um ein Ausgangssignal einer der mehreren Referenzspan nungspuffer gemäß den Daten der Signalsequenz auszuwählen.

Weiter wird gemäß der vorliegenden Erfindung außerdem eine Hybridschaltung zur bidirektionalen Signalübertragung bereitgestellt, bei der Signale in beiden Richtungen über eine Signalübertragungsleitung gesendet und empfangen werden, wobei
die Hybridschaltung eine kapazitive Koppelhybridschaltung ist, welche einen Haltekondensator besitzt, um ein Signal zu halten, und wobei ein Eingangssignal von der Si gnalübertragungsleitung über eine Pufferschaltung zum Haltekondensator geliefert wird und ein Empfangssignal durch Trennen des Empfangssignals von einer Signalleitungsspannung, die durch die Pufferschaltung gepuffert wird, ausgegeben wird.

Die Hybridschaltung kann außerdem eine Referenzspannung-Ausgangsschaltung umfassen, um gemäß einer Ausgangssequenz einer Ansteuerung eine Referenzspannung aus zugeben, um einen Eingangsknoten der kapazitiven Koppelhybridschaltung anzusteuern. Die Referenzspannung-Ausgangsschaltung kann eine Steuerspannung-Erzeugungsschaltung um fassen, um mehrere Steuerspannungen gemäß Daten einer Signalsequenz zu erzeugen, die durch die Ansteuerung ausgesandt werden, mehrere Referenzspannungspuffer, um die Steuer spanmungen zu empfangen und um entsprechende Referenzspannungen zu erzeugen, und eine Auswahlschaltung, um ein Ausgangssignal von einem der mehreren Referenzspannungspuffer gemäß den Daten der Signalsequenz auszuwählen.

Die Hybridschaltung kann ein Ausgangssignal einer Nachbildungsansteuerung empfangen, die ein Signal entsprechend einem Ausgangssignal einer Ansteuerung ausgibt, die ein Signal verstärkt und das verstärkte Signal auf die Signalübertragungsleitung ausgibt, ein Eingangssignal von der Signalübertragungsleitung und eine Referenzspannung, und trennt das empfange Signal zwecks Ausgabe. Die Hybridschaltung kann die Spannung der Signalüber tragungsleitung und die Ausgangsspannung der Nachbildungsansteuerung in Ströme umset zen, wobei ein Umsetzer verwendet wird, und kann veranlassen, daß ein Strom, der der Diffe renz zwischen den umgesetzten Strömen entspricht, in eine Lasteinrichtung fließt, um die Differenz zwischen der Spannung der Signalübertragungsleitung und der Ausgangsspannung der Nachbildungsansteuerung zu erhalten, um dadurch das empfange Signal zur Ausgabe zu trennen. Eine Offsetkompensationsschaltung kann einen ersten Transistor umfassen, und ein erster Haltekondensator kann mit der Lasteinrichtung verbunden sein, zu der Strom vom Um setzer in der Hybridschaltung geliefert wird; und in der Offsetkompensationsschaltung kann während einer Nichtbetriebsperiode der Pufferschaltung der erste Transistor in einer Dioden- Verbund-Konfiguration geschaltet sein, und der erste Haltekondensator kann mit einem Gate des ersten Transistors verbunden sein, wohingegen während einer Betriebsperiode des Puffer speichers die Spannung am ersten Haltekondensator die Gatespannung des ersten Transistors hält.

Der Strom vom Umsetzer kann dadurch gehalten werden, daß eine Halteschaltung mit einer Faltstruktur verwendet wird, die einen zweiten Haltekondensator und einen zweiten Transistor besitzt, und wobei, während einer Abtastperiode, der zweite Haltekondensator mit einem Gate des zweiten Transistors verbunden werden kann, der in einer Dioden-Verbund- Konfiguration geschaltet ist, und während einer Halteperiode der zweite Haltekondensator vom Gate gelöst werden kann und ein Ausgangsstrom von der Halteschaltung mit einer Last einrichtung gekoppelt sein kann, die der Halteschaltung folgt, wodurch eine gewichtete Summe von Signalen erzeugt wird, die bei zwei benachbarten Abtastmomenten genommen wird und dadurch die Entscheidung getroffen wird, wobei die gewichtete Summe verwendet wird.

Gemäß der vorliegenden Erfindung wird außerdem eine Ansteuerschaltung bereit gestellt, die umfaßt:
einen ersten Transistor, der einen ersten Anschluß besitzt, der mit einer Ausgangs signalleitung verbunden ist, einen zweiten Anschluß, der mit einer ersten Spannungsversor gungsleitung verbunden ist, und einen Steueranschluß;
einen zweiten Transistor, der parallel zum ersten Transistor geschaltet ist und der einen ersten Anschluß, einen zweiten Anschluß und einen Steueranschluß hat; und
eine Steuerschaltung, um eine Spannung, die an den Steueranschluß des zweiten Transistors anzulegen ist, gemäß einem Potential der Ausgangssignalleitung zu steuern.

Die erste Spannungsversorgungsleitung kann eine Hochspannungs-Versorgungs leitung sein, und der erste Transistor kann so betrieben werden, die Ausgangssignalleitung hochzuziehen. Die erste Spannungsversorgungsleitung kann eine Niedrigspannungs-Versor gungsleitung sein, und der erste Transistor kann so betrieben werden, die Ausgangssignallei tung nach unten zu ziehen. Die Steuerschaltung kann eine Spannungsverschiebeschaltung sein, die eine Verschiebespannung erzeugt, wobei die Spannung der Ausgangssignalleitung um einen vorgegebenen Wert in einer Näherungsweise verschoben wird, und die die Ver schiebespannung an den Steueranschluß des zweiten Transistors anlegt. Die Spannungsver schiebeschaltung kann die Verschiebespannung durch den fließenden Strom durch die Span nungsverschiebe-Lasteinrichtung, die mit der Ausgangssignalleitung verbunden ist, erzeugen. Die Spannungsverschiebe-Lasteinrichtung und der erste und zweite Transistor können durch den gleichen Kanalleitfähigkeitstypus gebildet sein. Die Ansteuerschaltung kann weiter eine Injektionsschaltung umfassen, um eine Ladung oder einen Strom zu injizieren, um eine Aus schalteänderung zur Einschalteänderung der Spannung, die an den Steueranschluß des zwei ten Transistors angelegt wird, zu beschleunigen, wenn der zweite Transistor vom Ausschalte zustand auf den Einschaltezustand umgeschaltet wird.

Weiter wird gemäß der vorliegenden Erfindung eine Ansteuerschaltung bereitge stellt, die umfaßt:
einen ersten Transistor, der einen ersten Anschluß hat, der mit einer Ausgangssi gnalleitung verbunden ist, einen zweiten Anschluß, der mit einer Hochspannungs-Versor gungsleitung verbunden ist, und einen Steueranschluß, wobei der erste Transistor arbeitet, um die Ausgangssignalleitung hochzuziehen;
einen zweiten Transistor, der parallel zum ersten Transistor geschaltet ist und der einen ersten Anschluß, einen zweiten Anschluß und einen Steueranschluß besitzt;
eine erste Steuerschaltung, um eine Spannung, die an den Steueranschluß des zweiten Transistors angelegt werden soll, gemäß einem Potential der Ausgangssignalleitung zu steuern;
einen dritten Transistor, der einen ersten Anschluß besitzt, der mit der Ausgangs signalleitung verbunden ist, einen zweiten Anschluß, der mit der Niedrigspannungs-Versor gungsleitung verbunden ist, und einen Steueranschluß, wobei der dritte Transistor so arbeitet, die Ausgangssignalleitung nach unten zu ziehen;
einen vierten Transistor, der parallel zum zweiten Transistor geschaltet ist und der einen ersten Anschluß, einen zweiten Anschluß und einen Steueranschluß besitzt; und
eine zweite Steuerschaltung, um eine Spannung, die an den Steueranschluß des vierten Transistors anzulegen ist, gemäß dem Potential der Ausgangssignalleitung zu steuern.

Die Ansteuerschaltung kann eine Differential-Konstantstrom-Ansteuerung sein, und der parallel geschaltete erste und zweite Transistor und der parallel geschaltete dritte und vierte Transistor kann als Last für die Differential-Konstantstrom-Ansteuerung dienen. Die erste Steuerschaltung kann eine erste Verschiebespannungsschaltung sein, die eine erste Ver schiebespannung erzeugt, wobei die Spannung der Ausgangssignalleitung der Ansteuerung um einen vorgegebenen Wert in einer Näherungsweise verschoben wird, und die die erste Verschiebespannung an den Steueranschluß des zweiten Transistors anlegt, und die zweite Steuerschaltung kann eine zweite Verschiebespannungsschaltung sein, welche eine zweite Verschiebespannung erzeugt, wobei die Spannung der Ausgangssignalleitung der Ansteue rung um einen vorgegebene Wert in einer Näherungsweise verschoben wird, und die die zweite Verschiebespannung an den Steueranschluß der vierten Transistors anlegt. Die erste und zweite Spannungsverschiebeschaltung kann die erste bzw. zweite Verschiebespannung erzeugen, wobei der Strom durch die Spannungsverschiebe-Lasteinrichtungen fließt, die mit der Ausgangssignalleitung verbunden sind. Die Spannungsverschiebe-Lasteinrichtungen und der erste bis vierte Transistor können durch den gleichen Kanalleitfähigkeitstypus gebildet sein.

Die Ansteuerschaltung kann weiter eine erste Schaltschaltung umfassen, die zwi schen der ersten Steuerschaltung und dem Steueranschluß des zweiten Transistors eingefügt ist, und eine zweite Schaltschaltung, die zwischen der zweiten Steuerschaltung und dem Steu eranschluß des vierten Transistors eingefügt ist, und wobei, wenn entweder eine Hochzieh- Lasteinrichtung, die aus dem ersten und zweiten Transistor besteht, oder eine Herunterzieh- Lasteinrichtung, die aus dem dritten und vierten Transistor gebildet ist, eingeschaltet wird, kann eine entsprechende der ersten und zweiten Schaltschaltungen eingeschaltet sein und die andere Schaltschaltung kann ausgeschaltet sein. Die Ansteuerschaltung kann weiter eine Hochzieh-Schaltung umfassen, um den Steueranschluß des zweiten Transistors hochzuziehen, und eine Herunterzieh-Schaltung, um den Steueranschluß des vierten Transistors herunterzie hen, und wobei, wenn die erste Schaltschaltung ausgeschaltet wird, die Hochzieh-Schaltung den Steueranschluß des zweiten Transistors hochziehen kann, und, wenn die zweite Schalt schaltung ausgeschaltet wird, die Herunterzieh-Schaltung den Steueranschluß des vierten Transistors herunterziehen kann.

Außerdem wird gemäß der vorliegenden Erfindung eine Ansteuerschaltung bereit gestellt, die aufweist:
einen ersten Transistor, der einen ersten Anschluß hat, der mit einer Ausgangssi gnalleitung verbunden ist, einen zweiten Anschluß, der mit der ersten Spannungslieferleitung verbunden ist, und einen Steueranschluß; und
eine Steuerschaltung, um eine Spannung, die an den Steueranschluß des ersten Transistors anzulegen ist, gemäß einem Steuersignal und einem Potential der Ausgangssi gnalleitung zu steuern.

Die erste Spannungsversorgungsleitung kann eine Hochspannungs-Versorgungs leitung sein, und der erste Transistor kann so arbeiten, die Ausgangssignalleitung nach oben zu ziehen. Die erste Spannungsversorgungsleitung kann eine Niedrigspannungs-Versor gungsleitung sein, und der erste Transistor kann so arbeiten, die Ausgangssignalleitung nach unten zu ziehen. Die Steuerschaltung kann eine Widerstandseinrichtung umfassen, um eine Verbindung zwischen der Ausgangssignalleitung und dem Steueranschluß des ersten Transi stors herzustellen, und eine Widerstandseinrichtung-Steuerschaltung, um den Widerstand der Widerstandseinrichtung durch eine Spannung zu steuern.

Die Steuerschaltung kann eine Schaltung sein, die durch Kombinieren einer Wi derstandseinrichtung und einer Schalteinrichtung gebildet ist. Die Schalteinrichtung kann ein Transistor oder eine Diode sein, und die Steuerschaltung kann eine Ausgangsspannung erzeu gen, deren Abhängigkeit vom Steuersignal und dem Potential der Ausgangssignalleitung durch eine sogenannte Polygonal-Näherungsschaltung erhalten wird. Die Steuerschaltung kann einen Kondensator umfassen, um eine Verbindung zwischen der Ausgangssignalleitung und dem Steueranschluß des ersten Transistors herzustellen. Die Steuerschaltung kann einen Dioden-Verbund-Transistor umfassen, um eine Verbindung zwischen der Ausgangssignallei tung und dem Steueranschluß des ersten Transistors herzustellen. Eine Einrichtung zur Her stellung einer Verbindung zwischen der Ausgangssignalleitung und dem Steueranschluß des ersten Transistors kann aus dem gleichen Leichtförmigkeitstypus wie der erste Transistor ge bildet sein, und eine Schaltung zum Anlegen eines Vorspannung an die Steuerschaltung kann so gesteuert sein, um eine Impedanz bereitzustellen, die auf den Impedanzpegel des ersten Transistors steigt.

Gemäß der vorliegenden Erfindung wird außerdem eine Ansteuerschaltung bereit gestellt, die umfaßt:
einen ersten Transistor, der einen ersten Anschluß besitzt, der mit einer Ausgangs signalleitung verbunden ist, einen zweiten Anschluß, der mit einer Hochspannungs-Versor gungsleitung verbunden ist, und einen Steueranschluß, wobei der erste Transistor arbeitet, die Ausgangssignalleitung hochzuziehen;
eine erste Steuerschaltung, um eine Spannung, die an den Steueranschluß des er sten Transistors anzulegen ist, gemäß einer ersten Steuerspannung und einem Potential der Ausgangssignalleitung zu steuern;
einen zweiten Transistor, der einen ersten Anschluß hat, der mit der Ausgangssi gnalleitung verbunden ist, einen zweiten Anschluß, der mit der Niedrigspannungs-Versor gungsleitung verbunden ist, und einen Steueranschluß, wobei der zweite Transistor so arbei tet, die Ausgangssignalleitung nach unten zu ziehen; und
eine zweite Steuerschaltung, um eine Spannung, die an den Steueranschluß des zweiten Transistors anzulegen ist, gemäß einem zweiten Steuersignal und dem Potential der Ausgangssignalleitung zu steuern.

Die erste und zweite Steuerschaltung können jeweils eine Widerstandseinrichtung umfassen, um eine Verbindung zwischen der Ausgangssignalleitung und dem Steueranschluß eines entsprechenden einen des ersten und zweiten Transistors herzustellen, und eine Wider standseinrichtung-Steuerschaltung, um den Widerstand der Widerstandseinrichtung durch eine Spannung zu steuern. Die erste und die zweite Steuerschaltung können jeweils durch Kombinieren einer Widerstandseinrichtung und einer Schalteinrichtung gebildet sein. Die Schalteinrichtung kann ein Transistor oder eine Diode sein, und die erste und die zweite Steu erschaltung können jeweils eine Ausgangsspannung produzieren, deren Abhängigkeit vom ersten oder zweiten Steuersignal und dem Potential der Ausgangssignalleitung durch eine sogenannte Polygonal-Näherungsschaltung erhalten wird.

Die erste und die zweite Steuerschaltung können jeweils einen Kondensator um fassen, um eine Verbindung zwischen der Ausgangssignalleitung um dem Steueranschluß des ersten Transistors herzustellen. Die erste und zweite Steuerschaltung können jeweils einen Dioden-Verbund-Transistor umfassen, um eine Verbindung zwischen der Ausgangssignallei tung und dem Steueranschluß eines entsprechenden einen des ersten und zweiten Transistors herzustellen. Eine Einrichtung zum Herstellen einer Verbindung zwischen der Ausgangssi gnalleitung und dem Steueranschluß eines entsprechenden einen des ersten und zweiten Tran sistors kann durch den gleichen Leitfähigkeitstypus wie bei dem ersten und zweiten Transistor gebildet sein, und eine Schaltung zum Anlegen einer Vorspannung an die erste und zweite Steuerschaltung kann so gesteuert werden, daß sie eine Impedanz bereitstellt, die auf den Im pedanzpegel des ersten und zweiten Transistors steigt.

Außerdem wird gemäß der vorliegenden Erfindung ein Signalübertragungssystem bereitgestellt, welches eine erste Ansteuerschaltung, eine zweite Ansteuerschaltung und eine Signalübertragungsleitung besitzt, wobei die erste Ansteuerschaltung und die zweite Ansteu erschaltung über die Signalübertragungsleitung gekoppelt sind und wobei die bidirektionale Signalübertragung mit jeder Ansteuerung durchgeführt wird, die als Empfangsanschluß eines Signals wirkt, welches von der anderen über die Signalübertragungsleitung übertragen wird, und wobei jede der ersten und zweiten Ansteuerschaltungen die obigen beschriebenen Merk male umfaßt

Kurzbeschreibung der Zeichnungen

Die vorliegende Erfindung wird besser aus der Beschreibung von bevorzugten Ausführungsformen deutlich, wie diese in bezug auf die beiliegenden Zeichnungen angege ben sind, wobei:

Fig. 1 eine graphische Darstellung ist, die schematisch ein Beispiel eines bidirek tionalen Signalübertragungssystems zeigt;

Fig. 2A und 2B graphische Darstellung sind, um ein Beispiel einer Hybridschal tung für die bidirektionale Signalübertragung nach dem Stand der Technik zu erläutern;

Fig. 3 eine Schaltungsanordnung ist, die den grundsätzlichen funktionellen Aufbau einer Hybridschaltung für die bidirektionale Signalübertragung gemäß eines ersten Modus der vorliegenden Erfindung zeigt;

Fig. 4 eine Schaltungsanordnung ist, die eine Hybridschaltung für die bidirektio nale Signalübertragung als erste Ausführungsform des ersten Modus gemäß der vorliegenden Erfindung zeigt;

Fig. 5 eine Schaltungsanordnung ist, die eine Hybridschaltung für die bidirektio nale Signalübertragung als zweite Ausführungsform des ersten Modus gemäß der vorliegen den Erfindung zeigt;

Fig. 6 eine Schaltungsanordnung ist, die eine Pufferschaltung in einer Hybrid schaltung für die bidirektionale Signalübertragung als dritte Ausführungsform des ersten Mo dus gemäß der vorliegenden Erfindung zeigt;

Fig. 7 eine Schaltungsanordnung ist, die eine Pufferschaltung in einer Hybrid schaltung für die bidirektionale Signalübertragung als vierte Ausführungsform des ersten Mo dus gemäß der vorliegenden Erfindung zeigt;

Fig. 8 eine Schaltungsanordnung ist, die eine Pufferschaltung in einer Hybrid schaltung für die bidirektionale Signalübertragung als fünfte Ausführungsform der ersten Modus gemäß der vorliegenden Erfindung zeigt;

Fig. 9 eine Schaltungsanordnung ist, die eine Pufferschaltung in einer Hybrid schaltung für die bidirektionale Signalübertragung als sechste Ausführungsform des ersten Modus gemäß der vorliegenden Erfindung zeigt;

Fig. 10 eine Schaltungsanordnung ist, die eine Pufferschaltung in einer Hybrid schaltung für die bidirektionale Signalübertragung als siebte Ausführungsform des ersten Modus gemäß der vorliegenden Erfindung zeigt;

Fig. 11 eine Schaltungsanordnung ist, die eine Hybridschaltung für die bidirektio nale Signalübertragung als achte Ausführungsform des ersten Modus gemäß der vorliegenden Erfindung zeigt;

Fig. 12 eine Schaltungsanordnung ist, die eine Pufferschaltung in einer Hybrid schaltung für die bidirektionale Signalübertragung als neunte Ausführungsform des ersten Modus gemäß der vorliegenden Erfindung zeigt;

Fig. 13A, 13B und 13C Diagramme sind, um ein Beispiel einer Ansteuerschaltung nach dem Stand der Technik zu erläutern;

Fig. 14A, 14B 14C und 14D graphische Darstellungen sind, die den grundsätzli chen funktionellen Aufbau einer Ansteuerschaltung gemäß einem zweiten Modus der vorlie genden Erfindung zeigen;

Fig. 15 eine Schaltungsanordnung ist, welche eine erste Ausführungsform der An steuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 16 eine Schaltungsanordnung ist, die eine zweite Ausführungsform der An steuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 17 eine Schaltungsanordnung ist, welche eine dritte Ausführungsform einer Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 18 eine Schaltungsanordnung ist, welche eine vierte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 19 eine Schaltungsanordnung ist, welche eine fünfte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 20 eine Schaltungsanordnung ist, welche eine sechste Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 21 eine Schaltungsanordnung ist, welche eine siebte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 22 eine Schaltungsanordnung ist, welche eine achte Ausführungsform der An steuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 23 eine Schaltungsanordnung ist, welche eine neunte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 24A, 24B und 24C Schaltungsdiagramme sind; die den grundsätzlichen funk tionellen Aufbau einer Ansteuerschaltung gemäß einem dritten Modus nach der Erfindung zeigen;

Fig. 25A und 25B Schaltungsanordnungen sind, die eine zehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigen;

Fig. 26 eine Schaltungsanordnung ist, welche eine elfte Ausführungsform der An steuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 27 eine Schaltung ist, welche eine zwölfte Ausführungsform der Ansteuer schaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 28 eine Schaltungsanordnung ist, welche eine dreizehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 29 eine Schaltungsanordnung ist, welche eine vierzehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 30 eine Schaltungsanordnung ist, welche eine fünfzehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 31 eine Schaltungsanordnung ist, welche eine sechzehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt;

Fig. 32 eine Schaltungsanordnung ist, welche eine siebzehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt; und

Fig. 33 eine Schaltungsanordnung ist, die eine achtzehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt.

Beschreibung der bevorzugten Ausführungsformen

Bevor mit einer ausführlichen Beschreibung der bevorzugten Ausführungsformen eines Empfängers und einer Hybridschaltung für die bidirektionalen Signalübertragung ge mäß einem ersten Modus der vorliegenden Erfindung fortgefahren wird, wird ein Empfänger und eine Hybridschaltung zur bidirektionalen Signalübertragung gemäß dem Stand der Tech nik und das mit dem Stand der Technik verbundene Problem mit Hilfe der Zeichnungen be schrieben.

Fig. 1 ist eine graphische Darstellung, die schematisch ein Beispiel eines bidirek tionalen Signalübertragungssystems zeigt. In Fig. 1 zeigt das Bezugszeichen 1100 einen Emp fänger, 1101 eine Signalübertragungsleitung (bidirektionale Signalübertragungsleitung), 1102 eine Ansteuerung, 1103 eine Nachbildungsansteuerung, 1104 eine Hybridschaltung und 1105 eine Entscheidungsschaltung (getakteter Verstärker). Fig. 1 zeigt ein einfach abgeschlossenes bidirektionales Signalübertragungssystem, wobei jedoch der grundsätzliche Aufbau der glei che ist für ein Differentialsystem. Es sei außerdem angemerkt, daß die vorliegende Erfindung sowohl für eine einfach abgeschlossene Übertragung als auch für eine Differentialübertragung (Komplementärsignal) anwendbar ist, und daß jede der später angegebenen Ausführungsfor men beschrieben wird, wobei der einfach abgeschlossene oder der Differentialaufbau, der gerade geeignet ist, gewählt wird.

Wie in Fig. 1 gezeigt ist, sind die Ansteuerung 1102, welche das zum anderen Ende (Anschluß) zu übertragende Signal (Übertragungssignal) Vs verstärkt und das verstärkte Signal auf die Signalübertragungsleitung 1101 ausgibt, und der Empfänger 1100, der das vom anderen Ende übertragene Signal (Empfangssignal) empfängt, am einen Ende (Anschluß) der Signalübertragungsleitung 1101 vorgesehen. Eine ähnliche Ansteuerung 1102 und ein Emp fänger 1100 sind außerdem am anderen Ende der Signalübertragungsleitung 1101 vorgesehen.

Der Empfänger 1100 umfaßt die Nachbildungsansteuerung 1103, die Hybrid schaltung 1104 und die Entscheidungsschaltung 1105. Die Nachbildungsansteuerung 1103 gibt ein Signal aus, welches dem Übertragungssignal Vs äquivalent ist, welches durch die Ansteuerung 1102 verstärkt und auf die Signalübertragungsleitung 1101 ausgegeben wurde. Die Ausgangsspannung (Ausgangssignal) der Nachbildungsansteuerung 1103 wird als V_replica zur Hybridschaltung 1104 geliefert.

Eine Signaleitungsspannung V_in (Eingangsspannung) von der Signalübertra gungsleitung 1101 wird an die Hybridschaltung 1104 über eine Signalleitung 1140 ausgege ben, an die eine Referenzspannung (vorgeschriebene Gleichspannung) V_ref ebenfalls geliefert wird. Die Entscheidungsschaltung 1105 trifft eine Entscheidung über den logischen Pegel des Eingangssignals im Eingangszeitpunkt eines Taktsignals CLK.

Fig. 2A und 2B sind Diagramme, um ein Beispiel einer Hybridschaltung nach dem Stand der Technik (kapazitive Koppelhybridschaltung) für die bidirektionale Signalübertra gung zu erläutern: Fig. 2A ist eine Schaltungsanordnung, die schematisch die Hybridschal tung 1104 zeigt, und Fig. 2B ist ein Diagramm, das die Beziehung zwischen Daten (Ein gangssignal V_in) und der Zeit t zeigt. In Fig. 2A zeigen die Bezugszeichen 1141 bis 1143 Schalter, und 1144 bezeichnet einen Haltekondensator.

In der in Fig. 2A gezeigten Hybridschaltung sind der erste Schalter 1141 und der zweite Schalter 1142 eingeschaltet, und der Schalter 1143 ist ausgeschaltet. Als Folge davon wird die Signalleitungsspannung V_in von der Signalübertragungsleitung 1101 und die Aus gangsspannung V_replica (Nachbildungsspannung) der Nachbildungsansteuerung 1103 zu den entsprechenden Anschlüssen des Haltekondensators 1144 geliefert. Wenn hierbei die Zeit t = nT (siehe Fig. 2B) ist, wird V_replica(nT)-V_in(nT) durch δen Haltekondensator 1144 gehalten (der Kondensator ist geladen).

Danach werden die Schalter 1141 und 1142 ausgeschaltet, und der Schalter 1143 wird eingeschaltet, das Ausgangssignal SS (das empfangene Signal wird getrennt und ausge geben) der Hybridschaltung 1104 wird zu V_ref+[V_replica(nT)-V_in(nT)], was gleich der Signal leitungsspannung V_in (Eingangssignal) der Signalübertragungsleitung 1101 ist, von dem der Beitrag von Ausgangssignal der Ansteuerung 1102 beseitigt wurde. Die Entscheidungsschal tung 1105 trifft eine Entscheidung über den logischen Pegel des Signals SS, um das Signal, welches vom anderen Anschluß empfangen wird, zu erkennen.

Es ist somit bekannt, eine kapazitive Koppelhybridschaltung 1104 vorzusehen, welche das Empfangssignal trennt, wobei die Differenz zwischen der Signalleitungsspannung V_in und der Nachbildungsspannung V_replica beispielsweise unter Verwendung der kapazitiven Koppelung hergenommen wird. Die kapazitive Koppelhybridschaltung 1104 besitzt den Vor teil einer ausgezeichneten Linearität, hat jedoch den Nachteil, daß der Lade-/Entladestrom zum Laden/Entladen des Kondensators von den Eingangsanschlüssen fließt und dieser Lade- /Entladestrom zur Eingangsseite hin Rauschen (Rückschlagrauschen) erzeugt. In Abhängig keit vom Schaltungsaufbau kann das Rückschlagrauschen von der Entscheidungsschaltung 1105 steigen.

Das heißt, daß bei der bidirektionalen Signalübertragung nach dem Stand der Technik, da die Signalleitungsspannung V_in (Eingangssignal) von der Signalübertragungslei tung 1101 unmittelbar an die Hybridschaltung 1104 ausgegeben wird, der Einfluß des Lade- /Entladestroms usw. aufgrund des Haltekondensators 1144 unmittelbar zur Signalübertra gungsleitung 1101 übertragen werden kann und die Übertragungssignalschwingungsform beeinträchtigen kann, was Fehler bei der Signalübertragung verursacht.

Ausführungsformen eines Empfängers und einer Hybridschaltung für die bidirek tionale Signalübertragung gemäß einem ersten Modus der vorliegenden Erfindung werden anschließend mit Hilfe der Zeichnungen beschrieben.

Fig. 3 ist eine Schaltungsanordnung, die den grundsätzlichen funktionellen Aufbau der Hybridschaltung für die bidirektionale Signalübertragung gemäß dem ersten Modus der vorliegenden Erfindung zeigt. In Fig. 3 ist das Bezugszeichen 1004 die Hybridschaltung, 1005 ist eine Entscheidungsschaltung, 1040 ist eine Pufferschaltung, 1411, 1412, 1421, 1422, 1431 und 1432 sind Schalter, und 1441, 1442, 1451 und 1452 sind Kondensatoren. Fig. 3 zeigt ein bidirektionales Differentialsignalübertragungssystem, wobei jedoch es nennenswert ist, daß die vorliegende Erfindung ebenfalls bei einem einfach abgeschlossenen System an wendbar ist.

Wie in Fig. 3 gezeigt ist, werden bei der Hybridschaltung 1004 nach der vorlie genden Erfindung die Abtastkondensatoren (Haltekondensatoren) 1441 und 1442 geladen und entladen, wobei die Eingangspufferschaltung (Pufferschaltung) 1040 verwendet wird, so daß der Lade-/Entladestrom nicht zur Eingangsseite V_in (Seite der Signalübertragungsleitung 1101) fließt und der Rückschlageffekt (Rückschlagrauschen) reduziert wird.

Wenn die Pufferschaltung 1040 eine Spannungspufferschaltung ist, lädt die Aus gangsspannung der Spannungspufferschaltung (1040) die Kondensatoren 1441 und 1442 hier unmittelbar. Wenn dagegen die Pufferschaltung 1040 ein Umsetzer ist, welcher eine Span nung in einen Strom umsetzt, wird der Ausgangsstrom des Umsetzers zur Halteschaltung ge liefert, die einen Kondensator umfaßt, der parallel mit einem Diode-Verbund-Lasttransistor verbunden ist, und die Spannung, die an diesem Kondensator gehalten wird, wird abgetastet, wie später ausführlich beschrieben wird.

In jedem Fall wird, da der Ladestrom zur Halteeinrichtung (Haltekondensator oder Halteschaltung) von der Pufferschaltung oder dem Umsetzer geliefert wird, der Rückschlagef fekt reduziert.

Wenn die Pufferschaltung verwendet wird, wird die Offsetspannung der Puffer schaltung zu einem Problem, wobei dies jedoch durch Wählen des Eingangssignals auf Null (Verbindung des Eingangs mit einer Referenzspannung) während der Nichtbetriebsperiode der Pufferschaltung und durch Akkumulieren dieses Ausgangssignals (Offsetausgangssignal) in einem Ausgangskondensator kompensiert werden kann. Beispielsweise kann die Kompen sation durch Invertieren des angesammelten Offsetausgangssignals (im Fall einer Differenti alkonfiguration kann dies durch Kreuzen der Signalleitungen erzielt werden) und durch Ver wendung von diesem als Referenzspannung durchgeführt werden.

Auf diese Weise kann gemäß dem ersten Modus der vorliegenden Erfindung, da die Abtastkondensatoren, die notwendig sind, die Hybridschaltung und den Entzerrer zu bil den, der darauf folgt, geladen und entladen werden, wobei die Pufferschaltung verwendet wird, das Rückschlagrauschen reduziert werden, wobei dies beispielsweise den Parallelbetrieb von vielen Empfängern erleichtert.

Fig. 4 ist eine Schaltungsanordnung, die eine Hybridschaltung zur bidirektionalen Signalübertragung als erste Ausführungsform des ersten Modus gemäß der vorliegenden Er findung zeigt. In Fig. 4 ist das Bezugszeichen 1014 eine Pufferschaltung (Sourcefolgeschal- tung als Spannungspufferschaltung), 1015 ist eine Entscheidungsschaltung, 1041 bis 1043 sind Schaltschaltungen und 1044 ist ein Haltekondensator. Die erste Ausführungsform zeigt einen einfach abgeschlossenen Aufbau, wobei jedoch das Grundprinzip das gleiche für einen Differentialaufbau ist.

Wie in Fig. 4 gezeigt ist, besteht die Pufferschaltung 1014 aus einer Sourcefolge schaltung, bei der ein p-Kanal-MOS-Transistor (pMOS-Transistor) 1140a, dessen Gatespan nung über eine Vorspannung Vcp geliefert wird, und ein pMOS-Transistor 1140b, dessen Gatespannung mit einem Eingangssignal (Eingangssignal V_in) geliefert wird, ist seriell zwi schen den Spannungsversorgungsleitungen V_dd und V_SS geschaltet und deren Ausgangssignal wird zum Haltekondensator 1044 über die Umschaltschaltung 1042 geliefert. Die n-Kanal- Senken (n-Senken) der Lasteinrichtung (1140a) und der Eingangseinrichtung (1040b) sind getrennt, so daß der Spannungsverstärkungsfaktor der Sourcefolgeschaltung 1014 in etwa 1 ist.

Die Schaltschaltungen 1041, 1042 und 1043 sind jeweils als Übertragungsgate schaltung aufgebaut, die aus einem pMOS-Transistor, einem nMOS-Transistor und einem Inverter bestehen, die jeweils parallel geschaltet sind und dazu verwendet werden, die Si gnalleitungsspannung (V_in), die Nachbildungsansteuer-Ausgangsspannung (Nachbildungs spannung) V_replica und die Referenzspannung (V_ref) an die jeweiligen Elektroden des Halte kondensators 1044 gesteuert anzulegen. Die Schaltschaltungen 1041 bis 1043 entsprechen den Schaltern 1141 bis 1143, die in Fig. 2A gezeigt sind. Die erste Ausführungsform unter scheidet sich gegenüber der bekannten Hybridschaltung 1104, die in Fig. 2A gezeigt ist, durch das Einbinden der Sourcefolgeschaltung 1014, zu der die Signalleitungsspannung V_in (Ein gangssignal) geliefert wird.

Die Wirkungsweise der Hybridschaltung der ersten Ausführungsform wird nun beschrieben. Zunächst werden vor dem Abtasten die Schaltschaltungen 1041 und 1042 einge schaltet (die Steuersignale S1 und S2, die zu den jeweiligen Schaltschaltungen 1041 und 1042 geliefert werden, werden auf den hohen Pegel "H" gesetzt), und die Schaltschaltung 1043 wird ausgeschaltet (das Steuersignal S3, welches zur Schaltschaltung 1043 geliefert wird, wird auf den niedrigen Pegel "L" gesetzt). Beim Abtasten wird die Schaltschaltung 1041 aus geschaltet (Steuersignal S1 wird auf den niedrigen Pegel "L" gesetzt). Dadurch wird die Dif ferenz zwischen der Signalleitungsspannung V_in und der Nachbildungsspannung V_replica in diesem Augenblick mit dem richtigen Takt (Abtastmoment) im Haltekondensator 1044 gehalten.

In der nächsten Entscheidungsperiode wird die Schaltschaltung 1042 ausgeschaltet (das Steuersignal S2 wird auf den niedrigen Pegel "L" gesetzt), worauf die Schaltung 1043 eingeschaltet wird (das Steuersignal S3 wird auf den hohen Pegel "H" gesetzt), um die Refe renzspannung V_ref an eine Elektrode des Haltekondensators 1044 anzulegen. Als Ergebnis wird eine Spannung, die gleich der Summe der Referenzspannung V_ref und der Differenz zwi schen der Signalleitungsspannung V_in und der Nachbildungsspannung V_replica ist, an den Ein gangsanschluß SS (die andere Elektrode des Haltekondensators 1044) der Entscheidungs schaltung (Entscheidungskomparatorschaltung) 1015 angelegt. Das empfange Signal kann korrekt dadurch identifiziert werden, wobei eine Entscheidung bezüglich dieses Werts in der Entscheidungsschaltung 1015 getroffen wird.

Fig. 5 ist eine Schaltungsanordnung, die eine Hybridschaltung für die bidirektio nale Signalübertragung als zweite Ausführungsform des ersten Modus gemäß der vorliegen den Erfindung zeigt.

Wie in Fig. 5 gezeigt ist, sind bei der zweiten Ausführungsform Umsetzer 1045 und 1046 zum Durchführen der Spannungs-Strom-Umsetzung und Lasteinrichtungen 1047 und 1048 vor einem Entscheidungskomparator 1025 angeordnet (entsprechend beispielsweise der Entscheidungsschaltung 5 in Fig. 3).

Die Umsetzer 1045 und 1046 sind jeweils so aufgebaut, daß sie ein herkömmli ches Differentialpaar von nMOS-Transistoren verwenden, und die Lasteinrichtungen 1047 und 1048 sind jeweils so aufgebaut, daß sie einen pMOS-Transistor verwenden, der auf den Konstantstrommodus vorgespannt ist. Die Umsetzer umfassen den Hauptumsetzer 1046 (t = nT) und den Sub-Umsetzer 1045 (t = (n-1)T) zum Entzerren, und durch Subtrahieren des vorhandenen Werts, der mit einem Koeffizienten (x) multipliziert wird, vom nächsten Bitzeit punkt, um [S(nT)-xS(n-1)T)] zu erhalten und somit durch Kompensieren der Intersymbol- Interferenz im Empfangssignal (Signale SS+ und SS- in Fig. 3), das durch die Hybridschal tung getrennt ist, wird es möglich, die Genauigkeit der Signalentscheidung zu verbessern oder die Signalübertragungsentfernung zu erweitern. Die Zeichen Vcp und Vcn bezeichnen Vor spannungen, die entsprechend an den pMOS- bzw. nMOS-Transistoren angelegt werden. Der Wert des Koeffizienten x wird durch die abfallende Flanke des Stroms des nMOS-Differenti alpaars eingestellt.

Fig. 6 ist eine Schaltungsanordnung, welche eine Pufferschaltung 1400 in einer Hybridschaltung zur bidirektionalen Signalübertragung als dritte Ausführungsform des ersten Modus gemäß der vorliegenden Erfindung zeigt.

Wie in Fig. 6 gezeigt ist, umfaßt die Pufferschaltung 1400 der dritten Ausfüh rungsform die pMOS-Transistoren 1401 und 1402, die nMOS-Transistoren 1403 bis 1405 und die Polysilizium-Widerstände 1406 bis 1409, und ist als Spannungspufferschaltung ausgebil det, wobei die Polysilizium-Widerstände 1408 und 1409 als Last und die Polysilizium-Wider stände 1406 und 1407 für eine Source-Entkopplung verwendet werden.

Hier beträgt der Verstärkungsfaktor der Pufferschaltung 1400 der dritten Ausfüh rungsform beispielsweise 3, und dieser Verstärkungswert kann durch das Widerstandsverhält nis der Polysilizium-Widerstände genau festgelegt werden. Da bei der dritten Ausführungs form der Verstärkungsfaktor der Pufferschaltung (1400) in der ersten Stufe 3 beträgt, besteht der Vorteil darin, daß der Eingangssignal-Offset der Entscheidungsschaltung in der nächsten Stufe (siehe Entscheidungsschaltung 5 in Fig. 3) entsprechend kleiner wird, wenn dieser auf das Eingangssignal der ersten Stufe bezogen wird. Wie bei der Pufferschaltung in der ersten Stufe kann, da die Impedanz der Signalübertragungsleitung nur ungefähr 50 Ohm beträgt, die Stärke der Eingangseinrichtungen beispielsweise größer gemacht werden (durch Vergrößern der Gatelänge und der Gatebreite der Transistoren 1403 und 1404), wodurch als Folge davon der Eingangssignaloffset relativ klein gemacht werden kann.

Fig. 7 ist eine Schaltungsanordnung, die eine Pufferschaltung in einer Hybrid schaltung zur bidirektionalen Signalübertragung als vierte Ausführungsform des ersten Mo dus gemäß der vorliegenden Erfindung zeigt. Die Pufferschaltung der vierten Ausführungs form ist wie eine Sourcefolgeschaltung (1024) aufgebaut, die einen Spannungsverstärkungs faktor von 1 hat, und ein Koppelkondensator (1243) wird auf der Eingangsseite verwendet, um den Einfluß des Eingangsoffsets zu löschen.

In der Nichtbetriebsperiode (Resetperiode) der Pufferschaltung (Sourcefolge schaltung) 1024 sind die Schalter 1043c und 1043d eingeschaltet und die Schalter 1043a und 1043b sind ausgeschaltet, so daß die Eingangsseite des Koppelkondensators 1243 vom Ein gangsanschluß getrennt ist und mit dem Ausgang der Pufferschaltung 1024 verbunden ist. In diesem Zeitpunkt wird der eingangsseitige Anschluß der Pufferschaltung (das Gate des Tran sistors 1242) des Koppelkondensators 1243 auf die Referenzspannung V_r geladen (beispiels weise auf die niedrige Versorgungsspannung V_SS). Wenn die Ausgangsspannung der Puffer schaltung in diesem Zeitpunkt als V_off bezeichnet wird, ist die Spannung, die an den Koppel kondensator 1243 angelegt ist, V_r-V_off. Es kann eine andere Spannung, beispielsweise nicht die niedrige Lieferspannung V_SS, beispielsweise V_dd/2 als Referenzspannung V_r verwendet werden.

In der Betriebsperiode der Pufferschaltung werden die Schalter 1043c und 1043d ausgeschaltet und der Schalter 1043a wird eingeschaltet, so daß der Kondensator 1243 seriell mit dem Eingang (Eingangssignal V_in) verbunden ist. Da der Verstärkungsfaktor der Puffer schaltung 1024 fast 1 ist, wird die Offsetspannung, die am Ausgang der Pufferschaltung 1024 auftritt, durch die Offsetspannung, die sich im Kondensator 1243 angesammelt hat, gelöscht. Hier wird die Vorspannung V_cp an das Gate des Transistors 1241 angelegt. Die Schalter 1041, 1042 und 1043b sind Schalter für den Hybridbetrieb.

Auf diese Weise besteht gemäß der vierten Ausführungsform, obwohl der Span nungsverstärkungsfaktor der Pufferschaltung (Sourcefolgeschaltung) 1024 1 beträgt, der Vorteil, daß die Offsetspannung der Pufferschaltung insgesamt beinahe fast vernachlässigbar ist, da die Offsetspannung durch den Koppelkondensator 1243 gelöscht ist. Obwohl weiter der Koppelkondensator 1243 verwendet wird, ist, da die Last von dem eingangsseitigen Signal leitungssignal V_in als serielle Verbindung des Koppelkondensators 1243 und des Sourcefolge- Eingangskondensators 1044 angesehen wird, die Eingangskapazität klein genug, so daß das Problem der Rückschlagstörung (des Rückschlagrauschens) usw. nicht auftritt.

Fig. 8 ist eine Schaltungsanordnung, die eine Pufferschaltung in einer Hybrid schaltung für die bidirektionale Signalübertragung als fünfte Ausführungsform des ersten Modus gemäß der vorliegenden Erfindung zeigt.

Wie aus einem Vergleich von Fig. 4 und 8 deutlich wird, umfaßt die fünfte Aus führungsform eine Referenzspannungs-Ausgangsschaltung 1030, welche die Referenzspan nung V_ref, die bei der ersten Ausführungsform beschrieben wurde, ausgibt. Für die Referenz spannung V_ref, die über die kapazitive Koppelhybridschaltung während der Entscheidungspe riode zu verbinden ist, wählt die Referenzspannung-Ausgangsschaltung 1030 die Referenz spannung V_ref00, V_ref01, V_ref10 oder V_ref11 für die Ausgangsspannung in Abhängigkeit davon aus, ob die letzten zwei Bits der Signalfolge, die durch die Ansteuerung geliefert werden, die auf der gleichen Seite wie beim Empfänger vorgesehen sind, "00", "01", "10" oder "11" betragen, und kompensiert somit die Differenz zwischen dem Ausgangssignal der Nachbil dungsansteuerung (1103 in Fig. 1) und dem Ausgangssignal der Ansteuerung (1102 in Fig. 1), die gerade das Signal ausgibt.

Insbesondere umfaßt die Referenzspannung-Ausgangsschaltung 1030: eine Steuer spannung-Erzeugungsschaltung 1300, die mehrere (beispielsweise 4) Steuerspannungen V00, V01, V10 und V11 gemäß den Daten (beispielsweise 2 Bits) der Signalfolge erzeugt, die durch die Ansteuerung ausgesandt wird, mehrere Referenzspannungspuffer 1035, 1036, 1037 und 1038, welche die Steuerspannungen V00, V01, V10 und V11 empfangen und die Refe renzspannungen V_ref00, V_ref01, V_ref10 bzw. V_ref11 erzeugen, und Schalter 1031, 1032, 1033 und 1034, die dazu verwendet werden, eine der mehreren Referenzspannung-Pufferausgänge (V_ref00, V_ref01, V_ref10 bzw. V_ref11) in Abhängigkeit von den Daten der Signalfolge auszuwählen Die Steuerspannung-Erzeugungsschaltung 1300 kann so aufgebaut sein, daß beispielsweise ein D/A-Umsetzer verwendet wird. Die Steuerspannungen V00, V01, V10 und V11, die die Steuerspannung-Erzeugungsschaltung 1300 ausgibt, können automatisch, beispielsweise nachdem der Empfänger (das Gerät) eingeschaltet ist, gewählt werden.

Auf diese Weise kann gemäß der fünften Ausführungsform ein genaueres Emp fangssignal zur Ausgabe durch Kompensation der Differenz zwischen dem Signal für die Nachbildungsansteuerung und der beitragenden Spannung von der Ansteuerung getrennt wer den, die tatsächlich entfernt werden sollte (die Differenz hängt von der Signalfolge, die gerade übertragen wird, ab). In diesem Fall kann ebenfalls durch Koppeln der Referenzspannung mit dem Haltekondensator nicht unmittelbar, sondern über die Pufferschaltung ein guter Signal empfang erhalten werden, der frei von einer wechselseitigen Interferenz zwischen Empfän gern ist.

Fig. 9 ist eine Schaltungsanordnung, die eine Pufferschaltung in einer Hybrid schaltung für die bidirektionale Signalübertragung als sechste Ausführungsform des ersten Modus gemäß der vorliegenden Erfindung zeigt.

Bei der sechsten Ausführungsform ist die Hybridschaltung (Pufferschaltung) 1604 so aufgebaut, daß kein Spannungsausgangspuffer verwendet wird, sondern Umsetzer verwen det werden, um eine Spannungs-Strom-Umsetzung durchzuführen.

Insbesondere sind die Umsetzer, wie in Fig. 9 gezeigt ist, so aufgebaut, daß nMOS-Differentialpaare (Transistoren 1642, 1643 und 1646, 1647) verwendet werden, und die Ströme von dem Umsetzer (Transistoren 1642 und 1643), die durch Differential (Kom plementär) Eingangssignale V_in+ und V_in- angesteuert werden, und vom Umsetzer (Transisto ren 1646 und 1647), der durch die Differentialnachbildungsspannungen (Nachbildungsan steuerausgangssignale) V_replica+ und V_replica- angesteuert wird, sind mit einem Paar von pMOS-Lasten 1641 und 1645 gekoppelt, wodurch ein Strom von dem anderen subtrahiert wird, um einen Hybridschaltungsbetrieb zu erreichen. Die Spannung V_cp ist die Spannung, um die pMOS-Tansistoren 1641 und 1645 vorzuspannen, während die Spannung V_cn die Span nung ist, um die nMOS-Transistoren 1644 und 1648 vorzuspannen.

Auf diese Weise besteht gemäß der sechsten Ausführungsform, da nicht die Not wendigkeit besteht, einen Kondensator zu laden und zu entladen, der Vorteil darin, daß die Rückschlagstörung sehr klein ist.

Fig. 10 ist eine Schaltungsanordnung, die eine Pufferschaltung in einer Hybrid schaltung zur bidirektionalen Signalübertragung als siebte Ausführungsform des ersten Mo dus gemäß der vorliegenden Erfindung zeigt:

Die siebte Ausführungsform verwendet ebenfalls Umsetzer als Hybridschaltung (Pufferschaltung) 1604 wie bei der vorhergehenden sechsten Ausführungsform, unterscheidet sich jedoch durch das Einbinden einer Offset-Kompensationsschaltung 1605, die parallel zu den Lasteinrichtungen geschaltet ist, um den Eingangsoffset zu kompensieren.

Wie in Fig. 10 gezeigt ist, umfaßt die Offsetkompensationsschaltung 1605 die Schalter 1651 und 1654, nMOS-Transistoren 1652 und 1655 und Haltekondensatoren 1653 und 1656.

Während der Nichtbetriebsperiode der Pufferschaltung sind alle Eingänge (V_in+, V_in-, V_replica+ und V_replica-) beispielsweise mit der Referenzspannung (beispielsweise der hohen Versorgungsspannung V_dd) verbunden, und es wird erlaubt, daß der Ausgangsstrom (entspre chend dem Offset) der Pufferschaltung in diesem Zeitpunkt in die Offset-Kompensations schaltung 1605 fließt. In diesem Zeitpunkt sind die Schalter 1651 und 1654 eingeschaltet, so daß die Gatespannungen (Source-Gate-Spannungen) der Transistoren 1652 und 1655 in den Haltekondensatoren 1653 bzw. 1656 angesammelt werden.

Wenn eine Entscheidung bezüglich des Empfangssignals in der Entscheidungs schaltung 1005 getroffen wird, werden die Schalter 1651 und 1654 ausgeschaltet (geöffnet), um die Gate-Drain-Verbindungen der Transistoren 1652 und 1655 zu unterbrechen. Dies be wirkt, daß die Gatespannungen, die in den Haltekondensatoren 1653 und 1656 gehalten wer den, zu den jeweiligen Transistoren 1652 und 1655 geliefert werden, und der Strom, der von der Offset-Kompensationsschaltung 1605 ausgegeben wird, daher gleich dem Offsetstrom während der Nichtbetriebsperiode der Pufferschaltung ist. Als Folge davon wird der Offset strom von den Lasteinrichtungen subtrahiert, wodurch der Umsetzer-Offset somit kompen siert wird.

Da bei der siebten Ausführungsform der Offset der Pufferschaltung kompensiert werden kann, ohne durch die Rückschlagstörung auf die Eingangsseite beeinträchtigt zu wer den, wird ein genauerer Signalempfang möglich.

Fig. 11 zeigt eine Schaltungsanordnung, die eine Hybridschaltung zur bidirektio nalen Signalübertragung als achte Ausführungsform des ersten Modus gemäß der vorliegen den Erfindung zeigt.

Wie in Fig. 11 gezeigt ist, werden bei der achten Ausführungsform die Ausgangs ströme des Umsetzers 1046 über eine sogenannte Kaskadenverbindung in die pMOS-Lastein richtungen 1741 und 1742 geliefert, und, unter Verwendung einer Faltstruktur, mit einer Hal teschaltung 1606 verbunden, die unter Verwendung von nMOS-Einrichtungen aufgebaut ist. Die Offset-Kompensationsschaltung 1605 ist hier die gleiche wie die, die bei der siebten Aus führungsform verwendet wird, weshalb deren Beschreibung hier nicht wiederholt wird.

Die Halteschaltung 1606 umfaßt die Schalter 1661 und 1664, die Transistoren 1662 und 1665 und die Kondensatoren 1663 und 1666, ähnlich wie bei der Offset-Kompen sationsschaltung 1605. Die Halteschaltung 1606 umfaßt außerdem einen Schalter 1671 und einen Transistor 1672, die zwischen der Source und dem Drain des Transistors 1662 geschal tet sind, und einen Schalter 1673 und einen Transistor 1674, die zwischen der Source und dem Drain des Transistors 1666 geschaltet sind.

Zunächst sind alle Schalter 1661, 1664, 1671 und 1673 in der Halteschaltung 1606 in der Abtastperiode eingeschaltet, und sie werden in dem Augenblick ausgeschaltet, wo die Abtastung endet. Dadurch werden die laufenden Werte am Ende des Abtastens der vorherigen Bitzeit t = (n-1)T in den jeweiligen Kondensatoren 1663 und 1666 gehalten. Die laufenden Werte, die am Ende der Abtastung hergenommen werden, werden dann mit den pMOS-Last einrichtungen (Transistoren 1741 und 1742) gekoppelt und dazu verwendet, die Signalspan nung zu bilden, für die die Entscheidungsschaltung 1005 eine Entscheidung während der Ent scheidungsperiode trifft.

Danach werden alle Schalter 1661, 1664, 1671 und 1673 in der Halteschaltung 1606 ausgeschaltet, und es wird die Entzerrung durch Subtrahierung des Signalwerts ((n-1)T) der vorherigen Bitzeit t = (n-1)T, die mit einem Koeffizienten multipliziert wurde, vom Si gnalwert der nächsten Bitzeit t = nT durchgeführt. Das heißt, daß das Empfangssignal durch Bestimmen des Werts des Koeffizienten entzerrt werden kann, indem die Stärke der Transi storen 1662 und 1665 und die Stärke der Transistoren 1672 und 1674 in der Halteschaltung 1606 eingestellt wird.

Da auf diese Weise bei der achten Ausführungsform die Offset-Kompensation und die Empfangssignal-Entzerrung dadurch durchgeführt werden kann, daß die Umsetzerpuffer schaltung mit einer reduzierten Rückschlagstörung verwendet wird, wird ein guter Signal empfang mit einem reduzierten Offset und einer reduzierten Intersymbol-Störung möglich.

Fig. 12 ist eine Schaltungsanordnung, welche eine Pufferschaltung in einer Hybrid schaltung für die bidirektionale Signalübertragung als neunte Ausführungsform des ersten Modus gemäß der vorliegenden Erfindung zeigt. In Fig. 12 bezeichnen die Bezugszeichen 1841 und 1844 Stromquellen, 1842 und 1840a sind nMOS-Transistoren, und 1843 und 1840b bezeichnen pMOS-Transistoren.

Bei der neunten Ausführungsform verwendet die Pufferschaltung eine Gegentakt- Ausgangskonfiguration, die aus dem nMOS-Transistor 1840a und dem pMOS-Transistor 1840b besteht. Im allgemeinen wird eine Gegentakt-Sourcefolger-Ausgangsstufe nicht in gro ßem Umfang verwendet, da die Ausgangsamplitude begrenzt ist, wobei jedoch diese bei Ver wendung in der Eingangsstufe wie bei dieser Ausführungsform keinerlei Schwierigkeit zeigt.

Auf diese Weise hat die neunte Ausführungsform wegen ihrer Gegentakt-Konfigu ration den Vorteil eines Hochgeschwindigkeitsbetriebs, da im Gegensatz zu dem Fall von herkömmlichen Sourcefolgern Anstiegsgeschwindigkeitsbegrenzungen aufgrund des La dens/Entladens durch die Konstantstromvorspannung nicht auftritt.

Wie oben beschrieben kann gemäß jeder Ausführungsform des ersten Modus der vorliegenden Erfindung eine Hybridschaltung, die für die bidirektionale Übertragung verwen det wird, die in der Lage ist, effektiv die Bandbreite einer Signalübertragungsleitung zu nut zen, realisiert werden, ohne das diese das Problem der Rückschlagstörung zur Folge hat. Das heißt, daß ein Empfänger und eine Hybridschaltung zur bidirektionalen Übertragung bereitge stellt werden können, die das Problem der Rückschlagstörung lösen, die eine kapazitive Kopplungshybridschaltung auf ihrer Eingangsseite hat.

Bevor nun mit einer ausführlichen Beschreibung von bevorzugten Ausführungs formen einer Ansteuerschaltung und eine Signalübertragungssystems gemäß dem zweiten und dritten Modus nach der vorliegenden Erfindung fortgefahren wird, wird eine Ansteuerschal tung und ein Signalübertragungssystem nach dem Stand der Technik und das mit dem Stand der Technik verbundene Problem mit Hilfe der Zeichnungen beschrieben.

Fig. 13A, 13B und 13C sind Darstellungen, um ein Beispiel der Ansteuerschaltung nach dem Stand der Technik zu erläutern: Fig. 13A zeigt einen Inverter als ein Beispiel der Ansteuerschaltung, Fig. 13B zeigt die Kennlinie, wenn der p-Kanal-MOS-Transistor (pMOS) eingeschaltet ist, und Fig. 13C zeigt die Kennlinie, wenn ein n-Kanal-MOS-Transistor (nMOS) eingeschaltet ist. In Fig. 13A bezeichnet das Bezugszeichen 100 die Ansteuerschal tung (C-MOS-Inverter), 101 den pMOS-Transistor und 102 den nMOS-Transistor.

Für die bekannte Signalansteuerung (Ansteuerschaltung 100) wird der beispiels weise in Fig. 13A gezeigte Gegentaktinverter im großen Umfang verwendet. Die Impedanz dieser Inverteransteuerschaltung 100 wird mit dem Anstieg der Drain-Source-Spannung der Ausgangstransistoren 101 und 102 vergrößert, da die I-V-Kennlinien der Transistoren Sätti gungskennlinien sind.

Das heißt, daß, wie in Fig. 13B und 13C gezeigt ist, die Ströme (Iout und -Iout), die durch die Ausgangstransistoren 101 und 102 fließen, sich nicht linear als Funktion der Anschlußspannung (Vout) ändern, wobei sie Kennlinien zeigen, die von der idealen geraden Linie um mehrere 10% versetzt sind.

Wenn somit die bidirektionale Übertragung durchgeführt wird, indem diese An steuerschaltung 100 verwendet wird, können Fehler, die beispielsweise mehreren 10% vom Übertragungsausgangssignal äquivalent sind, aufgrund der Impedanznichtlinearität auftreten, und, wenn das Empfangssignal abgefallen ist, kann eine Situation auftreten, wo das Emp fangssignal kaum unterschieden werden kann.

Anschließend werden Ausführungsformen einer Ansteuerschaltung und eines Si gnalübertragungssystems gemäß dem zweiten und dritten Modus nach der vorliegenden Er findung mit Hilfe der Zeichnungen beschrieben.

Fig. 14A, 14B, 14C und 14D sind Diagramme, die den grundsätzlichen funktio nellen Aufbau der Ansteuerschaltung gemäß dem zweiten Modus nach der vorliegenden Er findung zeigen. Fig. 14A zeigt den Strom Id (Drainstrom), der durch einen Transistor Tr fließt, wenn die Drainspannung mit Vd, die Sourcespannung mit Vs und die Gatespannung mit Vg wird; Fig. 14B zeigt den Strom I1, der durch einen Transistor Tr1 fließt, wenn die Sourcespannung Vs auf V0 gesetzt ist und die Gatespannung Vg konstant gehalten wird; und Fig. 14C zeigt den Strom I2, der durch einen Transistor Tr2 fließt, wenn die Sourcespannung Vs auf V0 gesetzt wird und die Gatespannung Vg auf eine Spannung gesetzt wird, die von der Drainspannung Vd um eine vorherbestimmte Spannung (Vth) über eine Schiebeeinheit SFT versetzt ist. Fig. 14D zeigt den Strom I1 von Fig. 14B, den Strom I2 von Fig. 14C und die Summe dieser Ströme I1 und I2 (I1 + I2).

Die Ansteuerschaltung gemäß dem zweiten Modus der vorliegenden Erfindung ist so aufgebaut, eine Ausgangsimpedanz mit einer hohen Linearität zu erzeugen, wobei der erste Transistor Tr1 und der zweite Transistor Tr2 parallel geschaltet sind, so daß die Sättigungs kennlinie des ersten Transistors Tr1 durch den Strom gelöscht wird, der durch den zweiten Transistor Tr2 fließt.

Anschließend wird analisiert, wenn der erste und der zweite Transistor Tr1 und TR2 eine gleiche Kennlinie haben und die gleiche Quadrat-Bereichs-Kennlinie haben, wie anschließend gezeigt ist. Die folgende Beschreibung beschäftigt sich mit Einrichtungen, die nach unten gezogen werden, wobei nMOS-Transistoren verwendet werden, wobei die gleiche Analyse sich auf Einrichtungen richtet, die nach oben gezogen werden, wobei pMOS-Transi storen verwendet werden.

Zunächst wird die Transistorkennlinie angegeben durch

Id = β[Vg-Vth-Vs).(Vd-Vs)-Vd-Vs)²/2]

wobei die Referenzzeichen Vd, Vs und Vg die Drainspannung, die Sourcespan nung bzw. die Gatespannung bezeichnen und Vth die Schwellenwertspannung bezeichnet. Wegen der Herunterzieh-Konfiguration liegt die Sourcespannung Vs bei 0 V (Vs = 0).

Wenn die Gatespannung Vg des Transistors konstant ist (Vg = const), wird der Leitwert Gd des Drain angegeben durch δ/IδVd, und daher gilt

Gd = β[Vg-Vth-Vd]

Wenn man die Tatsache betrachtet, daß die Strom-Spannungs-Kennlinie nach oben konvex ist, nimmt der Leitwert Gd mit Vd ab.

Wenn die Transistor-Gatespannung Vg = Vth+Vd beträgt, d. h., wenn die Ga tespannung als Funktion der Ausgangsspannung Vd der Ansteuerschaltung variiert wird, wird durch Substituieren von Vg = Vth+Vd in der Gleichung des Stroms und durch Differenzieren von diesem mit Vd der Leitwert des Drain zu

Gd' = β[Vg-Vs] = βVd

Das heißt, da die Strom-Spannungs-Kennlinie nach untenhin konvex ist, nimmt der Leitwert mit der Ausgangsspannung Vd der Ansteuerschaltung zu.

Wenn somit diese beiden Transistoren parallel geschaltet sind, ist der gesamte Leitwert die Summe aus Gd+Gd', und wird angegeben durch

Gd+Gd' = β[Vg-Vth]

wobei Vg die Gatespannung der Gatespannungs-Konstant-Einrichtung ist.

Wie oben beschrieben kann durch Parallelschalten der beiden Transistoren (des er sten und des zweiten Transistors) die Abhängigkeit vom Leitwert für die Drainspannung Vd (Signalspannung: Ausgangsspannung der Ansteuerschaltung) eliminiert werden.

Gemäß der vorliegenden Erfindung kann die Sättigungskennlinie für einen Transi stor für die nach unten konvexe Strom-Spannungs-Kennlinie der anderen Einrichtung, die parallel geschaltet ist, kompensiert werden, und eine Innenimpedanz, die eine ausgezeichnete Linearität in bezug auf die Spannung besitzt, kann erreicht werden. Das heißt, daß eine In nenimpedanz, die eine ausgezeichnete Linearität hat, durch Kompensation der Nichtlinearität in der Strom-Spannungs-Kennlinie des Transistors erreicht werden kann, und eine Ansteuer schaltung, deren Ausgangsimpedanz relativ spannungsunabhängig ist, kann unter Verwen dung dieser Innenimpedanz als Lasteinrichtung für die Ansteuerschaltung realisiert werden.

Fig. 15 ist eine Schaltungsanordnung, die eine erste Ausführungsform der Ansteu erschaltung gemäß der vorliegenden Erf 40731 00070 552 001000280000000200012000285914062000040 0002010113822 00004 40612indung zeigt. In Fig. 15 bezeichnen die Bezugszei chen 1 und 2 pMOS-Transistoren, 3 eine Gatespannung-Erzeugungsschaltung (Spannungs verschiebeschaltung), 4 eine Ausgangssignalleitung und 5 und 6 nMOS-Transistoren.

Wie in Fig. 15 gezeigt ist, hat in der Ansteuerschaltung der ersten Ausführungs form der erste Transistor 1 eine Source, die mit der Hochspannungs-Versorgungsleitung Vdd verbunden ist, einen Drain, der mit der Ausgangssignalleitung 4 verbunden ist, und ein Gate, welches mit der Niedrigspannung-Versorgungsleitung Vss verbunden ist. Der zweite Transi stor 2 ist parallel zum ersten Transistor 1 geschaltet, und das Ausgangssignal der Gatespan nungs-Erzeugungsschaltung 3 wird an das Gate des zweiten Transistors 2 angelegt. Die Drains der Transistoren 1 und 2 sind miteinander gekoppelt und sind mit der Ausgangssi gnalleitung 4 wie auch mit dem Drain des Transistors 5 verbunden, dessen Source mit der Niedrigspannung-Versorgungsleitung Vss über den Transistor 6 verbunden ist, dessen Gate mit einer Vorspannung Vcn beliefert wird. Hier wird das Gate des Transistors 5 mit einem Eingangssignal (IN) beliefert.

Die Gatespannungs-Erzeugungsschaltung 3, die die Gatespannung des Transistors 2 steuert, umfaßt pMOS-Transistoren 31 und 32 und nMOS-Transistoren 33, 34 und 35 und legt die Spannung der Ausgangssignalleitung 4, nachdem diese verschoben ist, an das Gate des Transistors 2 an.

Insbesondere nimmt in der Ansteuerschaltung nach der ersten Ausführungsform die Gatespannungs-Erzeugungsschaltung 3 die Spannung der Signalleitung 4 in einen Puffer mit dem Verstärkungsfaktor 1 hinein und steuert das Gate des Transistors 2 durch deren Aus gangsspannung an. Bei der ersten Ausführungsform wird der Strom, der von der Konstant- Strom-Ansteuerung, die durch die nMOS-Transistoren 5 und 6 aufgebaut ist, geliefert wird, an die pMOS-Einrichtungen (Transistoren 1 und 2) angelegt, um eine Ausgangsspannung zu erzeugen. Da hier die Gatespannung des Transistors 2 mit der Signalspannung sich ändert, wird die Strom-Spannungs-Kennlinie des Transistors 2 durch eine konvexe Kurve nach unten dargestellt, um so die Sättigungskennlinie des Transistors 1 zu kompensieren. Als Ergebnis nimmt die Spannungsabhängigkeit von der Impedanz der Lasteinrichtungen (parallele Transi storen 1 und 2) ab, und die Impedanz zeigt eine gute Linearität.

Fig. 16 ist eine Schaltungsanordnung, die eine zweite Ausführungsform der An steuerschaltung gemäß der vorliegenden Erfindung zeigt.

Die zweite Ausführungsform unterscheidet sich gegenüber der obigen ersten Aus führungsform dahingehend, daß Lasteinrichtungspaare 112, 113 und 114 und 115 mit einer Spannungsmodusansteuerung und nicht mit einer Konstantstromansteuerung in Reihe ge schaltet sind. Die Bezugszeichen 117 und 118 bezeichnen jeweils einen Puffer mit dem Ver stärkungsfaktor 1 (Gatespannungs-Erzeugungsschaltung).

Wie in Fig. 16 gezeigt ist, bestehen die Lasteinrichtungen aus den pMOS-Transi storen 112 und 113 und den nMOS-Transistoren 114 und 115, und eine Spannung in Abhän gigkeit von der Signalleitungsspannung (OUT) wird an das Gate eines jeden der Transistoren 113 und 115 angelegt.

Bei der zweiten Ausführungsform wird die Signalleitungsspannung (IN) unmittel bar an das Gate eines jeden der Transistoren 111 und 116 angelegt, und, wenn der pMOS- Transistor 111 eingeschaltet ist, ist der nMOS-Transistor 116 ausgeschaltet, und es wird der gesamte Laststrom, der durch die nach oben gezogene Lasteinrichtung (Transistoren 112 und 113) fließt, als Signalstrom außerhalb der Ansteuerschaltung genommen. Wenn umgekehrt der pMOS-Transistor 111 ausgeschaltet ist, ist der nMOS-Transistor 116 eingeschaltet, und es wird der gesamte Laststrom, der durch die nach unten gezogene Lasteinrichtung (Transistoren 114 und 115) fließt, als Signalstrom außerhalb der Ansteuerschaltung genommen (der ge samte Signalstrom fließt durch die nach unten gezogene Lasteinrichtung). Als Ergebnis kann der Stromverbrauch verglichen mit der ersten Ausführungsform reduziert werden (um die Hälfte).

Fig. 17 ist eine Schaltungsanordnung, welche eine dritte Ausführungsform der An steuerschaltung gemäß der vorliegenden Erfindung zeigt. In Fig. 17 zeigen die Bezugszeichen 201, 202, 301 und 302 Lasteinrichtungen, die aus pMOS-Transistoren gebildet sind, 203 und 303 sind nMOS-Differentialpaar-Transistoren, 200 ist ein Strombegrenzungstransistor (nMOS-Vorspannungstransistor), und 206 und 306 sind Puffer (Gatespannungs-Erzeugungs schaltungen).

Wie in Fig. 17 gezeigt ist, ist bei der dritten Ausführungsform die Stromansteue rung als nMOS-Differential-Paar ausgebildet, und deren Ausgangsstrom wird an die pMOS- Lasteinrichtungen 201, 202, 301 und 302 angelegt. Da die Drainspannung des Strombegren zungstransistors 200 zum Erzeugen eines konstanten Stroms als Konstant-Strom-Ansteuerung im wesentlichen konstant gehalten wird, bietet die dritte Ausführungsform die Vorteile, daß sich die Umschaltzeit verbessert, und daß sich die Eingangsspannung-Rückweisungskennlinie für den gemeinsamen Modus verbessert, was den Widerstand gegenüber einer Störung stei gert.

Fig. 18 ist eine Schaltungsanordnung, welche eine vierte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt.

Der allgemeine Aufbau der vierten Ausführungsform ist der gleiche wie der bei der ersten Ausführungsform, die in Fig. 15 gezeigt ist, wobei der Unterschied lediglich in dem Aufbau der Gatespannungs-Erzeugungsschaltung (Spannungsverschiebeschaltung) 30 besteht. Das heißt, daß die Gatespannungs-Erzeugungsschaltung 30 bei der vierten Ausführungsform nicht ein Puffer mit dem Verstärkungsfaktor von 1 ist, sondern so ausgebildet ist, eine Span nung (Vo) durch Verschieben von deren Eingangsspannung (Vi) um einen vorgegebenen Be trag auszugeben.

Die Gatespannungs-Erzeugungsschaltung 30 ist als Spannungsverschiebeschaltung mit einem nMOS-Transistorpaar 37, 38 an dessen Eingang ausgebildet, und die Höhe der Spannungsverschiebung wird so gewählt, daß sie gleich der Schwellenwertspannung (Vth) des pMOS-Transistors 36 ist. Hier werden die Gates des pMOS-Transistors und des nMOS- Transistors 39 mit Vorspannungspannungen Vcp bzw. Vcn beliefert.

Wenn insbesondere der Strom, der durch den Transistor 38 fließt, mit I31 bezeich net wird, und der Strom, der durch den Transistor 36 (37) fließt, mit I32 bezeichnet wird, fließt dann der Strom I31+I32 durch den Transistor 39. Wenn die Spannung am Verbindungs knoten zwischen den Transistoren 37, 38 und dem Transistor 39 mit Vs bezeichnet wird, wer den die Ströme I31 und I32 jeweils angegeben durch

I31 = β(Vi-Vs-Vth)² und I32 = β(Vo-Vs-Vth)²
wobei Vi = (I31/β)^1/2 + Vs + Vth und Vo = (I32/β^1/2 + Vs + Vth.

Daher gilt: Vi-Vo = (I31/β)^1/2-(I32/β)^1/2.

Durch Wählen der Höhe der Spannungsverschiebung auf diese Weise kann die Impedanzli nearität der Lasteinrichtungen (der parallelen Transistoren 1 und 2) weiter verbessert werden.

Fig. 19 ist eine Schaltungsanordnung, welche eine fünfte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt.

Wie in Fig. 19 gezeigt ist, umfaßt bei der fünften Ausführungsform die Gatespan nung-Erzeugungsschaltung einen Dioden-Verbund-pMOS-Transistor 81 und eine Konstant stromquelle 82, um einen Strom zu diesem zu liefern. Da somit bei der fünften Ausführungs form die Höhe der Spannungsverschiebung, die erzeugt wird, gleich der Schwellenwertspan nung des pMOS-Transistors 81 ist und mit der Schwellenwertspannung der Lasteinrichtung (pMOS-Transistoren 1 und 2) übereinstimmt, wird, wenn die Transistorschwellenwertspan nung aufgrund der Herstellungsvariationen sich ändert, eine Spannung (die Gatespannung des Transistors 2) zum Kompensieren der Variation erzeugt. Dies bietet den Vorteil, daß die Li nearität der Lasteinrichtungen durch Variationen beim Halbleiterherstellungsprozeß nicht beeinträchtigt wird.

Fig. 20 ist eine Schaltungsanordnung, die eine sechste Ausführungsform der An steuerschaltung gemäß der vorliegenden Erfindung zeigt.

Wie in Fig. 20 gezeigt ist, umfaßt die sechste Ausführungsform eine Höchzieh- Lasteinrichtung (pMOS-Transistoren 11 und 12) und eine Herunterzieh-Lasteinrichtung (nMOS-Transistoren 21 und 22), wie bei der zweiten Ausführungsform, die in Fig. 16 gezeigt ist, und es wird eine Spannung in Abhängigkeit von der Signalleitungsspannung (OUT) an das Gate eines jeden der Transistoren 12 und 22 angelegt. Die Transistoren 11 und 21 werden unmittelbar von der vorderen Stufe durch Anlegen eines Eingangssignals an ihre Gates ange steuert, jedoch, da die Gatespannungen der Transistoren 12 und 22 in Abhängigkeit von der Signalspannung variiert werden müssen, wenn die entsprechenden Lasteinrichtungen einge schaltet sind, sind die Schalttransistoren (51 und 52) zwischen den Gates und den Gatespan nungs-Erzeugungsschaltungen (61 und 62) eingefügt.

Wenn das Eingangssignal (IN) niedrig "L" ist, ist die Hochzieh-Last 11 einge schaltet und die Herunterzieh-Last 21 ausgeschaltet. In diesem Zeitpunkt ist der Hochzieh transistor 41, der mit einer hohen Spannung "H" über einen Inverter 71 beliefert wird, ausge schaltet, und ein Herunterziehtransistor 42, der mit der gleichen Spannung beliefert wird, ist ausgeschaltet. Weiter ist der Gatetransistor 51, der mit einer niedrigen Spannung "L" über die Inverter 71 und 72 beliefert wird, eingeschaltet, und der Gatetransistor 52, der mit der glei chen Spannung beliefert wird, ist ausgeschaltet. Als Ergebnis wird das Ausgangssignal des Puffers 61 zum Gate der Hochzieh-Last 12 geliefert, und die Impedanz der Lasteinrichtung (der parallel geschalteten Transistoren 11 und 12) zeigt eine gute Linearität. Da außerdem der gesamte Laststrom, der durch die Lasteinrichtung fließt, (Transistoren 11 und 12) als Signal strom außerhalb der Ansteuerschaltung hergenommen wird, kann der Stromverbrauch redu ziert werden.

Wenn dagegen das Eingangssignal (IN) hoch "H" ist, ist die Hochziehlast 11 ausge schaltet und die Herunterziehlast 21 eingeschaltet, während der Hochziehtransistor 41 einge schaltet und der Herunterzieh-Transistor 42 eingeschaltet ist. Außerdem ist der Gatetransistor 51 ausgeschaltet und der Gatetransistor 52 eingeschaltet. Als Folge davon wird das Aus gangssignal des Puffers 62 zum Gate der Hochziehlast 22 geliefert, und die Impedanz der Lasteinrichtung (der parallel geschalteten Transistoren 21 und 22) zeigt eine gute Linearität. Da außerdem der gesamte Laststrom, der durch die Lasteinrichtung (Transistoren 21 und 22) fließt, als Signalstrom außerhalb der Ansteuerschaltung hergenommen wird (der gesamte Si gnalstrom fließt durch die Lasteinrichtung), kann der Stromverbrauch reduziert werden.

Auf diese Weise beseitigt die sechste Ausführungsform die Notwendigkeit nach starken Schalttransistoren (Transistoren 111 und 116 in Fig. 16), die dazu verwendet werden, die Lasteinrichtung bei der zweiten Ausführungsform ein- und auszuschalten, und hat den Vorteil, daß sie in der Lage ist, den Stromverbrauch der Voransteuerung zum Ansteuern der vorderen Stufe zu reduzieren.

Fig. 21 ist eine Schaltungsanordnung, die eine siebte Ausführungsform der An steuerschaltung gemäß der vorliegenden Erfindung zeigt. In Fig. 21 bezeichnen die Bezugs zeichen 211 und 212 Lasteinrichtungen (nMOS-Transistor), 213 einen Schalter (nMOS-Tran sistor), 214 eine Stromquelle (pMOS-Transistor), 215 einen Widerstand und 216 eine Ga tespannungs-Erzeugungsschaltung (Schiebeeinheit).

Wie in Fig. 21 gezeigt ist, umfaßt die siebte Ausführungsform einen Strominjekti ons-Mechanismus, um vorübergehend die Änderung der Gatespannung zu beschleunigen, um die Umschaltzeit abzukürzen, wenn die Lasteinrichtung (Transistor 211) einen Ausschalte- Übergang zu einem Einschalte-Übergang durchführt. Der Strominjektions-Mechanismus ver wendet hier das kapazitive Koppeln, und ein Kondensator 217 ist dazu vorgesehen, das Gate des Transistors (Lasteinrichtung) 211 mit dem Gate des Transistors 213 zu koppeln.

Mit diesem kapazitiven Koppeln wird, wenn die Gatespannung des Transistors 211 einen Übergang vom Niedrigpegel "L" zum hohen Pegel "H" durchführt (d. h., wenn sich die Lasteinrichtung von "Aus" auf "Ein" ändert), die Gatespannung des Transistors (Lastein richtung) 212 vorübergehend auf den hohen Pegel angesteuert, um die Übergangsgeschwin digkeit zu steigern. Die Übergangsgeschwindigkeit wird außerdem durch das kapazitive Kop peln vergrößert, wenn die Lasteinrichtung (211) einen Übergang von "Aus" nach "Ein" durch führt.

Fig. 22 ist eine Schaltungsanordnung, welche eine achte Ausführungsform der An steuerschaltung gemäß der vorliegenden Erfindung zeigt.

Wie man aus Fig. 22 erkennt, bestehen bei der achten Ausführungsform die Last einrichtungen 221, 222 und 223, 224 und die Einrichtungen (Transistoren 225 bis 227), die in der Gatespannung-Erzeugungsschaltung verwendet werden, um Verschiebespannungen für die Lasteinrichtungen zu erzeugen, aus Transistoren des gleichen Kanalleitfähigkeitstypus (bei dieser Ausführungsform aus nMOS-Transistoren).

Da auf diese Weise die Lasteinrichtungen und die Verschiebespannung-Erzeu gungstransistoren aus Transistoren des gleichen Leitfähigkeitstypus gebildet sind (nMOS- Transistoren) und folglich die nichtlinearität-bestimmenden Transistoren den gleichen Leitfä higkeitstypus besitzen, hat die achte Ausführungsform den Vorteil, daß die lineare Charakte ristik durch eine Herstellungsvariation relativ unbeeinträchtigt bleibt. Außerdem bietet die Verwendung von nMOS-Transistoren den Vorteil, daß die Ansteuertransistoren kleiner aus gebildet sein können als wenn pMOS-Transistoren verwendet werden.

Fig. 23 ist eine Schaltungsanordnung, welche eine neunte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt.

Wie in Fig. 23 gezeigt ist, wird die vorliegende Erfindung bei einem Signalüber tragungssystem angewandt, bei dem zwei Ansteuerschaltungen 231 und 232 entgegengesetzt zueinander geschaltet sind, wobei der Ausgang einer jeder Ansteuerschaltung im anderen en det. Insbesondere kann die Ansteuerschaltung nach der vorliegenden Erfindung bei einem bidirektionalen Signalübertragungssystem verwendet werden, bei dem Signale in beiden Richtungen über eine Signalleitung transportiert werden. Da die Ausgangsimpedanz der An steuerschaltung eine Linearität besitzt, die nicht von der Spannung abhängt, kann die Impe danzanpassung unabhängig vom Ausgangssignalzustand der Ansteuerschaltung oder der Größe der Eingangsspannung durchgeführt werden, und es wird eine Signalübertragung mit einem reduzierten nichtlinearen Fehler möglich.

Wie oben beschrieben wird es gemäß dem zweiten Modus der vorliegenden Erfin dung möglich, eine Ansteuerschaltung bereitzustellen, die eine ausgezeichnete Ausgangsim pedanzlinearität für eine bidirektionale Übertragung oder eine Mehrfachpegelübertragung bereitstellt, mit der die Wirksamkeit der Verwendung einer Signalübertragungsleitung gesteu ert werden kann und mit der die Anzahl von Signalleitungen reduziert werden kann, ohne daß die Signalübertragungsgeschwindigkeit abnimmt, und ein Signalübertragungssystem, bei dem eine derartige Ansteuerschaltung verwendet wird.

Fig. 24A, 24B und 24C sind graphische Darstellung, die den grundsätzlichen funktionellen Aufbau einer Ansteuerschaltung gemäß dem dritten Modus der vorliegenden Erfindung zeigen. Es wird die folgende Beschreibung dadurch angegeben, daß ein nMOS- Transistor als Beispiel hergenommen wird, wobei das Basisprinzip das gleiche für den Fall von pMOS-Transistoren und anderen Arten von Transistoren als MOS-Transistoren ist.

Wie in Fig. 24A gezeigt ist, ist die Gatespannung (Gate-Source-Spannung) des nMOS-Transistors 400 mit Vgs bezeichnet, die Drainspannung (Drain-Source-Spannung) mit Vds, und der Strom, der diesen Transistor fließt, ist mit Id bezeichnet. Die Schwellenwert spannung des Transistors ist mit Vth bezeichnet.

Wie in Fig. 24B und 24C gezeigt ist, steuert die Ansteuerschaltung gemäß dem dritten Modus nach der vorliegenden Erfindung die Gatespannung des Ausgangstransistors in der Ansteuerschaltung in einer Weise in Abhängigkeit sowohl vom Steuersignal CS als auch von der Ansteuerausgangsspannung (Spannung der Ausgangssignalleitung) Vout, um eine Ausgangsimpedanz mit einer hohen Linearität bereitzustellen. Fig. 24B zeigt den Aufbau, wo der nMOS-Transistor 401 als Hochzieheinrichtung verwendet wird, während Fig. 24C den Aufbau zeigt, wo der nMOS-Transistor 412 als Herunterzieheinrichtung verwendet wird.

Es wird nun analisiert, wenn der ausgangsstufige Transistor in der Ansteuerschal tung die Quadratbereichs-Kennlinie, die anschließend gezeigt ist, besitzt. Die folgende Glei chung wird für die Analyse verwendet:

Id = β/ / Vgs-Vth)Vds-(1/2)Vds²)) . . . Vgs < Vds+Vth (1a)

= (β/2) (Vgs-Vth)². . . Vgs < Vth (1b)

Zunächst wird im Fall des Hochzieh-nMOS-Transistors 401, der in Fig. 24B ge zeigt ist, die Ausgangsspannung Iout = Id von der Source genommen, während die Drainspannung konstant gehalten wird (Vd = Vr). Hier ist Vds = Vd-Vs, und Vs = Vout (Ausgangsspannung). Folglich gilt:

Vg = (Vout+Vg0)/2 + Vth + Vr/2 Vg0 < Vr-Vout (2a)

= SQRT (Vg0.(Vr-Vs)) Vg0 < Vr-Vout (2b)

Iout = (β/2) Vg0.(Vr-Vout) (2c)

Daher kann eine nichtlineare Kennlinie durch die Gatespannungs-Erzeugungsschaltung 403 erhalten werden, die die Gatespannung, die oben gezeigt ist, an das Gate des Transistors 401 anlegt.

Anschließend gilt in dem Fall des Herunterzieh-nMOS-Transistors 411, der in Fig. 24B gezeigt ist, wenn Vds = Vout und Vgs = Vg:

Vg = (Vout+Vg0)/2 + Vth Vg0 < Vout (3a)

= SQRT/Vg0.Vout) Vg0 < Vout (3b)

Iout = (β/2) Vg0.Vout (3c)

Daher kann eine nichtlineare Kennlinie ebenfalls durch die Gatespannungs-Erzeu gungsschaltung 413 erhalten werden, die die Gatespannung, wie oben gezeigt ist, an das Gate des Transistors 411 anlegt.

Auf diese Weise kann gemäß der Ansteuerschaltung, die zum dritten Modus der vorliegenden Erfindung gehört, die Innenimpedanz, die eine ausgezeichnete Linearität hat, durch Kompensation der Nichtlinearität in der Strom-Spannungs-Kennlinie des Transistors erhalten werden. Dann kann eine Ansteuerschaltung, deren Außenimpedanz relativ unabhän gig von der Spannung ist, durch Verwendung dieser Innenimpedanz als Lasteinrichtung für die Ansteuerschaltung realisiert werden.

Fig. 25A und 25B sind Schaltungsanordnungen, welche eine zehnte Ausführungs form der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigen. In Fig. 25A und 25B bezeichnen die Bezugszeichen 421 und 422 pMOS-Transistoren, 423 bis 425 nMOS-Transi storen und 426 und 427 Gatespannungs-Erzeugungsschaltungen.

Wie in Fig. 25A gezeigt ist, empfängt die Gatespannungs-Erzeugungsschaltung 426 ein Steuersignal CS1 und ein Signal (die Spannung der Ausgangssignalleitung, d. h., eine Ausgangsspannung der Ansteuerschaltung), welches von einem Ausgangsknoten N41 der Ansteuerschaltung genommen wird, und erzeugt eine Gatespannung Vg1, welche an das Gate des Transistors 421 gelegt wird. Dagegen empfängt die Gatespannungs-Erzeugungsschaltung 427 ein Steuersignal CS2 und ein Signal (eine Ausgangsspannung der Ansteuerschaltung), welches von einem Ausgangsknoten N42 der Ansteuerschaltung hergenommen wird, und erzeugt eine Gatespannung Vg2, die an das Gate des Transistors 422 angelegt wird.

Hier empfängt, wie in Fig. 25B gezeigt ist, jede Gatespannungs-Erzeugungsschal tung 426 (427) die Eingangssteuerspannung CS1 (CS2) und die Ausgangsspannung der An steuerschaltung und erzeugt die Gatespannung Vg1 (Vg2) mit einem Widerstandsteiler, der aus Widerständen 428 und 429 besteht. Die Transistoren 423 und 424 bilden ein nMOS-Diffe rentialpaar, und die Vorspannung Vcn wird an das Gate des Transistors 425 angelegt.

Bei der zehnten Ausführungsform werden Ströme, die von der Konstantstrom-An steuerung, die aus den nMOS-Diferential-Paar 423, 424 besteht, zu den pMOS-Lasten (pMOS-Transistoren) 421 und 422 geliefert, um Ausgangsspannungen (/OUT und OUT) zu erzeugen. Da die Gatespannung eines jeden der pMOS-Transistoren 421 und 422 mit der Si gnalspannung (IN,/IN) variiert, wird die Spannungsabhängigkeit von der Impedanz einer je der Lasteinrichtung (421, 422) reduziert, wodurch eine gute Impedanzlinearität erzielt wird.

Fig. 26 ist eine Schaltungsanordnung, welche eine elfte Ausführungsform der An steuerschaltung gemäß der vorliegenden Erfindung zeigt. Die Bezugszeichen 431 und 432 bezeichnen nMOS-Transistoren, und 433 und 434 bezeichnen Gatespannungs-Erzeugungs schaltungen.

Wie in Fig. 26 gezeigt ist, umfaßt die Ansteuerschaltung der elften Ausführungs form den Hochzieh-nMOS-Transistor 431, der mit einen Hochspannungs-Versorgungsleitung Vdd verbunden ist, und den Herunterzieh-nMOS-Transistor 432, der mit der Niedrigspan nungs-Versorgungsleitung VSS verbunden ist.

Der Hochzieh-Transistor 431 ist eingeschaltet, wenn der Herunterzieh-Transistor 432 ausgeschaltet ist, und er ist ausgeschaltet, wenn der letztere eingeschaltet ist. Das heißt, daß bei der elften Ausführungsform, da die eine oder die andere der Lasteinrichtungen immer ausgeschaltet ist, der gesamte Laststrom als Signalstrom außerhalb der Ansteuerung genom men wird und somit der Stromverbrauch reduziert werden kann (beispielsweise um die Hälfte verglichen mit der zehnten Ausführungsform).

Fig. 27 ist eine Schaltungsanordnung, welche eine zwölfte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt. In Fig. 27 bezeichnet das Be zugszeichen 441 eine Last, 442 einen nMOS-Transistor (Steuertransistor) und 440 eine Ga tespannungs-Erzeugungsschaltung (Steuerschaltung).

Die Gatespannungs-Erzeugungsschaltung 440 besteht aus Gatespannungserzeu gern 443 und 444, der Gatespannungserzeuger 4423 umfaßt die Schalter 4431 und 4432 und die Widerstände 4433 und 4434, und der Gatespannungserzeuger 444 umfaßt die Schalter 4441 und 4442 und die Widerstände 4443 und 4444. Die Bezugszeichen Vc und /Vc bezeich nen Steuerspannungen (Steuersignale), wobei/Vc die invertierte Vc bedeutet Die Schalter 4431, 4432, 4441 und 4444 sind jeweils beispielsweise aus einem CMOS-Übertragungsgate gebildet.

Die zwölfte Ausführungsform ist ähnlich der obigen Ausführungsform dahinge hend, daß die Gatespannungs-Erzeugungsschaltung 440 die Gatespannung (Vg) auf der Basis der Ansteuerausgangsspannung (OUT) und der Steuerspannungen bestimmt, wobei Wider standsteiler verwendet werden, wobei jedoch der Unterschied darin liegt, daß das Wider standsteilerverhältnis gemäß dem Status (Ein oder Aus) der Ansteuerung durch die Transi storschalter variiert wird (Übergangsgates), die durch die komplementären Steuerspannungen (Vc und /Vc) gesteuert werden.

Wenn insbesondere die Steuerspannung Vc hoch "H" ist (die Steuerspannung /Vc ist niedrig "L"), sind die Schalter 4431 und 4441 ausgeschaltet und die Schalter 4432 und 4442 sind eingeschaltet, so daß die Spannung (Vg), die durch Teilen der Steuerspannung Vc mittels Widerständen und durch Ausgabe der Spannung (OUT) über die Widerstände 4434 bzw. 4444 erzeugt wird, an das Gate des Transistors 442 angelegt wird. Wenn dagegen die Steuerspannung Vc niedrig "L" ist (die Steuerspannung /Vc ist hoch "H"), sind die Schalter 4431 und 4441 eingeschaltet und die Schalter 4432 und 4442 ausgeschaltet, so daß die Span nung (Vg), die durch Teilen mittels eines Widerstands über die Widerstände 4433 und 4443 erzeugt wird, an das Gate des Transistors 442 angelegt wird. Hier wird das Spannungsteiler verhältnis durch die Widerstände 4434 und 4444 und das Spannungsteilerverhältnis durch die Widerstände 4433 und 4443 so bei unterschiedlichen vorherbestimmten Werten festgelegt, um nicht nur die Impedanzlinearität gegenüber der Ausgangsspannung (OUT) zu verbessern, sondern auch die Impedanzlinearität gegenüber den Steuerspannungen (Vc und /Vc) zu ver bessern.

Durch die Auswahl von Werten der Widerstände 4433, 4434, 4443 und 4444, um eine Ausgangsimpedanz Zo, wenn die Steuerspannung Vc auf die hohe Versorgungsspannung Vdd angehoben wird, und eine Ausgangsimpedanz 2Zo bereitzustellen, wenn die Steuerspan nung Vc bei Vdd/2 ist, kann die Ansteuerung so eingestellt werden, daß deren Ausgangsleit wert ungefähr proportional zur Steuerspannung ist. Die zwölfte Ausführungsform besitzt au ßerdem den weiteren Vorteil, daß die Ausgangsimpedanz der Gegentaktansteuerung im we sentlichen konstant beibehalten werden kann, sogar während einer Übergangsperiode, wenn das Ansteuerausgangssignal geändert wird.

Fig. 28 ist eine Schaltungsanordnung, die eine dreizehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt, welche eine Modifikation der oben beschriebenen zwölften Ausführungsform ist. In Fig. 28 bezeichnet das Bezugszeichen 451 eine Last, 452 einen nMOS-Transistor (Steuertransistor), 450 eine Gatespannungs-Erzeu gungsschaltung (Steuerschaltung), und 4551 und 4552 Verzögerungsschaltungen.

Die Gatespannungs-Erzeugungsschaltung 450 besteht aus Gatespannungserzeu gern 453 und 454. Der Gatespannungserzeuger 453 umfaßt die Schalter 4531 bis 4536 und die Widerstände 4537 bis 4539, und der Gatespannungserzeuger 454 umfaßt die Schalter 4541 bis 4546 und die Widerstände 4547 bis 4549. Die Schalter 4531 bis 4536 und 4541 bis 4546 bestehen jeweils beispielsweise aus einem CMOS-Übertragungsgate wie bei der obigen Ausführungsform.

Bei der dreizehnten Ausführungsform wird der Wert des Widerstands der Span nungsteilerschaltung, der in der Gatespannungs-Erzeugungsschaltung 450 verwendet wird, zwischen drei Werten umgeschaltet, wobei die Schalter (Übertragungsgates) 4531 bis 4536 und 4541 bis 4546 verwendet werden. Das heißt, daß jeder Teilerwiderstand durch einen Schalter umgeschaltet wird, der aus zwei in Reihe geschalteten Übertragungsgates besteht, und daß die entsprechenden Schalter durch Steuertakte ϕ1, ϕ2 und ϕ3 (/ϕ1, /ϕ2 und /ϕ3) un terschiedlicher Phasen gesteuert werden.

Insbesondere ist das erste Teilerwiderstandspaar (Widerstände 4537 und 4547) eingeschaltet, wenn beide Steuertakte ϕ1 und /ϕ2 den hohen Pegel "H" annehmen, das zweite Teilerwiderstandspaar (Widerstände 4538 und 4548) ist eingeschaltet, wenn beide Steuertakte ϕ2 und ϕ3 den hohen Pegel "H" annehmen, und das dritte Teilertransistorpaar (4539 und 4549) ist eingeschaltet, wenn die beiden Steuertakte ϕ3 und /ϕ1 den hohen Pegel "H" anneh men. Die Steuertakte ϕ1, ϕ2 und ϕ3 werden der Reihe nach durch die Verzögerungsschal tungen 4551 und 4552 erzeugt.

Gemäß der dreizehnten Ausführungsform kann, da die Ein gangs/Ausgangskennlinie der Steuerschaltung unterschiedlich unter drei unterschiedlichen Zuständen eingestellt werden kann, beispielsweise auf den Zustand, bei dem die Ansteuer schaltung eingeschaltet ist, dem Zustand, bei dem der Leitwert eine Hälfte des Werts im Ein schaltezustand beträgt und dem Zustand, bei dem die Ansteuerschaltung ausgeschaltet ist, der Ausgangsleitwert der Ansteuerschaltung im wesentlichen linear in Abhängigkeit vom Steuer signal gemacht werden.

Fig. 29 ist eine Schaltungsanordnung, welche eine vierzehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt.

Die vierzehnte Ausführungsform ist grundsätzlich gleich wie die obige zwölfte und dreizehnte Ausführungsform, wobei sie sich jedoch dahingehend unterscheidet, daß die Gatespannungs-Erzeugungsschaltung 460 als sogenannte Polygnal-Näherungsschaltung aus gebildet ist, die mehrere Dioden-Verbund-Transistoren und Widerstände (4611, 4612; 4621, 4622; und 4631, 4632) umfaßt. Das Bezugszeichen 463 bezeichnet einen pMOS-Transistor, an dem das Steuersignal angelegt wird, und 464 bezeichnet einen Widerstand, der als Refe renzwiderstand für die Widerstandsteilung wirkt.

Die Polygonal-Näherungsschaltung zeigt die Kennlinie einer Polygonallinie, die mehrere Knickpunkte besitzt, da das Teilungsverhältnis in der Spannungsteilungsschaltung sich jedesmal ändert, wenn die Ausgangsspannung den Referenzspannungswert übersteigt. Im Falle der in Fig. 29 gezeigten vierzehnten Ausführungsform kann eine ideale Ein gangs/Ausgangskennlinie durch eine Gerade, die drei Knickpunkte besitzt, angenähert wer den. Es sei angemerkt, daß die Anzahl der Dioden-Verbund-Transistor paare/Widerstandspaare nicht auf drei beschränkt ist. Da weiter in der Praxis die Dioden kennlinie nicht steil ist, wird keine Polygonallinie, sondern eine Kurve, die näher an der idealen Kennlinie liegt, erhalten.

Fig. 30 ist eine Schaltungsanordnung, die eine fünfzehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt.

Die fünfzehnte Ausführungsform ist ähnlich der zwölften Ausführungsform, mit der Ausnahme, daß die Kondensatoren (4711 und 4721) parallel mit den jeweiligen Wider standelementen (4712 und 4722) in der Widerstandteilerschaltung verbunden sind. Die Werte der Kondensatoren 4711 und 4721 sind so gewählt, daß die Gatespannung gegenüber der Steuerspannungskennlinie, die durch das kapazitive Teilungsverhältnis bestimmt wird, so ist, daß die Ausgangsimpedanz der Ansteuerschaltung einen Leitwert bereitstellt, der die Hälfte von dem im Einschaltezustand ist.

Wenn beispielsweise die Steuerspannung Vdd/2 beträgt, kann statisch ein Wert in der Nähe einer Hälfte des Werts im Einschaltezustand für die Ausgangsimpedanz der Ansteu erschaltung erzielt werden, wobei jedoch in der Praxis ein Fehler auftritt, da die Steuerspan nung einer Übergangsänderung unterliegt. Im Hinblick darauf wird bei der fünfzehnten Aus führungsform der Übergangsfehler durch Einführen der kapazitiven Teilung unter Verwen dung der Kondensatoren 4711 und 4721 reduziert und dadurch das Teilungsverhältnis bei hohen Frequenzen durch die Kondensatoren festgelegt.

Fig. 31 ist eine Schaltungsanordnung, die eine sechzehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt.

Bei der sechzehnten Ausführungsform sind die Einrichtungen zum Anlegen eines Rückführungssignals vom Ausgangsknotenpunkt (OUT) der Ansteuerschaltung zu den Gates der Transistoren 481 und 482 aus Dioden-Verbund-Transistoren (bei dieser Ausführungsform nMOS-Transistoren) 485 und 486 gebildet, die den gleichen Trägertypus wie die Ansteuerstu fen-Transistoren (481 und 482) verwenden, und pMOS-Transistoren 483 und 484, an die die Steuerspannungen Vc und /Vc angelegt werden, werden als Lasteinrichtungen verwendet.

Gemäß der sechzehnten Ausführungsform wird, wenn die Schwellenwertspannung Vth einer der ausgangsstufigen Transistoren (481 und 482) höher wird aufgrund der Herstel lungsvariation oder dgl., die Gatespannung entsprechend vergrößert, wobei die Wirkungen einer derartigen Herstellungsveränderung minimiert werden.

Fig. 32 ist eine Schaltungsanordnung, welche eine siebzehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt.

Wie aus einem Vergleich von Fig. 31 und 32 deutlich wird, entsprechen die Tran sistoren 491 bis 496 bei der siebzehnten Ausführungsform den Transistoren 481 bis 486 der obigen sechzehnten Ausführungsform. In der siebzehnten Ausführungsform sind die pMOS- Lasttransistoren 483 und 484 in der sechzehnten Ausführungsform durch zwei seriell-ge schaltete pMOS-Transistoren 4930 und 493 ersetzt, bzw. die beiden seriell-geschalteten pMOS-Transistoren 4949 und 494, und eine Gatespannung zum Beibehalten eines konstanten Leitwerts wird an das Gate eines jeden der Transistoren 4930 und 4940 angelegt.

Das heißt, daß eine Vorspannungserzeugungsschaltung 497, welche pMOS-Tran sistoren 4971 und 4972, nMOS-Transistoren 4973 und 4974 und einen Widerstand (externer Referenzwiderstand) 4975 umfaßt, eine Gatevorspannungsspannung erzeugt, so daß der Leit wert proportional zum externen Referenzwiderstand 4975 ist. Da gemäß der siebzehnten Aus führungsform die pMOS-Transistoren für die Herstellungsvariation kompensiert werden kön nen, kann die Herstellungsabhängigkeit im Vergleich zur oben beschriebenen sechzehnten Ausführungsform weiter reduziert werden.

Fig. 33 ist eine Schaltungsanordnung, welche eine achtzehnte Ausführungsform der Ansteuerschaltung gemäß der vorliegenden Erfindung zeigt.

Wie in Fig. 33 gezeigt ist, sind bei der achtzehnten Ausführungsform eine Steuer schaltung (Gatespannung-Erzeugungsschaltung) 503 zum Ansteuern eines Transistors 501 auf der Hochspannungsseite der Ansteuerstufe und eine Steuerschaltung (Gatespannungs-Erzeu gungsschaltung) 504 zum Ansteuern eines Transistors 502 auf der Niedrigspannungsseite asymmetrisch in bezug auf jeden anderen in einer entsprechenden Weise zu den jeweiligen Spannungen ausgebildet. Hier beträgt die Spannung Vdd beispielsweise 1,8 V, Vr beträgt 0,9 V und Vss beträgt 0 V.

Die Gatespannungs-Erzeugungsschaltung 503 umfaßt pMOS-Transistoren 531 bis 533 und nMOS-Transistoren 534 bis 536, und sie umfaßt einen Inverter (Transistoren 531 und 534) als Voransteuerung. Hier wird wie bei der sechzehnten in Fig. 31 gezeigten Ausfüh rungsform die Ausgangsspannung (OUT) zurück zum Gate des Transistors 501 über den Dio den-Verbund-Transistor 536 geführt. Der Transistor 536 ist durch einen nMOS-Transistor gebildet, der den gleichen Leitfähigkeitstypus wie der Ausgangstransistor 501 besitzt, um die Wirkungen der Herstellungsvariation zu minimieren.

Dagegen umfaßt die Gatespannungs-Erzeugungsschaltung 504 pMOS-Transisto ren 541 bis 544 und nMOS-Transistoren 545 bis 549. Hier werden die Schaltoperationen des nMOS-Transistors 549 des pMOS-Transistors 543 durch die Steuersignale Vc und /Vc wie bei der in Fig. 27 gezeigten zwölften Ausführungsform gesteuert. Diese Transistoren 549 und 543 arbeiten nicht nur als Umschalteinrichtungen, sondern auch als Widerstandseinrichtun gen. Mit diesen Transistoren wird die Gatespannung des Transistors 502 gemäß den Pegeln der Steuersignale Vc und /Vc gesteuert, um die Linearität der Ausgangsimpedanz zu verbes sern.

Die obigen Ausführungsformen wurden beschrieben, wobei MOS(CMOS)-Tran sistoren als Beispiel der Transistoren herangezogen wurden, wobei jedoch die Erfindung nicht auf diesen besonderen Transistortypus beschränkt ist.

Wie oben ausführlich beschrieben ist es gemäß dem zweiten und dritten Modus der vorliegenden Erfindung möglich, eine Ansteuerschaltung bereitzustellen, die eine ausge zeichnete Ausgangsimpedanzlinearität für die bidirektionale Übertragung oder Multipegel übertragung bereitstellt, die die Wirksamkeit der Verwendung von einer Signalübertragungs leitung verbessern kann und mit der die Anzahl von Signalleitungen reduziert werden kann, ohne die Signalübertragungsgeschwindigkeit zu vermindern, und ein Signalübertragungssy stem, bei dem eine derartige Ansteuerschaltung verwendet wird.

Es können viele verschiedene Ausführungsformen der vorliegenden Erfindung ge bildet werden, ohne den Kern und den Rahmen der vorliegenden Erfindung zu verlassen, und es sollte verstanden werden, daß die vorliegende Erfindung nicht auf diese genauen Ausfüh rungsformen beschränkt ist, die in dieser Anmeldung beschrieben wurden, außer, wie diese in den Ansprüchen definiert ist.

Claims

1. Empfänger (1100) zur bidirektionalen Signalübertragung, bei dem Signale in beiden Richtungen über eine Signalübertragungsleitung gesendet und empfangen werden, der umfaßt:
eine Signalleitung (1101), die mit der Signalübertragungsleitung verbunden ist;
einen ersten Haltekondensator, um ein Signal zu halten;
eine Signalleitungs-Spannungspufferschaltung (1040), um eine Spannung der Si gnalleitung zu puffern;
eine Hybridschaltung (1004), um ein empfangenes Signal durch Trennen des emp fangenen Signals von der Signalleitungsspannung, die durch die Pufferschaltung gepuffert ist, auszugeben; und
eine Entscheidungsschaltung (1005), um eine Entscheidung über einen logischen Wert des empfangenen Signals, welches durch die Hybridschaltung getrennt und ausgegeben wird, zu treffen.

2. Empfänger nach Anspruch 1, wobei die Entscheidungsschaltung (1005) eine Summe eines Signalwerts, der in dem Zeitpunkt erhalten wird, wo die Hybridschaltung eine Entscheidung über den logischen Wert des empfangenen Signals trifft, welches durch die Hy bridschaltung getrennt und ausgegeben wird, und eines Werts erzeugt, der durch Multiplizie ren eines früher erhaltenen gegebenen Signalwerts mit einem Koeffizienten erhalten wird, und eine Entscheidung trifft, wobei der Wert der erzeugten Summe verwendet wird.

3. Empfänger nach Anspruch 1, wobei die Pufferschaltung (1040) eine Span nungspufferschaltung ist und die Hybridschaltung (1004)eine kapazitive Koppelhybridschal tung ist.

4. Empfänger nach Anspruch 3, wobei die Spannungspufferschaltung einen Span nungsverstärkungsfaktor von ungefähr 1 hat und die Spannungspufferschaltung und die Si gnalleitung miteinander über einen Kondensator gekoppelt sind, und wobei während der Nichtbetriebsperiode der Spannungspufferschaltung ein Knoten auf der Eingangsseite des Kondensators mit dem Ausgang der Spannungspufferschaltung verbunden und ein Eingangs knoten der Spannungspufferschaltung auf ein vorgeschriebenes Potential vorgeladen ist, wo durch eine Offsetspannung der Spannungspufferschaltung kompensiert wird.

5. Empfänger nach Anspruch 3, der außerdem eine Referenzspannungs-Ausgangs schaltung umfaßt, um gemäß einer Ausgangssequenz einer Ansteuerung eine Referenzspan nung zu steuern, um einen Eingangsknoten der kapazitiven Koppelhybridschaltung anzusteu ern.

6. Empfänger nach Anspruch 5, wobei die Referenzspannungs-Ausgangsschaltung umfaßt:
eine Steuerspannungs-Erzeugungsschaltung, um mehrere Steuerspannungen ge mäß Daten einer Signalsequenz, die durch die Ansteuerung ausgesandt wird, zu erzeugen;
mehrere Referenzspannungspuffer, um die Steuerspannungen zu empfangen und um entsprechende Referenzspannungen zu erzeugen; und
eine Auswahlschaltung, um ein Ausgangssignal von einem der mehreren Refe renzspannungspuffer gemäß den Daten der Signalsequenz auszuwählen.

7. Empfänger nach Anspruch 1, wobei:
die Pufferschaltung ein Umsetzer ist, um eine Spannung-Strom-Umsetzung durch zuführen; und
die Hybridschaltung die Spannung der Signalleitung und eine Signalspannung ei ner Nachbildungsansteuerung in Ströme umsetzt, wobei der Umsetzer verwendet wird, und veranlaßt, daß ein Strom entsprechend der Differenz zwischen den umgesetzten Strömen in eine Lasteinrichtung fließt, um die Differenz zwischen der Spannung der Signalleitung und der Signalspannung der Nachbildungsansteuerung zu erhalten, um dadurch das empfangene Signal für die Ausgabe zu trennen.

8. Empfänger nach Anspruch 7, wobei:
eine Offsetkompensationsschaltung, die einen ersten Transistor und einen zweiten Haltekondensator umfaßt, mit der Lasteinrichtung verbunden ist, zu der der Strom vom Um setzer in der Hybridschaltung geliefert wird; und
in der Offsetkompensationsschaltung während einer Nichtbetriebsperiode der Puf ferschaltung der erste Transistor in einer Dioden-Verbund-Konfiguration geschaltet ist und der zweite Haltekondensator mit einem Gate des ersten Transistors verbunden ist, wohinge gen während einer Betriebsperiode der Pufferschaltung eine Spannung auf dem zweiten Hal tekondensator die Gatespannung des ersten Transistors ist.

9. Empfänger nach Anspruch 8, wobei der Strom des Umsetzers gehalten wird, in dem eine Halteschaltung einer Faltstruktur verwendet wird, die einen dritten Haltekondensa tor und einen zweiten Transistor besitzt, und wobei während einer Abtastperiode der dritte Haltekondensator mit einem Gate des zweiten Transistors verbunden ist, der in einer Dioden- Verbund-Konfiguration geschaltet ist, und während einer Halteperiode der dritte Haltekon densator vom Gate getrennt wird und ein Ausgangsstrom von der Halteschaltung mit einer Lasteinrichtung gekoppelt ist, die der Halteschaltung folgt, wodurch eine gewichtete Summe von Signalen, bei zwei benachbarten Abtastaugenblicken genommen werden, erzeugt wird und danach die Entscheidung getroffen wird, wobei die gewichtete Summe verwendet wird.

10. Empfänger nach Anspruch 1, wobei die Pufferschaltung eine Ausgangsstufe umfaßt, von der eine Gegentakt-Source-Folgestufe eine nMOS-Einrichtung und eine pMOS- Einrichtung umfaßt.

11. Empfänger zur bidirektionalen Signalübertragung, bei dem Signale in beiden Richtungen über eine Signalübertragungsleitung gesendet und empfangen werden, der um faßt:
eine Signalleitung, die mit der Signalübertragungsleitung verbunden ist;
einen ersten Haltekondensator, um ein Signal zu halten;
einen Hybridschaltung, um ein Empfangssignal durch Trennen des Empfangssi gnals von einer Spannung von der Signalleitung auszugeben;
eine Referenzspannungs-Ausgangsschaltung, um gemäß einer Ausgabesequenz ei ner Ansteuerung eine Referenzspannung auszugeben, um einen Eingangsknoten der Hybrid schaltung anzusteuern; und
eine Entscheidungsschaltung, um eine Entscheidung über den logischen Wert des Empfangssignals zu treffen, welches durch die Hybridschaltung getrennt und ausgegeben wird.

12. Empfänger nach Anspruch 11, wobei die Referenzspannungs-Ausgangsschal tung umfaßt:
eine Steuerspannungs-Erzeugungsschaltung, um mehrere Steuerspannungen ge mäß Daten einer Signalsequenz zu erzeugen, die durch die Ansteuerung gesendet wird;
mehrere Referenzspannungspuffer, um die Steuerspannungen zu empfangen und um entsprechende Referenzspannungen zu erzeugen; und
eine Auswahlschaltung, um ein Ausgangssignal einer der mehreren Referenzspan nungspuffer gemäß den Daten der Signalsequenz auszuwählen.

13. Hybridschaltung (1004) zur bidirektionalen Signalübertragung, bei der Signale in beiden Richtungen über eine Signalübertragungsleitung gesendet und empfangen werden, wobei die Hybridschaltung eine kapazitive Koppelhybridschaltung ist, welche einen Haltekondensator besitzt, um ein Signal zu halten, und wobei ein Eingangssignal von der Si gnalübertragungsleitung über eine Pufferschaltung zum Haltekondensator geliefert wird und ein Empfangssignal durch Trennen des Empfangssignals von einer Signalleitungsspannung, die durch die Pufferschaltung gepuffert wird, ausgegeben wird.

14. Hybridschaltung nach Anspruch 13, die außerdem eine Referenzspannungs- Ausgangsschaltung umfaßt, um gemäß einer Ausgangssequenz einer Ansteuerung eine Refe renzspannung auszugeben, um einen Eingangsknoten der kapazitiven Koppelhybridschaltung anzusteuern.

15. Hybridschaltung nach Anspruch 14, wobei die Referenzspannungs-Ausgangs schaltung umfaßt:
eine Steuerspannungs-Erzeugungsschaltung, um mehrere Steuerspannungen ge mäß Daten einer Signalsequenz zu erzeugen, die durch die Ansteuerung gesendet wird;
mehrere Referenzspannungspuffer, um die Steuerspannungen zu empfangen und um entsprechende Referenzspannungen zu erzeugen; und
eine Auswahlschaltung, um ein Ausgangssignal eines der mehreren Referenzspan nungspuffer gemäß den Daten der Signalsequenz auszuwählen.

16. Hybridschaltung nach Anspruch 13, wobei die Hybridschaltung ein Ausgangs signal einer Nachbildungsansteuerung, welche ein Signal ausgibt, welches einem Ausgangs signal einer Ansteuerung entspricht, die ein Signal verstärkt und dieses verstärkte Signal auf die Signalübertragungsleitung ausgibt, ein Eingangssignal von der Signalübertragungsleitung und eine Referenzspannung empfängt und das Empfangssignal für die Ausgabe trennt.

17. Hybridschaltung nach Anspruch 16, wobei die Hybridschaltung die Spannung der Signalübertragungsleitung und die Ausgangsspannung der Nachbildungsansteuerung in Ströme umsetzt, wobei ein Umsetzer verwendet, und bewirkt, daß ein Strom entsprechend der Differenz zwischen den umgesetzten Strömen in eine Lasteinrichtung fließt, um die Differenz zwischen der Spannung der Signalübertragungsleitung und der Ausgangsspannung der Nach bildungsansteuerung zu erzielen, um dadurch das Empfangssignal für die Ausgabe zu trennen.

18. Hybridschaltung nach Anspruch 17, wobei
eine Offsetkompensationsschaltung, die einen ersten Transistor und einen ersten Haltekondensator umfaßt, mit der Lasteinrichtung verbunden ist, zu welcher der Strom vom Umsetzer in der Hybridschaltung geliefert wird; und
in der Offsetkompensationsschaltung während einer Nichtbetriebsperiode der Puf ferschaltung der erste Transistor in einer Dioden-Verbund-Konfiguration geschaltet ist und der erste Haltekondensator mit einem Gate des ersten Transistors verbunden ist, wohingegen während einer Betriebsperiode der Pufferschaltung eine Spannung auf dem ersten Haltekon densator die Gatespannung des ersten Transistors ist.

19. Hybridschaltung nach Anspruch 18, wobei der Strom vom Umsetzer gehalten wird, wobei eine Halteschaltung einer Faltstruktur verwendet wird, die einen zweiten Halte kondensator und einen zweiten Transistor besitzt, und wobei während einer Abtastperiode der zweite Haltekondensator mit einem Gate des zweiten Transistors verbunden ist, der in einer Dioden-Verbund-Konfiguration geschaltet ist, und während einer Halteperiode der zweite Haltekondensator vom Gate getrennt ist und ein Ausgangsstrom von der Halteschaltung mit einer Lasteinrichtung gekoppelt ist, die der Halteschaltung folgt, wodurch eine gewichtete Summe von Signalen erzeugt wird, die bei zwei benachbarten Abtastaugenblicken genommen wird und danach die Entscheidung getroffen wird, wobei die gewichtete Summe verwendet wird.

20. Ansteuerschaltung, die umfaßt:
einen ersten Transistor, der einen ersten Anschluß besitzt, der mit einer Ausgangs signalleitung verbunden ist, einen zweiten Anschluß, der mit einer ersten Spannungsversor gungsleitung verbunden ist, und einen Steueranschluß;
einen zweiten Transistor, der parallel zum ersten Transistor geschaltet ist und der einen ersten Anschluß, einen zweiten Anschluß und einen Steueranschluß hat; und
eine Steuerschaltung, um eine Spannung, die an den Steueranschluß des zweiten Transistors anzulegen ist, gemäß einem Potential der Ausgangssignalleitung zu steuern.

21. Ansteuerschaltung nach Anspruch 20, wobei die erste Spannungsversorgungs leitung eine Hochspannungs-Versorgungsleitung ist und der erste Transistor so arbeitet, daß er die Ausgangssignalleitung hochzieht.

22. Ansteuerschaltung nach Anspruch 20, wobei die erste Spannungsversorgungs leitung eine Niedrigspannungs-Versorgungsleitung ist und der erste Transistor so arbeitet, daß er die Ausgangssignalleitung nach unten zieht.

23. Ansteuerschaltung nach Anspruch 20, wobei die Steuerschaltung eine Span nungsverschiebeschaltung ist, die eine Verschiebespannung durch Verschieben der Spannung der Ausgangssignalleitung um einen vorgegebenen Wert in einer Näherungsweise erzeugt und die Verschiebespannung an den Steueranschluß des zweiten Transistors anlegt.

24. Ansteuerschaltung nach Anspruch 23, wobei die Spannungsverschiebeschal tung die Verschiebespannung erzeugt, wobei der Strom über eine Spannungsverschiebe-Last einrichtung fließt, die mit der Ausgangssignalleitung verbunden ist.

25. Ansteuerschaltung nach Anspruch 24, wobei die Spannungsverschiebe-Last einrichtung und der erste und zweite Transistor den gleichen Kanalleitfähigkeitstypus aufwei sen.

26. Ansteuerschaltung nach Anspruch 20, die außerdem eine Injektionsschaltung umfaßt, um eine Ladung oder eine Strom zu injizieren, um einen Ausschaltewechsel in einen Einschaltewechsel der Spannung, die an den Steueranschluß des zweiten Transistors angelegt wird, zu beschleunigen, wenn der zweite Transistor vom Ausschaltezustand in einen Ein schaltezustand umgeschaltet wird.

27. Ansteuerschaltung, die umfaßt:
einen ersten Transistor, der einen ersten Anschluß hat, der mit einer Ausgangssi gnalleitung verbunden ist, einen zweiten Anschluß, der mit einer Hochspannungs-Versor gungsleitung verbunden ist, und einen Steueranschluß, wobei der erste Transistor arbeitet, um die Ausgangssignalleitung hochzuziehen;
einen zweiten Transistor, der parallel zum ersten Transistor geschaltet ist und der einen ersten Anschluß, einen zweiten Anschluß und einen Steueranschluß besitzt;
eine erste Steuerschaltung, um eine Spannung, die an den Steueranschluß des zweiten Transistors angelegt werden soll, gemäß einem Potential der Ausgangssignalleitung zu steuern;
einen dritten Transistor, der einen ersten Anschluß besitzt, der mit der Ausgangs signalleitung verbunden ist, einen zweiten Anschluß, der mit der Niedrigspannungs-Versor gungsleitung verbunden ist, und einen Steueranschluß, wobei der dritte Transistor so arbeitet, die Ausgangssignalleitung nach unten zu ziehen;
einen vierten Transistor, der parallel zum zweiten Transistor geschaltet ist und der einen ersten Anschluß, einen zweiten Anschluß und einen Steueranschluß besitzt; und
eine zweite Steuerschaltung, um eine Spannung, die an den Steueranschluß des vierten Transistors anzulegen ist, gemäß dem Potential der Ausgangssignalleitung zu steuern.

28. Ansteuerschaltung nach Anspruch 27, wobei die Ansteuerschaltung eine Diffe rential-Konstantstrom-Ansteuerung ist und der parallel geschaltete erste und zweite Transistor und der parallel geschaltete dritte und vierte Transistor als Last für die Differential-Konstant strom-Ansteuerung arbeiten.

29. Ansteuerschaltung nach Anspruch 27, wobei die erste Steuerschaltung eine er ste Verschiebespannungsschaltung ist, welche eine erste Verschiebespannung erzeugt, wobei die Spannung der Ausgangssignalleitung der Ansteuerung um einen vorgegebenen Wert in einer Näherungsweise verschoben wird, und welche die erste Verschiebespannung an den Steueranschluß des zweiten Transistors anlegt, und die zweite Steuerschaltung eine zweite Verschiebespannungsschaltung ist, welche eine zweite Verschiebespannung erzeugt, wobei die Spannung der Ausgangssignalleitung der Ansteuerung um einen vorgegebenen Wert in einer Näherungsweise verschoben wird und welche die zweite Verschiebespannung an den Steueranschluß des vierten Transistors anlegt.

30. Ansteuerschaltung nach Anspruch 29, wobei die erste und die zweite Span nungsverschiebeschaltung die erste bzw. zweite Verschiebespannung erzeugen, wobei der Strom durch die Spannungsverschiebe-Lasteinrichtungen, die mit der Ausgangssignalleitung verbunden sind, geleitet wird.

31. Ansteuerschaltung nach Anspruch 30, wobei die Spannungsverschiebe-Last einrichtungen und der erste bis vierte Transistor den gleichen Kanalleitfähigkeittypus besit zen.

32. Ansteuerschaltung nach Anspruch 27, die weiter eine erste Schaltschaltung umfaßt, die zwischen der ersten Steuerschaltung und dem Steueranschluß des zweiten Transi stors eingefügt ist, und eine zweite Schaltschaltung, die zwischen der zweiten Steuerschaltung und dem Steueranschluß des vierten Transistors eingefügt ist, und wobei: wenn entweder eine Hochzieh-Lasteinrichtung, die aus dem ersten und dem zwei ten Transistor gebildet ist, oder eine Herunterzieh-Lasteinrichtung, die aus dem dritten und dem vierten Transistor gebildet ist, eingeschaltet ist, eine entsprechende der ersten und zwei ten Schaltschaltungen eingeschaltet und die andere Schaltschaltung ausgeschaltet ist.

33. Ansteuerschaltung nach Anspruch 32, die außerdem eine Hochziehschaltung umfaßt, um den Steueranschluß des zweiten Transistors hochzuziehen, und eine Herunter ziehschaltung, um den Steueranschluß des vierten Transistors herunterzuziehen, und wobei: wenn die erste Schaltschaltung ausgeschaltet ist, die Hochziehschaltung den Steu eranschluß des zweiten Transistors hochzieht, und, wenn die zweite Schaltschaltung ausge schaltet ist, die Herunterziehschaltung den Steueranschluß des vierten Transistors herunter zieht.

34. Ansteuerschaltung, die aufweist:
einen ersten Transistor, der einen ersten Anschluß hat, der mit einer Ausgangssi gnalleitung verbunden ist, einen zweiten Anschluß, der mit der ersten Spannungslieferleitung verbunden ist, und einen Steueranschluß; und
eine Steuerschaltung, um eine Spannung, die an den Steueranschluß des ersten Transistors anzulegen ist, gemäß einem Steuersignal und einem Potential der Ausgangssi gnalleitung zu steuern.

35. Ansteuerschaltung nach Anspruch 34, wobei die erste Spannungsversorgungs leitung eine Hochspannungs-Versorgungsleitung ist, und der erste Transistor so arbeitet, die Ausgangssignalleitung nach oben zu ziehen.

36. Ansteuerschaltung nach Anspruch 34, wobei die erste Spannungsversorgungs leitung eine Niedrigspannungs-Versorgungsleitung ist, und der erste Transistor so arbeitet, die Ausgangssignalleitung nach unten zu ziehen.

37. Ansteuerschaltung nach Anspruch 34, wobei die Steuerschaltung eine Wider standseinrichtung umfaßt, um eine Verbindung zwischen der Ausgangssignalleitung und dem Steueranschluß des ersten Transistors herzustellen, und eine Widerstandseinrichtungs-Steuer schaltung, um den Widerstand der Widerstandseinrichtung durch eine Spannung zu steuern.

38. Ansteuerschaltung nach Anspruch 34, wobei die Steuerschaltung eine Schal tung ist, die durch Kombinieren einer Widerstandseinrichtung und einer Schalteinrichtung aufgebaut ist.

39. Ansteuerschaltung nach Anspruch 38, wobei die Schalteinrichtung ein Transi stor oder eine Diode ist und die Steuerschaltung eine Ausgangsspannung erzeugt, deren Ab hängigkeit bezüglich des Steuersignals und des Potentials der Ausgangssignalleitung durch eine sogenannte Polygonal-Näherungsschaltung erhalten wird.

40. Ansteuerschaltung nach Anspruch 34, wobei die Steuerschaltung einen Kon densator umfaßt, um eine Verbindung zwischen der Ausgangssignalleitung und dem Steuer anschluß des ersten Transistors herzustellen.

41. Ansteuerschaltung nach Anspruch 34, wobei die Steuerschaltung einen Dio den-Verbund-Transistor umfaßt, um eine Verbindung zwischen der Ausgangssignalleitung und dem Steueranschluß des ersten Transistors herzustellen.

42. Ansteuerschaltung nach Anspruch 34, wobei eine Einrichtung zur Herstellung einer Verbindung zwischen der Ausgangssignalleitung und dem Steueranschluß des ersten Transistors den gleichen Leitfähigkeitstypus wie der erste Transistor aufweist, und eine Schaltung zum Anlegen einer Vorspannung an die Steuerschaltung so gesteuert wird, um eine Impedanz bereitzustellen, die auf den Impedanzpegel des ersten Transistors steigt.

43. Ansteuerschaltung, die umfaßt:
einen ersten Transistor, der einen ersten Anschluß besitzt, der mit einer Ausgangs signalleitung verbunden ist, einen zweiten Anschluß, der mit einer Hochspannungs-Versor gungsleitung verbunden ist, und einen Steueranschluß, wobei der erste Transistor arbeitet, die Ausgangssignalleitung hochzuziehen;
eine erste Steuerschaltung, um eine Spannung, die an den Steueranschluß des er sten Transistors anzulegen ist, gemäß einer ersten Steuerspannung und einem Potential der Ausgangssignalleitung zu steuern;
einen zweiten Transistor, der einen ersten Anschluß hat, der mit der Ausgangssi gnalleitung verbunden ist, einen zweiten Anschluß, der mit der Niedrigspannungs-Versor gungsleitung verbunden ist, und einen Steueranschluß, wobei der zweite Transistor so arbei tet, die Ausgangssignalleitung nach unten zu ziehen; und
eine zweite Steuerschaltung, um eine Spannung, die an den Steueranschluß des zweiten Transistors anzulegen ist, gemäß einem zweiten Steuersignal und dem Potential der Ausgangssignalleitung zu steuern.

44. Ansteuerschaltung nach Anspruch 43, wobei die erste und zweite Steuerschal tung jeweils eine Widerstandseinrichtung umfaßt, um eine Verbindung zwischen der Aus gangssignalleitung und dem Steueranschluß eines entsprechenden einen der ersten und zwei ten Transistoren herzustellen, und eine Widerstandseinrichtung-Steuerschaltung, um den Wi derstand der Widerstandseinrichtung durch eine Spannung zu steuern.

45. Ansteuerschaltung nach Anspruch 43, wobei die erste und die zweite Steuer schaltung jeweils durch Kombinieren einer Widerstandseinrichtung und einer Schalteinrich tung aufgebaut sind.

46. Ansteuerschaltung nach Anspruch 45, wobei die Schalteinrichtung ein Transi stor oder eine Diode ist, und die erste und zweite Steuerschaltung jeweils eine Ausgangsspan nung erzeugen, deren Abhängigkeit vom ersten oder vom zweiten Steuersignal und dem Po tential der Ausgangssignalleitung durch eine sogenannte Polygonal-Näherungs-Schaltung erhalten wird.

47. Ansteuerschaltung nach Anspruch 43, wobei die erste und die zweite Steuer schaltung jeweils einen Kondensator umfassen, um eine Verbindung zwischen der Ausgangs signalleitung und dem Steueranschluß des ersten Transistors herzustellen.

48. Ansteuerschaltung nach Anspruch 43, wobei die erste und die zweite Steuer schaltung jeweils einen Dioden-Verbund-Transistor umfassen, um eine Verbindung zwischen der Ausgangssignalleitung und dem Steueranschluß eines entsprechenden einen des ersten und zweiten Transistors herzustellen.

49. Ansteuerschaltung nach Anspruch 43, wobei eine Einrichtung zur Herstellung einer Verbindung zwischen der Ausgangssignalleitung und dem Steueranschluß eines ent sprechenden einen des ersten und zweiten Transistors den gleichen Leitfähigkeitstypus wie der erste und zweite Transistor hat, und eine Schaltung zum Anlegen einer Vorspannung an die erste und zweite Steuerschaltung so gesteuert wird, um eine Impedanz bereitzustellen, die auf den Impedanzpegel des ersten und zweiten Transistors steigt.

50. Signalübertragungssystem, wobei eine Ansteuerschaltung, wie diese in einem der Ansprüche 20 bis 49 beansprucht ist, an jedem Ende einer Signalübertragungsleitung an geordnet ist, und die bidirektionale Signalübertragung mit jeder Ansteuerung durchgeführt wird, die als Empfangsanschluß eines Signals, welches vom anderen übertragen wird, wirkt.