DE10111152A1 - Halbleiterbauelement mit isolierter Basis - Google Patents
Halbleiterbauelement mit isolierter BasisInfo
- Publication number
- DE10111152A1 DE10111152A1 DE10111152A DE10111152A DE10111152A1 DE 10111152 A1 DE10111152 A1 DE 10111152A1 DE 10111152 A DE10111152 A DE 10111152A DE 10111152 A DE10111152 A DE 10111152A DE 10111152 A1 DE10111152 A1 DE 10111152A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- connection
- drift
- doped
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/121—BJTs having built-in components
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Halbleiterbauelement, das folgende Merkmale aufweist: DOLLAR A - eine erste Anschlusszone (12) eines ersten Leitungstyps (n) und sich eine an die erste Anschlusszone (12) anschließende Driftzone (14) des ersten Leitungstyps (n), DOLLAR A - eine zweite Anschlusszone (30) des ersten Leitungstyps (n), DOLLAR A - eine dritte Anschlusszone (40) des ersten Leitungstyps (n), DOLLAR A - eine Sperrzone (20), die zwischen der Driftzone (14) und der zweiten Anschlusszone (30) und der Driftzone (14) und der dritten Anschlusszone (40) ausgebildet ist, DOLLAR A - ein die zweite Anschlusszone (30) und die Sperrzone (20) kurzschließender Kontakt (32), DOLLAR A - eine Steuerelektrode (80), die isoliert gegenüber der Driftzone (14), der Sperrzone (20) und der zweiten Anschlusszone (30) ausgebildet ist, DOLLAR A - ein elektrischer Widerstand (50), der zwischen dem Kontakt (32) und der dritten Anschlusszone (40) ausgebildet ist.
Description
Die vorliegende Erfindung betrifft ein Halbleiterbauelement
gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.
Ein derartiges, als IBT (Insulated Base Transistor) bekanntes
Halbleiterbauelement ist beispielsweise aus der US 5,969,378,
aus De Souza, Spulber, Narayanan: "A Novel "Cool" Insulated
Base Transistor", ISPSD 2000, Catalog Number 00CH37049C oder
aus Parpia, Mena, Salama: "A Novel CMOS-Compatible High-
Voltage Transistor Structure", IEEE Transactions on Electron
Devices, Vol. ED-33, No. 12, 1986, Seite 1949, Fig. 2 be
kannt.
Dieses Bauelement kombiniert Eigenschaften eines MOS-
Transistors und eines Bipolartransistors, wobei der MOS-
Transistor dazu dient, die Basis des Bipolartransistors anzu
steuern. Zur Realisierung eines n-Kanal-Transistors und eines
npn-Bipolartransistors ist bei dem bekannten Bauelement nach
De Souza, Spulber, Narayanan eine p-dotierte Wanne in einem
n-dotierten Halbleiterkörper ausgebildet. Die p-dotierte Wan
ne bildet die Basis des Bipolartransistors und die Body-Zone
des MOS-Transistors. Beabstandet zu der p-dotierten Wanne ist
eine stark n-dotierte Zone in dem Halbleiterkörper ausgebil
det, die gleichzeitig den Drain-Anschluss des MOS-Transistors
und den Kollektoranschluss des Bipolartransistors bildet. In
der p-dotierten Wanne sind beabstandet zueinander zwei n
dotierte Zonen ausgebildet, von denen eine mit der p
dotierten Wanne mittels eines Kontakts kurzgeschlossen ist
und die Source-Zone des MOS-Transistors bildet. Isoliert ge
genüber dem Halbleiterkörper ist eine Gate-Elektrode derart
angeordnet, dass sich in der p-dotierten Wanne ein leitender
Kanal zwischen der Source-Zone und der Driftzone ausbildet,
wenn eine Spannung zwischen der Gate-Elektrode und der Sour
ce-Zone angelegt wird. Die andere der in der p-dotierten Wanne
ausgebildeten n-dotierten Zonen bildet den Emitter des Bi
polartransistors.
Wird bei dem bekannten Bauelement eine Spannung zwischen der
Gate-Elektrode und der Source-Zone angelegt so gelangen E
lektronen über einen leitenden Kanal in der Body-Zone in die
Source-Zone. Aus diesem Elektronenstrom resultiert über den
an die Source-Zone angeschlossenen Kontakt ein Löcherstrom in
die Body-Zone bzw. die Basis des Bipolartransistors, wodurch
der Bipolartransistor leitend wird. Der Bipolartransistor
wird bei dem bekannten Bauelement über den MOS-Transistor an
gesteuert, wodurch bei dem Bauelement die guten Stromlei
tungseigenschaften, bzw. der geringe Einschaltwiderstand ei
nes Bipolartransistors, mit der leistungsarmen Ansteuerung
eines MOS-Transistors kombiniert ist.
Um das Halbleiterbauelement, bzw. den Bipolartransistor, zu
sperren müssen die Löcher in der Basis mit freien Elektronen
rekombinieren, was zu einer vergleichsweise langen Verzöge
rungszeit beim Abschalten führt. Zur Verkürzung dieser Verzö
gerungszeit ist aus De Souza, Spulber, Narayanan: a. a. O. oder
aus Parpia, Mena, Salama: a. a. O., Seite 1951, Fig. 7, be
kannt, einen Widerstand zwischen den Emitter und die Basis
des Bipolartransistors zu schalten. Zur Kontaktierung der Ba
sis ist bei den bekannten Bauelementen ein separater Basisan
schluss durch Vorsehen einer stark p-dotierten Zone in der
Basis beabstandet zu der Emitter-Zone ausgebildet. Bei An
steuern des Gate-Anschlusses des MOS-Transistors wird in der
beschriebenen Weise ein Löcherstrom in der Basis erzeugt, der
über den zusätzlichen Basiskontakt abfließt. Wird dieser
Strom so groß, dass die über dem zusätzlichen Widerstand an
fallende Spannung die Einsatzspannung des Bipolartransistors
erreicht, so beginnt der Bipolartransistor zu leiten.
Dieser separate Basisanschluss erhöht den Platzbedarf bei der
Realisierung des Bauelements. Zum anderen kommt es zwischen
dem separaten Basiskontakt und der Emitter-Zone zu einem
Spannungsabfall, der zu inhomogenen Potentialverhältnissen in
dem Halbleiterkörper führt. Dies führt zu ungleichmäßigen
Stromdichten, wenn das Bauelement leitet.
Ziel der vorliegenden Erfindung ist es, ein Halbleiterbauele
ment zur Verfügung zu stellen, das platzsparend realisierbar
ist und das insbesondere die oben genannten Nachteile nicht
aufweist.
Dieses Ziel wird durch ein Halbleiterbauelement gemäß den
Merkmalen des Anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand
der Unteransprüche.
Das erfindungsgemäße Halbleiterbauelement weist eine erste
Anschlusszone eines ersten Leitungstyps, eine sich an die
erste Anschlusszone anschließende Driftzone des ersten Lei
tungstyps, eine zweite Anschlusszone des ersten Leitungstyps,
eine dritte Anschlusszone des ersten Leitungstyps und eine
Sperrzone eines zweiten Leitungstyps, die zwischen der Drift
zone und der zweiten Anschlusszone und der Driftzone und der
dritten Anschlusszone ausgebildet ist, auf. Die zweite An
schlusszone und die Sperrzone sind dabei mittels eines Kon
takts, insbesondere aus Metall, kurzgeschlossen. Des weiteren
ist eine Steuerelektrode isoliert gegenüber der Driftzone,
der Sperrzone und der zweiten Anschlusszone ausgebildet. Das
erfindungsgemäße Halbleiterbauelement realisiert eine Anord
nung mit einem MOS-Transistor und einem Bipolartransistor,
wobei die Basis des Bipolartransistors durch den MOS-
Transistor angesteuert ist, bzw. einen sogenannten IBT. Die
erste Anschlusszone bildet dabei die Drain-Zone des MOS-
Transistors und den Kollektor des Bipolartransistors. Die
Sperrzone bildet die Body-Zone des MOS-Transistors und die
Basis des Bipolartransistors. Die mit der Sperrzone, bzw. der
Body-Zone kurzgeschlossene zweite Anschlusszone bildet die
Source-Zone des MOS-Transistors und die dritte Anschlusszone,
die beabstandet zu der zweiten Anschlusszone ausgebildet ist,
bildet den Emitter des Bipolartransistors. Erfindungsgemäß
ist ein Widerstand zwischen den Emitter und den Kontakt, der
die erste Anschlusszone und die Sperrzone kurzschließt, ge
schaltet. Dieser Widerstand ist vorzugsweise als externer Wi
derstand ausgebildet, das heißt der Widerstand ist nicht Be
standteil eines Halbleiterkörpers in dem die Anschlusszonen
und die Sperrzone ausgebildet sind. Der Widerstand besteht
vorzugsweise aus einem Halbleitermaterial und ist isoliert
auf dem Halbleiterkörper angeordnet.
Bei dem erfindungsgemäßen Halbleiterbauelement, bei dem der
Widerstand an den Emitter und den Kontakt zwischen Source-
Zone und Body-Zone bzw. Basis angeschlossen ist, ist kein se
parater Kontakt erforderlich, um den Widerstand an die Basis
des Bipolartransistors anzuschließen, was den Platzbedarf bei
der Realisierung des Bauelements reduziert. Außerdem resul
tiert aus dem Verzicht auf einen externen Basisanschluss eine
homogenere Verteilung der Stromdichte in der Sperrzone bzw.
Basis.
Gemäß einer Ausführungsform der Erfindung ist vorgesehen,
dass die Sperrzone wannenartig in der Driftzone ausgebildet
ist und dass die zweite und dritte Anschlusszone beabstandet
zueinander in der Sperrzone ausgebildet sind. Die Sperrzone
und die ersten, zweiten und dritten Anschlusszonen sind in
einem Halbleiterkörper ausgebildet, wobei die erste An
schlusszone bei einer ersten Ausführungsform in lateraler
Richtung des Halbleiterkörpers beabstandet zu der Sperrzone
bzw. den zweiten und dritten Anschlusszonen angeordnet ist,
um ein laterales Bauelement zu bilden, bei welchem die An
schlüsse von einer Seite des Halbleiterkörpers her zugänglich
sind.
Gemäß einer weiteren Ausführungsform der Erfindung ist die
erste Anschlusszone in vertikaler Richtung des Halbleiterkör
pers beabstandet zu der Sperrzone bzw. den zweiten und dritten
Anschlusszonen angeordnet, wobei die den Emitter des Bi
polartransistors bildende zweite Anschlusszone und die den
Kollektor des Bipolartransistors bildende erste Anschlusszone
an gegenüberliegenden Seiten des Halbleiterkörpers zugänglich
sind.
Wird bei Bipolartransistoren deren maximale Sperrspannung er
reicht und gehen diese in den Durchbruch, so tritt ein soge
nannter "Snap-Back-Effekt" auf, der sich darin auswirkt, dass
sich die Durchbruchspannung nach erfolgtem Spannungsdurch
bruch infolge sich lawinenartig in der Basis ansammelnder Ma
joritätsladungsträger reduziert. Dies ist besonders kritisch,
weil sich die Durchbruchspannung in unterschiedlichen Berei
chen der für den Durchbruch verantwortlichen Basis-Kollektor-
Diode des Bipolartransistors unterschiedlich stark oder zu
unterschiedlichen Zeitpunkten reduziert, so dass einige Be
reiche dieser Basis-Kollektor-Diode noch sperren, während an
dere bedingt durch den Durchbruch bereits leiten. Dies kann
zu einer Überlastung der leitenden Bereiche und zu einer Zer
störung des Bauelements führen.
Zur Vermeidung dieses Problems ist bei einer weiteren Ausfüh
rungsform der Erfindung eine in den Halbleiterkörper integ
rierte Durchbruchstruktur vorgesehen, die so dimensioniert
ist, dass sie bei Anlegen einer Spannung zwischen den Kollek
tor-Anschluss und den Emitter-Anschluss des Bipolartran
sistors durchbricht oder leitet, bevor die Durchbruchspannung
des Bipolartransistors erreicht ist. Die Durchbruchstruktur
weist zwei Anschlüsse auf, von denen einer an den Emitter-
Anschluss des Bipolartransistors und der andere an den Kol
lektor-Anschluss des Bipolartransistors angeschlossen ist.
Die Durchbruchstruktur weist vorzugsweise eine in der Drift
zone ausgebildete dotierte Zone des zweiten Leitungstyps auf,
wobei die Durchbruchspannung der Durchbruchstruktur durch die
Dotierung der Driftzone und den Abstand der dotierten Zone
des zweiten Leitungstyps zu der ersten Anschlusszone bestimmt
ist.
Eine weitere Ausführungsform der Erfindung sieht vor, einen
Transistor zwischen die dritte Anschlusszone, die den Emitter
des Bipolartransistors bildet, und die Basis- bzw. der Body-
Zone der Sperrzone und der Source-Zone gemeinsamen Kontakt zu
schalten. Der Transistor funktioniert bei dieser Ausführungs
form als steuerbarer Widerstand und dient dazu die Schaltei
genschaften des Bauelements einzustellen. Ist der Transistor
voll aufgesteuert, so sind der Emitter-Anschluss des Bipo
lartransistors und dessen Basis kurzgeschlossen, das erfin
dungsgemäße Halbleiterbauelement funktioniert dann nach Art
eines MOS-Transistors. Sperrt der Transistor, bzw. ist er
nicht völlig aufgesteuert, woraus aus ein nicht vernachläs
sigbarer ohmscher Widerstand zwischen den Emitter des Bipo
lartransistors und dessen Basis besteht, so funktioniert das
erfindungsgemäße Halbleiterbauelement als IBT, bei welchem
ein Bipolartransistor durch einen MOS-Transistor angesteuert
ist.
Die vorliegende Erfindung wird nachfolgend in Ausführungsbei
spielen anhand von Figuren näher erläutert. In den Figuren
zeigt
Fig. 1 ein erfindungsgemäßes Halbleiterbauelement gemäß
einer Ausführungsform der Erfindung in Seitenan
sicht im Querschnitt,
Fig. 2 ein erfindungsgemäßes Bauelement im Querschnitt
entlang einer Schnittfläche A-A' in Fig. 1 gemäß
einer ersten Ausführungsform,
Fig. 3 ein erfindungsgemäßes Bauelement im Querschnitt
entlang einer Schnittfläche A-A in Fig. 1 gemäß
einer zweiten Ausführungsform,
Fig. 4 elektrisches Ersatzscheinbild des Halbleiterbauele
ments gemäß der Fig. 1,
Fig. 5 ein erfindungsgemäßes Halbleiterbauelement gemäß
einer zweiten Ausführungsform der Erfindung in Sei
tenansicht im Querschnitt,
Fig. 6 ein erfindungsgemäßes Halbleiterbauelement gemäß
einer dritten Ausführungsform der Erfindung in Sei
tenansicht im Querschnitt,
Fig. 7 ein erfindungsgemäßes Halbleiterbauelement gemäß
einer vierten Ausführungsform der Erfindung in Sei
tenansicht im Querschnitt.
In den Figuren bezeichnen, sofern nicht anderes angegeben,
gleiche Bezugszeichen gleiche Teile und Bereiche mit gleicher
Bedeutung.
Die vorliegende Erfindung wird nachfolgend anhand eines n-
leitenden IBT, also eines Bauelements, bei welchem ein npn-
Bipolartransistor und ein n-Kanal-MOS-Transistor miteinander
kombiniert sind, erläutert. Halbleiterzonen des ersten Lei
tungstyps bezeichnen im folgenden n-dotierte Zonen und Halb
leiterzonen des zweiten Leitungstyps bezeichnen im folgenden
p-dotierte Zonen. Die Erfindung ist selbstverständlich nicht
auf n-leitende Bauelemente beschränkt sondern ist gleichfalls
auf p-leitende Bauelemente anwendbar, wobei die im folgenden
n-dotierten Bereiche dann durch p-dotierte Bereiche zu erset
zen sind und wobei die im folgenden p-dotierten Bereiche dann
durch n-dotierte Bereiche zu ersetzen sind.
Fig. 1 zeigt ein erstes Ausführungsbeispiel eines erfin
dungsgemäßen Halbleiterbauelements im Querschnitt. Das Bau
element weist einen n-dotierten Halbleiterkörper 1 auf, der
im Bereich einer Rückseite 3 eine stark n-dotierte erste An
schlusszone 12 aufweist, die mittels einer Kontaktschicht 70,
insbesondere einem Metall, kontaktiert ist. Der übrige n-
dotierte Bereich des Halbleiterkörpers bildet eine Driftzone
14. Ausgehend von einer Vorderseite 5 ist in dem Halbleiter
körper 1 eine p-dotierte Wanne 20 ausgebildet, die eine
Sperrzone bildet, wobei in dieser p-dotierten Wanne beabstan
det zueinander eine stark n-dotierte zweite Anschlusszone 30
und eine stark n-dotierte dritte Anschlusszone 40 ausgebildet
sind.
Ein zwischen der ersten Anschlusszone 12 und der Sperrzone 20
ausgebildeter und sich neben der Sperrzone 20 bis an die Vor
derseite 5 des Halbleiterkörpers 1 erstreckender Bereich bil
det eine n-dotierte Driftzone des Halbleiterbauelements.
Isoliert gegenüber dem Halbleiterkörper 1 ist eine Steuer
elektrode 80 ausgebildet, die sich in lateraler Richtung des
Halbleiterkörpers 1 von der zweiten Anschlusszone 30 über die
Sperrzone 20 bis an einen Bereich der Driftzone 14 erstreckt,
der bis an die Vorderseite 5 des Halbleiterkörpers 1 reicht.
Die Steuerelektrode 80 ist mittels einer auf die Vorderseite
5 aufgebrachten Isolationsschicht 60 gegenüber dem Halblei
terkörper 1 isoliert. Die zweite Anschlusszone 30 ist mittels
eines Kontakts 32 mit der Sperrzone 20 kurzgeschlossen, wobei
der Kontakt 32 vorzugsweise aus einem Metall, beispielsweise
Aluminium besteht.
Die erste Anschlusszone 12, die Driftzone 14, die Sperrzone
20, die zweite Anschlusszone 30 und die Steuerelektrode 80
bilden einen MOS-Transistor und die erste Anschlusszone 12,
die Driftzone 14, die Sperrzone 20 und die dritte Anschluss
zone 40 bilden einen Bipolartransistor, wie im folgenden
veranschaulicht ist.
Die erste stark n-dotierte Anschlusszone 12 bildet gleichzei
tig die Drain-Zone des MOS-Transistors und den Kollektor des
Bipolartransistors. Die schwächer n-dotierte Driftzone 14
bildet die Driftzone sowohl des MOS-Transistors als auch des
Bipolartransistors. Die p-dotierte Zone 20 bildet die Body-
Zone des MOS-Transistors, wobei dessen Source-Zone durch die
stark n-dotierte zweite Anschlusszone 30 gebildet ist. Die
Steuerelektrode 80 bildet die Gate-Elektrode des MOS-
Transistors zur Ausbildung eines leitenden Kanals zwischen
der Source-Zone 30 und der Driftzone 14 in der Body-Zone 20
bei Anlegen einer Spannung zwischen der Gate-Elektrode 80 und
der Source-Zone 30. Die p-dotierte Zone 20 bildet auch die
Basis des Bipolartransistors, dessen Emitter durch die stark
n-dotierte Zone 40 gebildet ist, wobei zur Kontaktierung des
Emitters ein Emitter-Kontakt 42 an der Vorderseite 5 des
Halbleiterkörpers 1 vorgesehen ist.
Die Source-Zone 30 des MOS-Transistors und die Basis-Zone 20
des Bipolartransistors sind gemeinsam über den Kontakt 32,
der im folgenden als Source-Basis-Kontakt bezeichnet wird,
kontaktierbar. Zwischen diesem Source-Basis-Kontakt 32, der
die Source-Zone 30 und die Basis kurzschließt, und dem Emit
ter-Kontakt 42 ist ein Widerstand 50 ausgebildet, der in dem
in Fig. 1 dargestellten Ausführungsbeispiel als externer Wi
derstand, d. h. nicht in dem Halbleiterkörper 1 realisiert,
ausgebildet ist. Der externe Widerstand 50 besteht in dem
Ausführungsbeispiel aus einer Halbleiterschicht 50, die durch
einen Teil der Isolationsschicht 60 gegenüber dem Halbleiter
körper 14 isoliert ist, wobei die Isolationsschicht 60 eine
Aussparung aufweist, an welcher die Halbleiterschicht 50 den
Source-Basis-Kontakt 32 kontaktiert.
Fig. 1 zeigt einen Ausschnitt des erfindungsgemäßen Halblei
terbauelements im Querschnitt. Die Emitter-Zone 40, die Sour
ce-Zone 30, die Gate-Elektrode 80 und der Source-Basis-
Kontakt 32 können dabei langgestreckt senkrecht zur Zeichen
ebene verlaufen, wie die Querschnittsdarstellung entlang der
Linie A-A' in Fig. 2 veranschaulicht. Bei einer weiteren
Ausführungsform sind der Source-Basis-Kontakt 32, die Source-
Zone 30 und die Gate-Elektrode 80, sowie die p-dotierte Wanne
20, punktsymmetrisch um die Emitterzone 40 angeordnet, wie
die Querschnittsdarstellung in Fig. 1c veranschaulicht.
Fig. 4 zeigt das elektrische Ersatzschaltbild des erfin
dungsgemäßen Halbleiterbauelements gemäß Fig. 1. Danach
weist das erfindungsgemäße Halbleiterbauelement einen MOS-
Transistor MT mit einem Gate-Anschluss G, einem Drain-
Anschluss D und einem Source-Anschluss S und einen Bipo
lartransistor BT mit einem Kollektor-Anschluss K, einem Emit
ter-Anschluss E und einem Basis-Anschluss B auf. Der Drain-
Anschluss des MOS-Transistors MT ist dabei an den Kollektor-
Anschluss K des Bipolartransistors BT angeschlossen. Der
Source-Anschluss S ist an den Basis-Anschluss B des Bipo
lartransistors BT angeschlossen, wobei der Source-Anschluss 5
des MOS-Transistors MT mit dessen Body-Zone kurzgeschlossen
ist. Zwischen den Basis-Anschluss B und den Emitter-Anschluss
E des Bipolartransistors BT ist ein Widerstand R geschaltet.
Der Kurzschluss zwischen dem Source-Anschluss S des MOS-
Transistors MT und dem Basis-Anschluss B des Bipolartran
sistors BT ist bezugnehmend auf Figur durch den Source-Basis-
Kontakt 32 realisiert. Die Widerstandsschicht 50 zwischen dem
Source-Basis-Kontakt 32 und dem Emitter-Kontakt 42 in Figur
bildet den Widerstand R gemäß Fig. 4.
Wird bei dem erfindungsgemäßen Halbleiterbauelement eine An
steuerspannung zwischen der Gate-Elektrode 80 und der Source-
Zone 30 bzw. dem Source-Basis-Kontakt 32 angelegt, so bildet
sich ein leitender Kanal in der Body-Zone 20 zwischen der
Source-Zone 30 und der Driftzone 14 aus. Bei Anlegen einer
Spannung zwischen der Kollektor-Zone, bzw. der Drain-Zone 12
und der Emitter-Zone 40 fließen Elektronen von der stark n-
dotierten Drain- bzw. Kollektor-Zone 12 über die Driftzone 14
und den leitenden Kanal in die Source-Zone 30, wodurch über
den Source-Basis-Kontakt 32, der die Source-Zone 30 und die
Basis 20 kurzschließt, Löcher in die Basis 20 injiziert wer
den, die den Bipolartransistor ansteuern, wenn der Löcher
strom eine bestimmte vorgegebene Intensität erreicht hat. Bei
angesteuertem Bipolartransistor erfolgt ein Ladungsträgeraus
tausch zwischen der stark n-dotierten Kollektor-Zone 12 und
der stark n-dotierten Emitter-Zone 40.
Soll der Bipolartransistor sperren, so müssen die, in der Ba
sis 20 vorhandenen Löcher mit freien Elektronen rekombinie
ren, was zu einer Verzögerungszeit beim Abschalten des Bipo
lartransistors führt. Ein Teil der Löcher kann dabei über den
Widerstand 50 und einen die Emitter-Zone kontaktierenden
Emitter-Kontakt 42 abfließen, wodurch dieser Widerstand 50
zur Verringerung der beim Abschalten auftretenden Verzöge
rungszeit beiträgt. Über diesen Widerstand können Löcher, die
in der Basis-Kollektor-Raumladungszone generiert werden abge
führt werden, wodurch die Emitter-Kollektor-Durchbruch
spannung des Bipolartransistors ansteigt.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel des erfin
dungsgemäßen Halbleiterbauelements, bei welchem in dem Halb
leiterkörper 1 eine Durchbruchstruktur realisiert ist, die
eine p-dotierte Wanne 94 aufweist, die sich ausgehend von der
Vorderseite 5 des Halbleiterkörpers 1 in vertikaler Richtung
in den Halbleiterkörper 1 hineinerstreckt. Die p-dotierte Zo
ne 94 weist einen Kontakt 90 auf, der in nicht näher darge
stellter Weise an den Emitter-Kontakt 42 des Bipolartran
sistors angeschlossen ist. Ein zweiter Anschluss der Durch
bruchstruktur wird durch die stark n-dotierte Anschlusszone
12 bzw. die Kontaktschicht 70 gebildet. Diese Durchbruch
struktur bildet in dem dargestellten Ausführungsbeispiel eine
in Sperrrichtung zwischen dem Kollektor 12,70 und dem Emitter
40,42 des Bipolartransistors gepolte Diode, deren Durchbruch
spannung von der Dotierung der Driftzone 14 und dem kürzesten
Abstand zwischen der stark n-dotierten Anschlusszone 12 und
der p-dotierten Zone 94 abhängig ist. Die Durchbruchspannung,
bei der diese Durchbruchstruktur zu leiten beginnt, bzw. in
den Durchbruch geht, ist so dimensioniert, dass sie geringer
ist als die Durchbruchspannung der Basis-Kollektor-Diode des
Bipolartransistors. Die Durchbruchspannung des Bipolartran
sistors wird dadurch nie erreicht, was zum Schutz des Bipo
lartransistors beiträgt. Bei Bipolartransistoren tritt ein
sogenannter Snap-Back-Effekt auf, wenn diese in den Durchbruch
gehen, d. h. die Durchbruchspannung reduziert sich nach
Erreichen des Durchbruchs wieder, wobei der Fall eintreten
kann, dass die Durchbruchspannung in unterschiedlichen Berei
chen der Basis-Kollektor-Diode unterschiedlich hoch ist, so
dass diese Diode in einigen Bereichen schon leitet oder noch
leitet, während sie in anderen Bereichen noch sperrt. Dies
kann zu einer übermäßigen Strombelastung der bereits leiten
den Bereiche und im Endeffekt zu einer Zerstörung des Tran
sistors führen. Dieser Effekt wird durch die vor der Bipo
lartransistor durchbrechende Durchbruchstruktur verhindert.
Die Fig. 1 und 3 zeigen ein als vertikales Bauelement aus
gebildetes erfindungsgemäßes Halbleiterbauelement, d. h. der
Emitter-Kontakt 40 und der Kollektor-Kontakt 70 des Bipo
lartransistors sind an sich gegenüberliegenden Oberflächen
des Halbleiterkörpers zugänglich und Ladungsträger fließen in
vertikaler Richtung durch den Halbleiterkörper. Demgegenüber
zeigt die Fig. 4 ein erfindungsgemäßes Halbleiterbauelement
in lateraler Bauweise, bei welcher die stark n-dotierte Kol
lektor- bzw. Drain-Zone 12 in lateraler Richtung des Halblei
terkörpers 1 beabstandet zu den Source- und Emitter-Zonen 30,
40, bzw. der Body- bzw. Basis-Zone 20 angeordnet ist.
Gemäß einer Ausführungsform der Erfindung ist vorgesehen, den
Widerstand zwischen dem Source-Basis-Kontakt 32 und dem Emit
ter-Kontakt 42 als steuerbaren Widerstand, insbesondere als
Transistor auszubilden. Die Fig. 5 zeigt ein Ausführungsbei
spiel eines solchen Halbleiterbauelements im Querschnitt.
Bei dieser Ausführungsform ist eine zweite Gate-Elektrode 204
mit einem Gate-Anschluss G2 gegenüber auf dem Halbleiterkör
per 1 oberhalb der Body- bzw. Basis-Zone angeordnet und er
streckt sich in lateraler Richtung von der Emitter-Zone 40
bis an die Source-Zone 30, wobei die Source-Zone 30 in dem in
Fig. 7 dargestellten Ausführungsbeispiel beiderseits um den
Anschlusskontakt 32 ausgebildet ist, bzw. den Anschlusskon
takt 32 umgibt. Die zweite Gate-Elektrode 204 ist mittels
einer Isolationsschicht gegenüber dem Halbleiterkörper iso
liert. Die zweite Gate-Elektrode 203 ist Teil eines Feldef
fekttransistors, dessen Bodyzone durch die Bodyzone 20 unter
halb der zweiten Gate-Elektrode 204 und dessen Source- und
Drain-Zone durch die Emitter-Zone 40 und die Source-Zone 30
gebildet werden. Bei Anlegen eines Ansteuerpotentials an die
zweite Gate-Elektrode 203, bzw. den zweiten Gate-Anschluss
G2, bildet sich in der Body-Zone 20 unterhalb der zweiten Ga
te-Elektrode 204 ein leitender Kanal zwischen der Source-Zone
30 und der Emitter-Zone 40 aus. Der leitende Kanal stellt ei
nen Widerstand zwischen der Source-Zone 30 und der Emitter-
Zone 40 dar, wobei der Widerstandswert dieses leitenden Ka
nals von dem Ansteuerpotential an der zweiten Gate-Elektrode
204 abhängig ist.
Mittels dieses über die zweite Gate-Elektrode G2 steuerbaren
Widerstandes, der in dem Ausführungsbeispiel als MOS-
Transistor realisiert ist, lassen sich die Schalteigenschaf
ten des IBT beeinflussen. Ist der Hilfs-MOS-Transistor mit
der zweiten Gate-Elektrode G2, 204 vollständig leitend ange
steuert, so ist der Widerstand zwischen der Source-Zone 30
und der Emitter-Zone 40 sehr klein, diese beiden Zonen 30, 40
sind dann annäherungsweise kurzgeschlossen, der IBT funktio
niert dann im wesentlichen als MOS-Transistor. Ist der Hilfs-
MOS-Transistor derart angesteuert, dass dessen Einschaltwi
derstand, bzw. der Widerstand des Kanals zwischen der Source-
Zone 30 und der Emitter-Zone 40, nicht vernachlässigbar ist,
so funktioniert das erfindungsgemäße Halbleiterbauelement als
IBT, d. h. der Bipolartransistor wird mittels des MOS-
Transistors angesteuert, wobei dieses Halbleiterbauelement
vorteilhafterweise die annäherungsweise leistungsfreie An
steuerung eines MOS-Transistors mit einem niedrigen Ein
schaltwiderstand eines Bipolartransistors kombiniert.
1
Halbleiterkörper
3
Rückseite
5
Vorderseite
12
erste Anschlusszone
14
Driftzone
20
Sperrzone
30
zweite Anschlusszone
40
dritte Anschlusszone
70
Kontaktschicht
32
,
42
Kontakte
G, G2 Gate-Anschlüsse
G, G2 Gate-Anschlüsse
60
Isolationsschicht
80
,
204
Gate-Elektroden
D Drain-Anschluss
S Source-Anschluss
MT MOS-Transistor
BT Bipolartransistor
K Kollektor
E Emitter
D Drain-Anschluss
S Source-Anschluss
MT MOS-Transistor
BT Bipolartransistor
K Kollektor
E Emitter
Claims (9)
1. Halbleiterbauelement, das folgende Merkmale aufweist:
- - eine erste Anschlusszone (12) eines ersten Leitungstyps (n) und sich eine an die erste Anschlusszone (12) anschließende Driftzone (14) des ersten Leitungstyps (n),
- - eine zweite Anschlusszone (30) des ersten Leitungstyps (n),
- - eine dritte Anschlusszone (40) des ersten Leitungstyps (n),
- - eine Sperrzone (20), die zwischen der Driftzone (14) und der zweiten Anschlusszone (30) und der Driftzone (14) und der dritten Anschlusszone (40) ausgebildet ist,
- - ein die zweite Anschlusszone (30) und die Sperrzone (20) kurzschließender Kontakt (32),
- - eine Steuerelektrode (80), die isoliert gegenüber der Driftzone (14), der Sperrzone (20) und der zweiten Anschluss zone (30) ausgebildet ist,
2. Halbleiterbauelement nach Anspruch 1, bei dem die Sperrzo
ne (20) wannenartig in der Driftzone (14) ausgebildet ist und
bei dem die zweite und dritte Anschlusszone (30, 40)
beabstandet zueinander in der Sperrzone (20) ausgebildet
sind.
3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die
erste Anschlusszone (12) im Bereich einer ersten Oberfläche
(3) eines Halbleiterkörpers (1) ausgebildet ist.
4. Halbleiterbauelement nach einem der vorangehenden Ansprü
che, bei dem die zweite und dritte Anschlusszone (30, 40) im
Bereich einer der ersten Oberfläche (3) gegenüberliegenden
Oberfläche (5) ausgebildet sind.
5. Halbleiterbauelement nach einem der vorangehenden Ansprü
che, bei dem in dem Halbleiterkörper (1) eine Durchbruch
struktur mit einem ersten und zweiten Anschluss (70, 90) in
tegriert ist, die ab Erreichen einer vorgegebenen Spannung
zwischen deren Anschlüssen (70, 90) leitet.
6. Halbleiterbauelement nach Anspruch 1, bei dem die Durch
bruchstruktur eine dotierte Zone (92) des zweiten Leitungs
typs in der Driftzone (14) aufweist.
7. Halbleiterbauelement nach Anspruch 5 oder 6, bei dem einer
der Anschlüsse der Durchbruchstruktur an die dritte An
schlusszone (40) angeschlossen ist und bei dem der andere An
schluss der Durchbruchstruktur an die erste Anschlusszone
(12) angeschlossen ist.
8. Halbleiterbauelement nach einem der vorangehenden An
schlüsse, bei dem der Widerstand (50) oberhalb einer Oberflä
che des Halbleiterkörpers (1) ausgebildet ist.
9. Halbleiterbauelement nach einem der vorangehenden Ansprü
che, bei dem der Widerstand als steuerbarer Widerstand, ins
besondere als Transistor, ausgebildet ist.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10111152A DE10111152C2 (de) | 2001-03-08 | 2001-03-08 | Halbleiterbauelement mit isolierter Basis |
| US10/093,709 US20020125483A1 (en) | 2001-03-08 | 2002-03-08 | Insulated base semiconductor component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10111152A DE10111152C2 (de) | 2001-03-08 | 2001-03-08 | Halbleiterbauelement mit isolierter Basis |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10111152A1 true DE10111152A1 (de) | 2002-09-26 |
| DE10111152C2 DE10111152C2 (de) | 2003-02-06 |
Family
ID=7676727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10111152A Expired - Fee Related DE10111152C2 (de) | 2001-03-08 | 2001-03-08 | Halbleiterbauelement mit isolierter Basis |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020125483A1 (de) |
| DE (1) | DE10111152C2 (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080165176A1 (en) * | 2006-09-28 | 2008-07-10 | Charles Jens Archer | Method of Video Display and Multiplayer Gaming |
| CN105097903B (zh) * | 2009-11-09 | 2020-07-03 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的横向n型绝缘栅双极晶体管 |
| US11393811B2 (en) * | 2020-08-03 | 2022-07-19 | Diodes Incorporated | Bipolar junction transistor having an integrated switchable short |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4609929A (en) * | 1984-12-21 | 1986-09-02 | North American Philips Corporation | Conductivity-enhanced combined lateral MOS/bipolar transistor |
| US5146298A (en) * | 1991-08-16 | 1992-09-08 | Eklund Klas H | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor |
| US5272366A (en) * | 1990-08-22 | 1993-12-21 | Kabushiki Kaisha Toshiba | Bipolar transistor/insulated gate transistor hybrid semiconductor device |
| US5498885A (en) * | 1994-09-26 | 1996-03-12 | Northern Telecom Limited | Modulation circuit |
| DE19751078A1 (de) * | 1997-05-19 | 1998-11-26 | Nat Semiconductor Corp | Kombinierter MOS/bipolarer Transistor |
| US6181623B1 (en) * | 1998-12-30 | 2001-01-30 | Hyundai Electronics Industries Co., Ltd. | Semiconductor MOS/BIPOLAR composite transistor and semiconductor memory device using the same |
| WO2001018874A1 (en) * | 1999-09-08 | 2001-03-15 | Demontfort University | Insulated base transistor |
-
2001
- 2001-03-08 DE DE10111152A patent/DE10111152C2/de not_active Expired - Fee Related
-
2002
- 2002-03-08 US US10/093,709 patent/US20020125483A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4609929A (en) * | 1984-12-21 | 1986-09-02 | North American Philips Corporation | Conductivity-enhanced combined lateral MOS/bipolar transistor |
| US5272366A (en) * | 1990-08-22 | 1993-12-21 | Kabushiki Kaisha Toshiba | Bipolar transistor/insulated gate transistor hybrid semiconductor device |
| US5146298A (en) * | 1991-08-16 | 1992-09-08 | Eklund Klas H | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor |
| US5498885A (en) * | 1994-09-26 | 1996-03-12 | Northern Telecom Limited | Modulation circuit |
| DE19751078A1 (de) * | 1997-05-19 | 1998-11-26 | Nat Semiconductor Corp | Kombinierter MOS/bipolarer Transistor |
| US6181623B1 (en) * | 1998-12-30 | 2001-01-30 | Hyundai Electronics Industries Co., Ltd. | Semiconductor MOS/BIPOLAR composite transistor and semiconductor memory device using the same |
| WO2001018874A1 (en) * | 1999-09-08 | 2001-03-15 | Demontfort University | Insulated base transistor |
Non-Patent Citations (3)
| Title |
|---|
| E.M. Sankara Narayanan et al.: CMOS compatible 250V Lateral Insulated Base Transistors in 3. Inter- nat. Symp. On Power Semicond. Devices and ICs-ISPSD'91, 22-24. April 1991, pp. 181-186 * |
| R. Jayaraman et al.: Comparison of high voltage devices for power integrated circuits in IEDM'84 pp. 258-261 * |
| US 6 121 633 (Familienmitglied zur US 5 969 378 - von Anmelderin genannt) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10111152C2 (de) | 2003-02-06 |
| US20020125483A1 (en) | 2002-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69616013T2 (de) | Halbleiteranordnung vom hochspannungs-ldmos-typ | |
| DE4028524A1 (de) | Halbleiterbauelement mit isoliertem gate | |
| DE10224201B4 (de) | Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben | |
| DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
| DE10313712B4 (de) | Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen | |
| DE69930715T2 (de) | Elektronische Halbleiterleistung mit integrierter Diode | |
| DE4228832C2 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
| WO2008037650A1 (de) | Halbleiteranordnung mit gekoppelten sperrschicht- feldeffekttransistoren | |
| DE19958694A1 (de) | Steuerbares Halbleiterschaltelement | |
| DE19534388B4 (de) | IGBT-Transistorbauteil | |
| EP0976157A2 (de) | Emittergesteuerter thyristor | |
| DE10111152C2 (de) | Halbleiterbauelement mit isolierter Basis | |
| DE19518339C2 (de) | Halbleitereinrichtung und ein Verfahren zur Benutzung derselben | |
| DE102004006002B3 (de) | Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit | |
| DE3942490C2 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
| DE10126309B4 (de) | Rückwärtssperrendes Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE10005772B4 (de) | Trench-MOSFET | |
| DE68929359T2 (de) | Laterale bipolare Transistoranordnungen mit isolierter Steuerelektrode mit geteilter Anode | |
| DE10038150B4 (de) | Mittels Feldeffekt steuerbares Halbleiterelement mit integrierter Schottky-Diode | |
| DE102005045910A1 (de) | Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand | |
| DE19948901B4 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| DE102004006001B3 (de) | Leistungshalbleiterbauelement mit Feldzonen-Feldelektroden-Strukturen | |
| DE10125268C1 (de) | Vertikaler MOS-Transistor mit einer Druchbruchstruktur und Verfahren zu dessen Herstellung | |
| DE102022129558A1 (de) | Halbleitervorrichtung | |
| DE3225084C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8304 | Grant after examination procedure | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |