DE10110566A1

DE10110566A1 - Verfahren zur Herstellung und Struktur einer Säulenverbindung

Info

Publication number: DE10110566A1
Application number: DE10110566A
Authority: DE
Inventors: John J Ellis-Monaghan; Paul M Feeney; Robert M Geffken; Howard S Landis; Rosemary A Previti-Kelly; Bette L Bergman-Reuter; Matthew J Rutten; Anthony K Stamper; Sally J Yankee
Original assignee: International Business Machines Corp
Current assignee: Ultratech Inc
Priority date: 2000-03-17
Filing date: 2001-03-06
Publication date: 2001-09-27
Anticipated expiration: 2021-03-07
Also published as: KR20010091908A; MY117703A; KR100406846B1; DE10110566B4; JP2001308100A; CN1314710A; US6495917B1; CN1188910C

Abstract

Ein Verfahren und eine Struktur für einen Halbleiterchip enthalten eine Vielzahl Lagen aus Verbindungsmetallisierung, mindestens eine Lage aus verformbarem dielektrischem Material über der Verbindungsmetallisierung, mindestens eine E/A-Bondinsel und eine Stützstruktur, die ein im Wesentlichen starres Dielektrikum in einem stützenden Verhältnis zur Bondinsel enthält, welches ein Brechen des verformbaren dielektrischen Materials verhindert.

Description

HINTERGRUND DER ERFINDUNG Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich im Allgemeinen auf Halbleiterchips und im Besonderen auf Strukturen, die den Chip während Bondprozessen schützen.

Stand der Technik

Die Verwendung von ILD (Interlevel Dielectric)-Materialien mit niedrigem dielektrischen Potential (k) (z. B. Spin-On- Glass (SOG), Hydrogensilsesquioxan (HSQ), Methylsilsesquioxan (MSQ), Benzocyclobuten (BCB) etc.) ist in Eingangs-/Ausgangs- (E/A-) und mechanischen Stützstrukturen, die auf vorgefertigte Halbleiterchips angewendet werden, sehr beliebt geworden. Derartige E/A- und Stützstrukturen werden gebildet, nachdem die logischen Funktionsabschnitte des Halbleiterchips abgeschlossen sind. Daher werden solche Strukturen/Verarbeitung manchmal als "Back End of Line" (BEOL)-Strukturen/Verarbeitung bezeichnet, weil sie am Ende der Fertigungsstraße gebildet werden.

Viele Materialien mit niedrigem k sind jedoch im Vergleich zu Siliciumdioxid spröde oder weich und können leicht beschädigt werden, wenn Bondkräfte angewendet werden. Genauer gesagt, die Kräfte, die während Bondprozessen (wie beispielsweise Ultraschalldrahtbonden) oder während der Herstellung von Lötkontakthügel-(C4)-Verbindungen angewendet werden, können die dielektrischen Materialen mit niedrigem k beschädigen. So kann eine Beschädigung durch Ultraschallenergie (Drahtbonden), Kapillardruck und Temperatur den Isolator mit niedrigem k schwächen oder zerstören.

Auch haben Materialien mit extrem niedriger dielektrischer Konstante (k<3), wie Polyarylenether (Handelsname SILK, hergestellt von Dow Chemical, Midland, Michigan, USA und FLARE, hergestellt von Honeywell, Sunnyvale, Kalifornien, USA) oder poröse Kieselgele, kohlenstoffhaltige CVD- Dielektrika, Methylsilsesquioxan (MSQ), Hydrogensilsesquioxan (HSQ) geringe mechanische Festigkeit verglichen mit Siliciumdioxid. Fehlende mechanische Festigkeit kann ein ernsthaftes Problem bei Drahtbondverbindungen mit komplementären Metalloxid- Halbleitern (complementary metal oxide semiconductor, CMOS) darstellen, die Materialien mit extrem niedriger dielektrischer Konstante für das intermetallische Dielektrikum verwenden. Deshalb sind neue Prozesse und Strukturen erforderlich, die Kompatibilität zwischen dem Isolator mit niedrigem k und den C4-Drahtboridstrukturen bieten.

Gegenwärtige Aktivitäten in Hinblick auf das obige Problem enthalten eine Verbesserung der Materialeigenschaften der Dielektrika mit niedrigem k (wie Prozesse, die die Festigkeit und Adhäsion erhöhen), die Integration mehrerer Metallfolien auf dem Kupfer, um für Kompatibilität mit gegenwärtigen C4-Drahtbondprozessen zu sorgen sowie die Silicidierung von Kupfer, um die Nitridadhäsion zu verbessern. Eine kürzlich erschienene Veröffentlichung, 1998 IEEE 38^th Annual IRPS-Reno, NV, 31. März 1998, S. 225-231, von Mukul Saran et al. (durch die Bezugnahme Bestandteil dieses Patents) beschreibt die Verwendung von Metallgittern zur mechanischen Verstärkung des dielektrischen Stapels, um Schäden an Bondinseln während des Drahtbondens von A1- oder Au-Drähten an Aluminiumbondinseln zu vermeiden.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung besteht daher darin, eine Struktur und ein Verfahren für einen Halbleiterchip zur Verfügung zu stellen, welcher eine Vielzahl Lagen aus Verbindungsmetallisierung, mindestens eine Lage aus verformbarem dielektrischem Material über der Verbindungsmetallisierung, mindestens eine E/A-Bondinsel (bonding pad) und eine Stützstruktur enthält, die ein im Wesentlichen starres Dielektrikum in einem stützenden Verhältnis zur Bondinsel enthält, welches ein Brechen des verformbaren dielektrischen Materials verhindert. Die Stützstruktur enthält eine Kappe über dem verformbaren dielektrischen Material, wobei die Kappe koplanar mit der strukturierten letzten Metallisierungslage oder dicker als die strukturierte letzte Metallisierungslage ist. Die Stützstruktur kann auch strukturierte Metallisierungslagen enthalten, die durch das starre Dielektrikum voneinander getrennt sind, wobei die strukturierten Metallisierungslagen durch eine Vielzahl Metallverbindungen durch das starre Dielektrikum hindurch verbunden sind, oder kann metallische Stützenstrukturen enthalten, die sich von der letzten Metallisierungslage in das verformbare dielektrische Material erstrecken. Die Stützenstrukturen können eine Vielzahl metallischer Blöcke sein, die auf aufeinander folgenden Ebenen innerhalb des verformbaren dielektrischen Materials gebildet werden. Die metallischen Blöcke können ein Fischgrätmuster im Querschnitt oder eine stufenförmige Struktur im Querschnitt bilden.

Eine weitere Ausführungsform der Erfindung ist ein integrierter Schaltkreischip, der einen Logikschaltkreis enthält, einen externen Isolator, der den Logikschaltkreis abdeckt, und einen Kontakt über dem Isolator, welcher die elektrische Verbindung mit dem Logikschaltkreis ermöglicht. Der externe Isolator enthält eine erste dielektrische Lage mit einer ersten dielektrischen Konstanten und einer Stützstruktur, die eine zweite dielektrische Konstante besitzt, welche höher ist als die erste dielektrische Konstante.

Noch eine weitere Ausführungsform der Erfindung ist ein integrierter Schaltkreischip, der einen Logikschaltkreis enthält, einen externen Isolator, der den Logikschaltkreis abdeckt, und einen Kontakt über dem Isolator, welcher die elektrische Verbindung mit dem Logikschaltkreis ermöglicht. Der Kontakt enthält eine metallische Struktur, die sich über die externen Isolatoren erstreckt. Diese metallische Struktur ist säulen- oder pyramidenförmig.

Noch eine weitere Ausführungsform der Erfindung ist ein integrierter Schaltkreischip, der einen Logikschaltkreis enthält, einen externen Isolator, der den Logikschaltkreis abdeckt, einen Kontakt über dem Isolator, welcher die elektrische Verbindung mit dem Logikschaltkreis ermöglicht, und eine Gitterstruktur, die ein erstes Dielektrikum mit einer ersten dielektrischen Konstanten und ein zweites Dielektrikum mit einer zweiten dielektrischen Konstanten enthält, die höher ist als die erste dielektrische Konstante. Die Gitterstruktur kann ein Kreuzmuster des zweiten Dielektrikums in einer Lage des ersten Dielektrikums sein, alternierende Lagen des ersten Dielektrikums und des zweiten Dielektrikums oder seitliche Zwischenlagen des zweiten Dielektrikums zwischen Teilen des ersten Dielektrikums.

Noch eine weitere Ausführungsform der Erfindung ist ein integrierter Schaltkreischip, der einen Logikschaltkreis enthält, einen externen Isolator, der den Logikschaltkreis abdeck, und einen Kontakt über dem externen Isolator, welcher die elektrische Verbindung mit dem Logikschaltkreis ermöglicht. Der externe Isolator enthält Stützsäulen zwischen dem Logikschaltkreis und dem Kontakt. Die Stützsäulen sind Teile der Metallisierungs- und Durchkontaktierungsebenen im externen Isolator und können hohle Säulen sein, die mit einem Isolator gefüllt sind. Die Stützsäulen können Wärmesenken enthalten und sind mit Zwischenlagen versehen, um das Anbringen von Verdrahtung im externen Isolator zuzulassen.

Die Erfindung legt die Probleme bei, die mit den oben diskutierten herkömmlichen BEOL-Strukturen einhergehen. Klarer ausgedrückt, die Erfindung umfasst zusätzliche Strukturen auf der oder innerhalb der BEOL-Struktur, die das ILD während der Verdrahtungs- oder C4-Bondprozesse zusätzlich stützen.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die vorhergehenden und andere Aufgaben, Aspekte und Vorteile lassen sich mit Hilfe der folgenden ausführlichen Beschreibung einer bevorzugten Ausführungsform der Erfindung mit Bezug auf die Zeichnungen besser verstehen, von denen:

Fig. 1 ein schematisches Diagramm der erfindungsgemäßen Kappe über der Ebene der letzten Metallisierung(LM) darstellt;

Fig. 2 ein schematisches Diagramm der erfindungsgemäßen Kappe über der LM-Ebene mit Bondinsel darstellt;

Fig. 3 ein schematisches Diagramm der erfindungsgemäßen Kappe auf LM-Ebene darstellt, koplanar mit LM, mit einer identischen Dicke wie LM;

Fig. 4 ein schematisches Diagramm der erfindungsgemäßen Kappe darstellt, koplanar mit LM-Ebene und dicker als LM;

Fig. 5 ein schematisches Diagramm der erfindungsgemäßen Kappe zwischen LM-1 und LM und einem Nietendesign darstellt;

Fig. 6 ein schematisches Diagramm der erfindungsgemäßen Kappe mit Stützen darstellt;

Fig. 7 ein schematisches Diagramm eines erfindungsgemäßen vertikalen Stapels darstellt;

Fig. 8 ein schematisches Diagramm eines erfindungsgemäßen Fischgrätstapels darstellt;

Fig. 9 ein schematisches Diagramm eines erfindungsgemäßen Treppenhausstapels darstellt;

Fig. 10 ein schematisches Diagramm einer erfindungsgemäßen Bondinsel darstellt, die eine Metallsäule enthält;

Fig. 11 ein schematisches Diagramm der in Fig. 10 abgebildeten geätzten Struktur darstellt;

Fig. 12 ein schematisches Diagramm einer einzelnen Ebene gemischter dielektrischer Materialien für die Basis und die Gitterstruktur darstellt;

Fig. 13 ein schematisches Diagramm eines erfindungsgemäßen Kreuzmusters der Gitterstruktur darstellt;

Fig. 14 ein schematisches Diagramm darstellt, das einzelne Bahnen verschiedener Dielektrika zeigt;

Fig. 15 ein schematisches Diagramm der Anfangsphase der Bildung des erfindungsgemäßen Gitters darstellt;

Fig. 16 ein schematisches Diagramm des gebildeten erfindungsgemäßen Gitters darstellt;

Fig. 17 ein schematisches Diagramm einer weiteren Phase der Bildung des erfindungsgemäßen Gitters darstellt;

Fig. 18 ein schematisches Diagramm der letzten Phase der Bildung des erfindungsgemäßen Gitters darstellt;

Fig. 19 ein schematisches Diagramm der Anfangsphase der Herstellung der erfindungsgemäßen Gitterstruktur darstellt;

Fig. 20 ein schematisches Diagramm der erfindungsgemäßen Gitterstruktur darstellt;

Fig. 21 ein schematisches Diagramm der erfindungsgemäßen Gitterstruktur darstellt;

Fig. 22 ein schematisches Diagramm der erfindungsgemäßen Gitterstruktur darstellt;

Fig. 23 ein schematisches Diagramm der erfindungsgemäßen Gitterstruktur darstellt;

Fig. 24 ein schematisches Diagramm der erfindungsgemäßen Metallsäulen darstellt;

Fig. 25 ein schematisches Diagramm der erfindungsgemäßen Bondinselsäulenstützen darstellt;

Fig. 26 ein schematisches Diagramm der erfindungsgemäßen Bondinselsäulenstützen darstellt;

Fig. 27 ein erweitertes Blockdiagramm der erfindungsgemäßen Bondinselsäulenstützen darstellt;

Fig. 28 ein schematisches Diagramm der erfindungsgemäßen Bondinselsäulenstützen darstellt;

Fig. 29 ein schematisches Diagramm der erfindungsgemäßen Bondinselsäulenstützen darstellt;

Fig. 30 ein schematisches Diagramm der erfindungsgemäßen Bondinselsäulenstützen darstellt;

Fig. 31 ein schematisches Diagramm eines Querschnittes der erfindungsgemäßen Bondinselsäulenstützen darstellt;

Fig. 32 ein erweitertes Blockdiagramm eines Querschnittes der erfindungsgemäßen Bondinselsäulenstützen darstellt;

Fig. 33 ein schematisches Diagramm darstellt, das ein Beispiel einer Struktur mit einer zusätzlichen Metallisierungslage zwischen der Kupferbondinsel und der letzten Kupferebene zeigt;

Fig. 34 ein schematisches Diagramm darstellt, das die in Fig. 33 gezeigte zusätzliche Metallschicht eliminiert;

Fig. 35 ein schematisches Diagramm einer Draufsicht auf den Zwischenraum darstellt, der zwischen Wurzeln erreicht wird, um Verdrahtungskanäle gemäß der Erfindung bereitzustellen; und

Fig. 36 ein schematisches Diagramm mit einer Struktur mit hoher Adhäsion gemäß der Erfindung darstellt.

AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN DER ERFINDUNG

Eine erste Ausführungsform der Erfindung wird in Fig. 1 dargestellt und enthält eine letzte Metallisierungslage (LM) 11, eine vorletzte Metallisierungslage (LM-1) 13, eine leitfähige Durchkontaktierung 12, die die beiden Metallisierungslagen 11, 13 verbindet, und Zwischenlagendielektrika 14, die für die elektrische Isolierung sorgen, aber zu zerbrechlich sind, um die entsprechende mechanische Stütze bereitzustellen. Zusätzlich zur herkömmlichen Struktur enthält die Erfindung eine Schutzkappe 10.

Die Erfindung fügt die Schutzkappe 10 über der letzten Metallisierungslage (LM) 11 hinzu. Die Dicke der Kappe 10 beträgt zwischen 1 und 20 µm, sie ist vorzugsweise 10 µm dick. Die Kappe 10 kann z. B. aus Siliciumdioxid (SiO₂), SOG, Siliciumnitrid, dotiertem SiO₂ (d. h. F, B, P), HSQ, MSQ oder anderen ähnlichen schützenden Substanzen gebildet werden. Die bevorzugte Ausführungsform würde 50 nm Nitrid, 1 µm Oxid, 1 µm Nitrid, 10 µm Oxid (Nitrid = Si_xN_yH_z und Oxid = SiO₂) umfassen, könnte aber auch eine ähnliche Struktur sein. Zu beachten ist, dass die anfänglichen 50 nm Nitrid nur erforderlich sind, wenn das Oxid geringe Adhäsion zur letzten Metallisierungslage hat, und die letzten 10 µm Oxid könnten jedes beliebige Dielektrikum mit guten mechanischen Eigenschaften sein.

Die Kappe 10 wird über der LM-Lage 11 mit Hilfe von Standardabscheidungsverfahren abgeschieden, wie Zerstäuben, chemische Abscheidung aus der Dampfphase (chemical vapor deposition, CVD) etc. Zusätzlich kann eine Leiterbondinsel 20 abgeschieden werden, wie in Fig. 2 gezeigt. Die Bondinsel 20 umfasst ein beliebiges Standardmetall, wie Al (99,5%) Cu (0,5%), das abgeschieden und strukturiert werden kann. Vorzugsweise umfasst die Bondinsel 20 einen Stapel von 50 nm TaN, 3 µm Al (99,5%) Cu (0,5%) und 100 nm TiN. Die Struktur ist so für Drahtbonden oder C4-Bondprozesse vorbereitet.

Die standardmäßige abschließende Oxid/Nitrid-Passivierung ist typischerweise weniger als 1 µm dick, wogegen die Kappe 10 vorzugsweise dicker als 10 µm ist. Die relativ dicke Kappenlage 10 bietet eine starre Oberfläche, um die Kräfte aufzunehmen, die mit Drahtbonden, Bilden von Lötkontakthügeln, Kapselung etc. verbunden sind.

Eine weitere Ausführungsform wird in Fig. 3 gezeigt. In dieser Ausführungsform wird die Kappe auf der LM-Ebene 11 gebildet. Ein Damaszierungsprozess oder ein ähnlicher Prozess könnte verwendet werden, um LM 11 in die Kappe 30 einzuformen. In dieser Ausführungsform wird die Kappe 30 Teil des Dielektrikums der letzten Ebene. Diese Ausführungsform fügt eine stoßdämpfende Lage 30 hinzu, die koplanar mit der letzten Metallebene 11 ist. Deshalb könnte diese Ausführungsform für sich allein dazu verwendet werden, eine stärkere Struktur herzustellen, die dieselbe Topografie besitzt oder mit der Struktur in Fig. 2 kombiniert wird. Die LM-Ebene 11 kann gleich dick sein wie die Kappe 30 oder dicker, wie in Fig. 4 gezeigt.

Eine zusätzliche Ausführungsform, die in Fig. 5 gezeigt wird, enthält eine Kappe 51, die sich zwischen LM-1 und LM befindet. Dies ist ein "Nieten"-Design, wo LM-1 mit dem leitenden Metall (Stamm) 12 an LM befestigt ist. Die Lage der Kappe 51 befindet sich zwischen der Basis 13 und Kopf 11 der Niete, wie in Fig. 5 gezeigt. Vorzugsweise wird ein Damaszierungsprozess verwendet, um die Kappe 51 und die Nietenstruktur 52 zu bilden, jedoch kann, wie Fachleute anhand dieser Offenlegung wissen, jeder ähnliche Prozess verwendet werden. Die LM 11 und das zugehörige ILD 14 werden vorzugsweise unter Verwendung von Standardverfahren der Metallabscheidung hergestellt, nachdem die Kappe 51 gebildet wurde. Diese Ausführungsform würde zulassen, dass die letzte Metallisierungslage, 12, in einem Dielektrikum mit niedrigem k hergestellt werden könnte.

Eine weitere Ausführungsform der Erfindung umfasst eine Kappen- und Stützenstruktur, wie in Fig. 6 gezeigt. Stützstrukturen (Füße) 60 werden vorzugsweise aus Materialien gebildet, die der Kappe 61 ähnlich sind. Die Stützen 60 können gebildet werden, indem eine tiefe Durchkontaktierung/Bohrung ausgeätzt wird und die Bohrung mit dem Material der Kappe 61 gefüllt wird. Alternativ werden, wie in den Fig. 7-9 gezeigt, die Stützen 70, 80, 90 gebildet, indem ein Materialbolzen auf jeder Ebene angebracht und damit eine gestapelte Baublockstruktur errichtet wird.

Die Baublöcke können direkt aufeinander gestapelt werden (siehe Fig. 7), in einem Fischgrätmuster (siehe Fig. 8) oder als stufenförmiger Stapel (siehe Fig. 9). Wie Fachleute wissen, wird die Plazierung der Baublöcke durch Ändern des Abscheidungs-/Ätzprozesses auf jeder nachfolgenden Lage gesteuert.

Unter Verwendung dieser Ausführungsform können die Stützenstrukturen 90 überall dort angebracht werden, wo die Konstruktionsanforderungen dies zulassen, sodass sie die BEOL-Strukturen nicht stören. Die Stützen sorgen für einen starren Pfad von der Oberfläche der Bondinsel der letzten Metallisierungslage zum Siliciumsubstrat. Diese starre "Tafel" stützt die Bondinseln der letzten Metallisierungslage, die über dem Dielektrikum mit niedrigem k hergestellt werden.

Eine weitere Ausführungsform der Erfindung umfasst einen Entwurf für eine Metallbondinsel, die die Kräfte ableitet, die sich während Drahtbonden oder C4-Verbinden entwickeln und zerbrechliche dielektrische Materialien mit niedrigem k beschädigen können. Wie in Fig. 10 gezeigt, enthält diese Ausführungsform der Erfindung eine Struktur 100, die eine kreisförmige, quadratische oder anders geformte Metallsäule sein kann und über der LM oder Bondinsel 11 platziert ist. Drahtbonden oder C4-Bonden tritt an dieser Struktur 100 auf, welche daraufhin wirkt, die mit dem Bondprozess auftretenden Kräfte zu übertragen oder aufzunehmen.

Genauer gesagt wird die Metallsäule 100 (z. B. Kupfer, Aluminium oder Wolfram) auf der zuvor gebildeten Bondinsel 11 errichtet, wie in Fig. 10 gezeigt. Eine Anschlussmetallfilm/-bondinsel 102 kann, wenn nötig, abgeschieden werden, um die Säule 100 an der LM oder der Bondinsel 11 zu befestigen.

Die Säule 100 kann unter Verwendung mehrerer wohl bekannter Prozesse gebildet werden. Beispielsweise kann ein Film (z. B. 0,1 bis 50 µm Dicke, vorzugsweise 10 µm) aus Opfermaskenmaterial 103 abgeschieden werden. Dieses Maskenmaterial 103 kann ein Fotolack, Polyimid, Foto- Polyimid etc. sein. Fotolithografische und Ätzverfahren (trocken, nass) können verwendet werden, um den Maskenfilm 103 zu strukturieren, sodass die Bereiche belichtet werden, auf denen die Metallsäulen 100 platziert werden sollen. Das Material der Metallsäule 100 wird mittels Zerstäuben oder Aufdampfverfahren abgeschieden. Das Maskenmaterial 103 kann unter Verwendung von chemischen Nassverfahren oder durch Trockenätzverfahren entfernt werden. Eine zusätzliche Metallbondinsel oder ein Anschlussmetall 110 kann an der Spitze der Metallsäule 100 hinzugefügt werden, um eine bessere Adhäsion des Bondmaterials zu ermöglichen, wie in Fig. 11 gezeigt. Die Säule verhindert, dass Sonden durch die nächste Ebene 11 in das Dielektrikum mit niedrigem k eindringen.

Die nächste Ausführungsform, die in Fig. 12 dargestellt wird, enthält eine Gitterstruktur 131, die in die BEOL- Struktur 130 integriert ist. Die Gitterstruktur 131 umfasst Standarddielektrika mit höherem k (z. B. SiO₂, mit P, B, F etc. dotiertes Glas, Si_xN_yH_z, Si_xC_yH_z) und kann für eine oder mehrere Ebenen der BEOL ausgelegt werden. Die Erfindung kann mit verschiedenen dielektrischen Materialien innerhalb der BEOL vermischt und abgeglichen werden, um die gewünschten Merkmale des ILD und des Stützgitters zu maximieren. Die Gitterbahnen können in jedem Muster angebracht werden. Fig. 13 zeigt beispielsweise ein Kreuzmuster eines Gitters und Fig. 14 zeigt einzelne Bahnen unterschiedlicher Dielektrika. Während die Gitterstruktur 131 die effektive dielektrische Konstante k der BEOL-Struktur erhöht, wirkt sie auch als starrer Rahmen, um Schäden an dem zerbrechlichen Dielektrikum mit niedrigem k 131 während der nachfolgenden Verarbeitung, Tests, Drahtbonden, Bilden von Lötkontakthügeln und Kapselung etc. zu vermeiden.

Diese Ausführungsform kann unter Verwendung zahlreicher herkömmlicher Prozesse gebildet werden, wie Fachleute anhand dieser Offenlegung wissen. So kann beispielsweise ein Film eines Dielektrikums mit höherem k 131 abgeschieden werden, wie in Fig. 15 gezeigt. Unter Verwendung fotolithografischer oder anderer ähnlicher Verfahren kann die Gitterstruktur definiert werden, wie in Fig. 16 gezeigt. Das Material mit niedrigem k 130 wird abgeschieden und geglättet (z. B. mittels chemisch-mechanischem Polieren (chemical mechanical polishing, CMP)) oder kann geätzt werden, wie in Fig. 17 bzw. Fig. 18 gezeigt. Alternativ dazu kann das Dielektrikum mit niedrigem k 130 strukturiert werden und das Standarddielektrikum 131 kann abgeschieden und geglättet werden. Zusätzlich kann, wenn nötig, oben eine harte Maske als Ätz- oder CMP-Stopp verwendet werden.

Diese Ausführungsform kann auch durch Abscheiden und Strukturieren des Dielektrikums mit niedrigem k 130 gebildet werden (d. h. Fotolack aufschleudern, strukturieren, das Dielektrikum 131 ätzen, Fotolack abziehen), wie in Fig. 19 gezeigt. Ein dielektrisches Standard-CVD-Plasma- oder PVD- Material mit hohem k 131 wird entsprechend dem Muster abgeschieden, wie in Fig. 20 gezeigt. Anisotropes Trockenätzen ätzt das Standarddielektrikum 131, wobei eine Seitenwand 220 aus Standarddielektrikum zurückbleibt, die zum Gitter wird, wie in Fig. 21 gezeigt. Mehr Dielektrikum 131 mit niedrigem k wird wieder abgeschieden, um das Muster zu füllen, wie in Fig. 22 gezeigt, gefolgt durch Glätten mittels Ätzen oder CMP, wie in Fig. 23 gezeigt. Auch hier kann eine harte Maske als Ätz- oder CMP-Stopp verwendet werden.

Eine weitere Ausführungsform, die in Fig. 24 gezeigt wird, besteht in einer Serie gestapelter Metallfüllformen (z. B. Säulen) 250, die eine C4- (251) oder Drahtbondinsel 256 stützen. Diese Metallsäulen 250 enthalten eine Serie Metallbolzen, die auf der Kontaktebene 252, der Metallebene 253 und der Durchkontaktierungsebene 254 gebildet werden. Der Erstbolzen, der auf der Kontaktebene 252 gebildet wird, wird über die flache Grabenisolation (shallow trench isolation, STI) 255 oder unter Verwendung von Wolframdurchkontaktierungen/-verbindungen und/oder lokalen Verbindungen (d. h. BPSG, PSG, SiO₂, Si_xN_yH_z, Si_xC_yH_z etc.) auf das anorganische Dielektrikum gesetzt. Die Säulen 250 setzen sich zur letzten Bondinsel 256 fort und verleihen der Bondinselstruktur mechanische Stabilität. Die Säulen sind in Bereichen angebracht, die es zulassen, dass Drähte 259 unter der Bondinsel 256 hindurchführen. Die Erfindung schränkt also die Fähigkeit der Verdrahtung 259 nicht ein, sorgt jedoch für eine robuste C4-Struktur, wie in Fig. 24 gezeigt. Die Metallsäulen 250 sind mit einem doppelten Damaszierungsprozess kompatibel. Die den Metallsäulen zugehörigen Durchkontaktierungen können jede beliebige Größe haben und haben vorzugsweise einen Durchmesser von zwei µm oder mehr. Um auch für mechanische Festigkeit zu sorgen, können während der Bildung der Metallisierungslagen 253 auch Metalllaufschienen 257 gebildet werden. Die Laufschienen nehmen die Wärme auf und leiten sie über die C4-Bondinsel 251 ab. Die Laufschienen 257 sind Metallbahnen, die sich über die Säulen 250 hinaus erstrecken (wo das Design dies zulässt) und als Wärmesenken agieren. Weiterhin können Stabdurchkontaktierungen (z. B. Durchkontaktierungen mit einem Längen-/Breitenverhältnis größer 2) verwendet werden, um den Stabilisierungsbereich zu maximieren. Wie in Fig. 25 gezeigt, können die Säulen in entsprechendem Abstand voneinander stehen, damit die adäquate mechanische Festigkeit ermöglicht wird.

Eine weitere Ausführungsform, gezeigt in Fig. 26, enthält "zusammengesetzte" Säulen 270 mit einer "Treppenhaus"- Struktur, die unter Verwendung der oben diskutierten Verfahren gebildet wird. Die "zusammengesetzten" Säulen 270 bilden ein Metallgehäuse um das Dielektrikum mit niedrigem k 271, als Teil der Standardverdrahtung und - durchkontaktierungen. Die in Fig. 27 gezeigte Struktur wird mit einer Serie von Isolationslagen abgedeckt, wie beispielsweise Nitridlage 272, Oxidlage 273 und Nitridlage 274. Lage 275 könnte ein weiterer Isolator sein, ein Fotolack, die Bondinsel etc. Wie in Fig. 27 detaillierter gezeigt, enthält jede der "Treppen" in den zusammengesetzten Säulen 270 einen metallischen (z. B. Cu, Al etc.) Stufenteil 280 und eine Einlage 281 (z. B. Ta, Ti, W, einschließlich nitridierter oder siliciumdotierter Legierungen), umgeben von alternierenden Lagen eines Dielektrikums mit niedrigem k 282, einem Standardisolator (z. B. SiO₂, Si_xN_yH_z, Si_xC_yH_z etc. 283) und Nitrid, Si_xN_yH_z, Si_xC_yH_z etc. 284. Es ist zu beachten, dass die anorganischen Isolatoren 283, 284 in Verbindung mit einem polymeren Dielektrikum mit niedrigem k verwendet werden und nicht für alle Dielektrika mit niedrigem k erforderlich sind.

Diese zusammengesetzten Säulenstrukturen 270 können auch als Wärmesenken verwendet werden. Dies ist wichtig, wenn das Dielektrikum mit niedrigem k ein schlechter Wärmeleiter ist. Diese zusammengesetzten Säulenstrukturen 270 nehmen nur relativ geringe Flächen des Chips ein, wie Tabelle 1 zeigt.

Tabelle 1

Fig. 28 zeigt einen Fotolack 290, der verwendet wird, um das Dielektrikum mit niedrigem k aus der Region 291 zu entfernen. Fig. 29 zeigt dann ein Beispiel der relativen Abmessungen der verschiedenen in den Fig. 27 und 28 abgebildeten Strukturen. In Fig. 29 sind der Fotolack 290 und ein Teil der Nitridlage 274 bis zu Punkt 300 hinunter geätzt. In Fig. 30 ist dann die Öffnung 291 mit einer starren Substanz gefüllt, wie beispielsweise hartem SOG 310, und eine Bondinsel 311 ist über der Struktur gebildet. Das SOG (oder ein anderes starres Material) trägt zur mechanischen Festigkeit der Säulenstruktur bei.

Fig. 31 zeigt eine Draufsicht auf eine Stütze bestehend aus fünf Säulen 320, wobei die Säulen jede beliebige der vorher erwähnten erfindungsgemäßen Säulen sein können, wie die in Fig. 26 gezeigten. Die Positionierung der Säulen 320 wird so gewählt, dass die Festigkeit der Struktur maximiert wird.

Fig. 31 zeigt ein mögliches Beispiel, aber wie Fachleute angesichts dieser Offenlegung wissen, können verschiedene Säulenmuster gewählt werden, um die Festigkeit der Struktur zu verändern.

Fig. 32 zeigt die Draufsicht auf eine der Säulen (z. B. wie die in Fig. 26 gezeigten Säulen). Der SOG-Teil 291 nimmt beispielsweise die Mitte ein, der Kupferteil 270 ist um den SOG-Teil 291 angeordnet und das Dielektrikum mit niedrigem k 271 bildet den äußeren Teil.

In den Fig. 33 und 34 wird die Verwendung der Erfindung zur Eliminierung einer zusätzlichen Metallisierungslage gezeigt. Genauer gesagt, die Struktur in Fig. 34 enthält ein Sperrdielektrikum 340 (wie beispielsweise ein Nitriddielektrikum), dielektrische Lagen 341, 342, eine Bondinsellage 343 (wie beispielsweise eine Kupferbondinsel) und eine C4-Löthügel-Verdrahtungslage 345. Zusätzlich dazu enthält die in Fig. 34 gezeigte Struktur eine Metallisierungslage 344 (z. B. Aluminium) über der Bondinsellage 343. Die eingekerbte Form der Metallisierungslage 344 hilft, die Bondinsel 343 gegen das Sperrdielektrikum 340 zu halten. Im Gegensatz dazu ersetzt in Fig. 34 die verankerte Struktur 350 (z. B. letzte und vorletzte Metallisierungslage, die wie in obenstehender Fig. 5 beschrieben gebildet werden kann) die Bondinsel 343 und die eingekerbte Metallisierungslage 344. Dies vereinfacht die Struktur, macht sie kleiner und leichter und reduziert die Verarbeitungsszeit und -komplexität. Zusätzlich dazu enthält die in Fig. 34 gezeigte Struktur eine Oxidlage 351, die die Struktur noch mehr festigt. Die Länge und Ausrichtung der "Wurzel" 352 kann verändert werden, um die gewünschte Haftkraft für verschiedene Bondinselstrukturtopologien zu erreichen.

In den Fig. 35 und 36 wird eine weitere Ausführungsform der Erfindung gezeigt. Genauer gesagt zeigt Fig. 35 eine Draufsicht auf die Struktur und Fig. 36 zeigt einen Querschnitt der Struktur entlang der Linie A-A der Fig. 35. Die C4-Struktur wird als Punkt 360 gezeigt, die letzte Metallisierungslage als Punkt 361, die vorletzte Metallisierungslage als Punkt 363 und die Stabdurchkontaktierung, welche die letzte Metallisierungslage 361 mit der vorletzten Metallisierungslage 363 verbindet, wird als Punkt 362 in den Fig. 35 und 36 gezeigt.

Zusätzlich dazu zeigt Fig. 36 verschiedene dielektrische Isolationslagen 364, die gemäß der vorher diskutierten Ausführungsformen verwendet werden. Wie in den vorherigen Ausführungsformen diskutiert wurde, bietet diese Struktur eine höhere Adhäsionskraft zwischen der letzten Metallisierungslage 361 und dem angrenzenden Dielektrikum.

Die Erfindung bietet daher viele Alternativen für die Erhöhung der Adhäsionskraft zwischen der letzten Metallisierungslage und dem angrenzenden Dielektrikum. Wie Fachleute anhand dieser Offenlegung wissen, ist die Erfindung nicht auf die oben offengelegten Strukturen begrenzt, sondern umfasst jegliche ähnliche Struktur, die eine beliebige Version der oben beschriebenen Stützstruktur verwendet. Und obwohl die Erfindung im Rahmen bevorzugter Ausführungsformen beschrieben wurde, werden Fachleute erkennen, dass die Erfindung mit Veränderungen innerhalb des Sinns und Geltungsbereichs der angehängten Ansprüche ausgeführt werden kann.

Claims

1. Halbleiterchip, welcher umfasst:
eine Vielzahl miteinander verbundener Lagen Verbindungsmetallisierung;
mindestens eine Lage verformbaren dielektrischen Materials über der Verbindungsmetallisierung;
eine Stützstruktur, die ein im Wesentlichen starres Dielektrikum umfasst, welches mit dem verformbaren Dielektrikum verbunden ist; und
mindestens eine Eingangs-/Ausgangs-Bondinsel verbunden mit der Stützstruktur,
wobei die Stützstruktur in einem stützenden Verhältnis zur Bondinsel steht, um ein Brechen des verformbaren dielektrischen Materials zu vermeiden.

2. Halbleiterchip nach Anspruch 1, wobei die Stützstruktur eine Kappe über dem verformbaren dielektrischen Material umfasst.

3. Halbleiterchip nach Anspruch 2, wobei die Stützstruktur eine strukturierte letzte Metallisierungslage der Verbindungsmetallisierung enthält und die Kappe koplanar mit der strukturierten letzten Metallisierungslage ist.

4. Halbleiterchip nach Anspruch 2, wobei die Stützstruktur eine strukturierte letzte Metallisierungslage der Verbindungsmetallisierung enthält und die Kappe dicker ist als die strukturierte letzte Metallisierungslage.

5. Halbleiterchip nach Anspruch 1, wobei die Stützstruktur strukturierte Metallisierungslagen enthält, die durch das starre Dielektrikum voneinander getrennt sind, wobei die strukturierten Metallisierungslagen durch eine Vielzahl metallischer Verbindungen durch das starre Dielektrikum hindurch verbunden werden.

6. Halbleiterchip nach Anspruch 1, wobei die Stützstruktur metallische Stützenstrukturen enthält, die sich von der letzten Metallisierungslage der Verbindungsmetallisierung in das verformbare dielektrische Material erstrecken.

7. Halbleiterchip nach Anspruch 6, wobei die metallische Stützenstrukturen eine Vielzahl metallischer Blöcke enthalten, die auf aufeinander folgenden Ebenen innerhalb des verformbaren dielektrischen Materials gebildet werden.

8. Halbleiterchip nach Anspruch 7, worin die metallischen Blöcke im Querschnitt ein Fischgrätmuster bilden.

9. Halbleiterchip nach Anspruch 7, worin die metallischen Blöcke im Querschnitt eine stufenförmige Struktur bilden.

10. Integrierter Schaltkreischip, der Folgendes umfasst:
einen Logikschaltkreis;
einen externen Isolator, der den Logikschaltkreis abdeckt;
und einen Kontakt über dem Isolator, der elektrisch mit dem Logikschaltkreis verbunden ist, worin der externe Isolator Folgendes enthält:
eine erste dielektrische Lage mit einer ersten dielektrischen Konstanten; und
eine Stützstruktur, die mit dem ersten Dielektrikum verbunden ist und eine zweite dielektrische Konstante hat, die höher ist als die erste dielektrische Konstante.

11. Integrierter Schaltkreischip nach Anspruch 10, worin die Stützstruktur eine Kappe über der ersten dielektrischen Lage umfasst.

12. Integrierter Schaltkreischip nach Anspruch 11, worin der externe Isolator eine strukturierte letzte Metallisierungslage enthält und die Kappe koplanar mit der strukturierten letzten Metallisierungslage ist.

13. Integrierter Schaltkreischip nach Anspruch 11, worin der externe Isolator eine strukturierte letzte Metallisierungslage enthält und die Kappe dicker ist als die strukturierte letzte Metallisierungslage.

14. Integrierter Schaltkreischip nach Anspruch 10, worin die Stützstruktur strukturierte Metallisierungslagen enthält, die durch eine zweite dielektrische Metallisierungslage, welche die zweite dielektrische Konstante hat, voneinander getrennt sind, und die strukturierten Metallisierungslagen durch eine Vielzahl metallischer Verbindungen durch die zweite dielektrische Lage hindurch verbunden werden.

15. Integrierter Schaltkreischip nach Anspruch 10, worin die Stützstruktur Folgendes enthält: eine zweite dielektrische Metallisierungslage, die die zweite dielektrische Konstante besitzt und eine strukturierte letzte Metallisierungslage enthält; und metallische Stützenstrukturen, die sich von der letzten Metallisierungslage in das erste Dielektrikum erstrecken.

16. Integrierter Schaltkreischip nach Anspruch 15, worin die Stützenstrukturen eine Vielzahl metallischer Blöcke umfassen, die auf aufeinander folgenden Ebenen innerhalb des ersten Dielektrikums gebildet wurden.

17. Integrierter Schaltkreischip nach Anspruch 16, worin die metallischen Blöcke im Querschnitt ein Fischgrätmuster bilden.

18. Integrierter Schaltkreischip nach Anspruch 16, worin die metallischen Blöcke im Querschnitt eine stufenförmige Struktur bilden.

19. Integrierter Schaltkreischip, der Folgendes umfasst:
einen Logikschaltkreis;
einen externen Isolator, der den Logikschaltkreis abdeckt; und
einen Kontakt über dem Isolator, der elektrisch mit dem Logikschaltkreis verbunden ist,
worin der Kontakt eine metallische Struktur umfasst, die sich über den externen Isolator erstreckt.

20. Integrierter Schaltkreischip nach Anspruch 19, worin die metallische Struktur die Form einer kreisförmigen Säule hat.

21. Integrierter Schaltkreischip nach Anspruch 19, worin die metallische Struktur die Form einer quadratischen Säule hat.

22. Integrierter Schaltkreischip, der Folgendes umfasst:
einen Logikschaltkreis;
einen externen Isolator, der den Logikschaltkreis abdeckt; und
einen Kontakt über dem Isolator, der elektrisch mit dem Logikschaltkreis verbunden ist,
worin der externe Isolator eine Gitterstruktur hat, die ein erstes Dielektrikum mit einer ersten dielektrischen Konstanten und ein zweites Dielektrikum mit einer zweiten dielektrischen Konstanten enthält, welche höher ist als die erste dielektrische Konstante.

23. Integrierter Schaltkreischip nach Anspruch 22, worin die Gitterstruktur ein Kreuzmuster des zweiten Dielektrikums in einer Lage des ersten Dielektrikums umfasst.

24. Integrierter Schaltkreischip nach Anspruch 22, worin die Gitterstruktur alternierende Lagen des ersten und des zweiten Dielektrikums umfasst.

25. Integrierter Schaltkreischip nach Anspruch 22, worin die Gitterstruktur seitliche Zwischenlagen des zweiten Dielektrikums zwischen Teilen des ersten Dielektrikums umfasst.

26. Integrierter Schaltkreischip, der Folgendes umfasst: einen Logikschaltkreis;
einen externen Isolator, der den Logikschaltkreis abdeckt; und
einen Kontakt über dem externen Isolator, der elektrisch mit dem Logikschaltkreis verbunden ist,
wobei der externe Isolator Stützsäulen zwischen dem Logikschaltkreis und dem Kontakt umfasst.

27. Integrierter Schaltkreischip nach Anspruch 26, wobei die Stützsäulen Teile der Metallisierungs- und Durchkontaktierungsebenen im externen Isolator umfassen.

28. Integrierter Schaltkreischip nach Anspruch 26, wobei die Stützsäulen in einem Abstand voneinander stehen, um die Unterbringung von Verdrahtung im externen Isolator zu ermöglichen.

29. Integrierter Schaltkreischip nach Anspruch 26, wobei die Stützsäulen zusammengesetzte Metallsäulen umfassen, die mit einem Isolator gefüllt sind.

30. Integrierter Schaltkreischip nach Anspruch 26, wobei die Stützsäulen Wärmesenken umfassen.

31. Verfahren zur Herstellung eines Halbleiterchips, welches Folgendes umfasst:
Bilden einer Vielzahl miteinander verbundener Lagen Verbindungsmetallisierung;
Bilden von mindestens einer Lage aus verformbarem dielektrischem Material über dieser Verbindungsmetallisierung;
Bilden einer Stützstruktur, die ein im Wesentlichen starres Dielektrikum umfasst, welches mit dem verformbaren dielektrischen Material verbunden ist; und
Bilden von mindestens einer Eingangs-/Ausgangs- Bondinsel,
wobei die Stützstruktur in einem stützenden Verhältnis zur Bondinsel gebildet wird, um ein Brechen des verformbaren dielektrischen Materials zu vermeiden.

32. Verfahren nach Anspruch 31, wobei die Bildung der Stützstruktur die Bildung einer Kappe über dem verformbaren dielektrischen Material umfasst.

33. Verfahren nach Anspruch 32, wobei die Bildung der Stützstruktur die Bildung einer strukturierten letzten Metallisierungslage der Verbindungsmetallisierung einschließt und die Kappe koplanar mit der strukturierten letzten Metallisierungslage ist.

34. Verfahren nach Anspruch 32, wobei die Bildung der Stützstruktur die Bildung einer strukturierten letzten Metallisierungslage der Verbindungsmetallisierung einschließt und die Kappe dicker ist als die strukturierte letzte Metallisierungslage.

35. Verfahren nach Anspruch 31, wobei die Bildung der Stützstruktur die Bildung strukturierter Metallisierungslagen einschließt, die durch das starre Dielektrikum voneinander getrennt sind, wobei die strukturierten Metallisierungslagen durch eine Vielzahl metallischer Verbindungen durch das starre Dielektrikum hindurch verbunden werden.

36. Verfahren nach Anspruch 31, wobei die Bildung der Stützstruktur die Bildung metallischer Stützenstrukturen einschließt, die sich von der letzten Metallisierungslage der Verbindungsmetallisierung in das verformbare dielektrische Material erstrecken.

37. Verfahren nach Anspruch 36, wobei die Bildung der metallischen Stützenstrukturen die Bildung einer Vielzahl metallischer Blöcke auf aufeinander folgenden Ebenen innerhalb des verformbaren dielektrischen Materials umfasst.

38. Verfahren nach Anspruch 37, wobei die metallischen Blöcke im Querschnitt ein Fischgrätmuster bilden.

39. Verfahren nach Anspruch 37, wobei die metallischen Blöcke im Querschnitt eine stufenförmige Struktur bilden.

40. Verfahren zur Bildung eines integrierten Schaltkreischips, das Folgendes umfasst:
Bilden eines Logikschaltkreises;
Bilden eines externen Isolators, der den Logikschaltkreis abdeckt; und
Bilden eines elektrisch mit dem Logikschaltkreis verbundenen Kontaktes über dem Isolator, wobei die Bildung des externen Isolators Folgendes einschließt:
Bilden einer ersten dielektrischen Lage mit einer ersten dielektrischen Konstanten; und
Bilden einer Stützstruktur mit einer zweiten dielektrischen Konstanten, die höher ist als die erste dielektrische Konstante.

41. Verfahren nach Anspruch 40, wobei die Bildung der Stützstruktur die Bildung einer Kappe über der ersten dielektrischen Lage umfasst.

42. Verfahren nach Anspruch 41, wobei die Bildung des externen Isolators die Bildung einer strukturierten letzten Metallisierungslage über der ersten dielektrischen Lage einschließt, und die Kappe koplanar mit der strukturierten letzten Metallisierungslage ist.

43. Verfahren nach Anspruch 41, wobei die Bildung des externen Isolators die Bildung einer strukturierten letzten Metallisierungslage über der ersten dielektrischen Lage einschließt, und die Kappe dicker ist als die strukturierte letzte Metallisierungslage.

44. Verfahren nach Anspruch 40, wobei die Bildung der Stützstruktur die Bildung strukturierter Metallisierungslagen über der ersten dielektrischen Lage einschließt, die durch eine zweite dielektrische Metallisierungslage mit der zweiten dielektrischen Konstanten voneinander getrennt sind, und die strukturierten Metallisierungslagen durch eine Vielzahl metallischer Verbindungen durch die zweite dielektrische Lage hindurch verbunden werden.

45. Verfahren nach Anspruch 40, wobei die Bildung der Stützstruktur Folgendes einschließt:
Bilden einer zweiten dielektrischen Metallisierungslage, die die zweite dielektrische Konstante besitzt und eine strukturierte letzte Metallisierungslage enthält; und
Bilden metallischer Stützenstrukturen, die sich von der letzten Metallisierungslage in das erste Dielektrikum erstrecken.

46. Verfahren nach Anspruch 45, wobei die Bildung der metallischen Stützenstrukturen die Bildung einer Vielzahl metallischer Blöcke auf aufeinander folgenden Ebenen im ersten Dielektrikum umfasst.

47. Verfahren nach Anspruch 46, wobei die metallischen Blöcke im Querschnitt ein Fischgrätmuster bilden.

48. Verfahren nach Anspruch 46, wobei die metallischen Blöcke im Querschnitt eine stufenförmige Struktur bilden.