[go: up one dir, main page]

DE10105857A1 - Kaskadierbarer Ein-/Ausgabedecoder - Google Patents

Kaskadierbarer Ein-/Ausgabedecoder

Info

Publication number
DE10105857A1
DE10105857A1 DE2001105857 DE10105857A DE10105857A1 DE 10105857 A1 DE10105857 A1 DE 10105857A1 DE 2001105857 DE2001105857 DE 2001105857 DE 10105857 A DE10105857 A DE 10105857A DE 10105857 A1 DE10105857 A1 DE 10105857A1
Authority
DE
Germany
Prior art keywords
module
output
parallel
processor
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2001105857
Other languages
English (en)
Inventor
Marten Saal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE2001105857 priority Critical patent/DE10105857A1/de
Publication of DE10105857A1 publication Critical patent/DE10105857A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Information Transfer Systems (AREA)

Abstract

Mein Decoder ist ein Modul. Das erste Modul besitzt einen Prozessor welcher die Kommunikation mit der Zentrale übernimmt und an verschiedene Bedingungen anpasst. Ein Anschluss ist sowohl an den seriellen, parallelen und USB-Port möglich. Dieses Modul und alle weiteren Module besitzen jeweils zwei Schieberegister welche 16 Ausgänge zur Verfügung stellen. Die Ausgabe erfolgt parallel. Mit Hilfe von Transistoren an jedem Ausgang entstehen 16 Eingänge. Die Schieberegister werden vom Prozessor auf dem ersten Modul gesteuert, wodurch eine sehr schnelle Ein- und Ausgabe möglich ist. Bei Übernahme von neuen Daten, werden die Ausgänge erst verändert, wenn die Daten komplett eingelesen wurden. DOLLAR A Module können beliebig oft, z. B. über einen Stecker, nacheinander angeschlossen (kaskadiert) werden. Dadurch wird die Anzahl der Anschlüsse pro Modul um 16 erweitert. Der Prozessor erkennt automatisch, wie viele Module angeschlossen sind. Es ist auch möglich, ein Modul ohne Prozessor an den PC anzuschließen. DOLLAR A Zur Stromversorgung kann eine Gleich- oder Wechselspannung zwischen 5 und 20 Volt angeschlossen werden. Das erste Modul generiert daraus die benötigte Spannung für die ICs. DOLLAR A Die Kosten sind durch die geringe Anzahl der Bauelemente und deren geringen Preisen sehr klein. Durch die Modulbauweise kann man die Schaltung leicht an die Bedürfnisse anpassen. Die Kosten verhalten sich linear. DOLLAR A Weiterhin ist es möglich, andere Module an einen Decoder anzuschließen, welche größere Lasten ...

Description

Die Erfindung betrifft eine Schaltung entsprechend dem Oberbegriff des Anspruchs 1.
Damit verschiedene Geräte von einer "Zentrale" aus, z. B. einem PC, gesteuert werden können, benötigen sie ein Interface.
Es gibt unterschiedliche Verfahren, ein Signal von einer Steuereinheit, wie z. B. einem PC, an ein spezifisches Gerät zu senden.
  • 1. Es ist bekannt, dass man das parallele Port nutzen kann, um aus den 8 Bit- Leitungen parallele Signale auszugeben und so 8 Geräte oder Funktionen eines Gerätes steuern kann. Eine Schaltung, die 8 Ein- und Ausgänge zur Verfügung stellt, ist das "Parallelport-I/O-Interface" aus der Zeitschrift Elektor 04/2000 Seite 58.
    Mit der aufwendigeren Schaltung, dem "Centronics-I/O-Port" aus dem Buch "306 Schaltungen" Seite 458, ist es möglich bis zu 32 Ausgänge und 20 Eingänge zur Verfügung zu stellen.
  • 2. Auch ein serielles Signal kann über ein Interface so umgewandelt werden, das mehrere Ein- und Ausgänge bereitgestellt werden. Für die serielle Schnittstelle des PCs gibt es zwei Schaltungen, "8-Kanal D/O für RS232" und "8-Kanal D/I für RS232", die 8 Ausgänge bzw. 8 Eingänge entsprechend umwandeln. (Elektor 07/2000 S. 64/70)
  • 3. Man kann auch, wie bei der "Digitalen Mehrzugsteuerung" von Märklin, zu jedes Gerät einen Decoder einbauen, die dann an einer Signalleitung angeschlossen sind. Diese besitzen eine spezifische Adresse und warten auf Befehle, die an sie gerichtet sind und reagieren darauf. Damit können sehr viele Geräte und Funktionen gesteuert werden.
Diese Schaltung haben jedoch gravierende Nachteile:
  • 1. Die Anzahl der Ausgänge und Eingänge, wenn überhaupt vorhanden, sind stark begrenzt und können nur mit großem und komplizierten Schaltungsaufwand erweitert werden. Auch ist die Anzahl der benötigten ICs recht hoch. Allein für das "Centronics-I/O-Port werden 11 Schaltkreise benötigt. Außerdem benötigen sie ein paralleles Port, welches beim PC meist schon vom Drucker belegt ist.
  • 2. Auch mit den seriellen Interfaces verhält es sich ähnlich in Beschränkung und Preis wie bei den parallelen Decodern.
  • 3. Wenn für jedes Gerät ein Decoder gebaut oder angeschaffen werden muss ist das sehr zeitaufwendig und kostspielig.
Mein Interface soll parallele Ein- und Ausgänge mit geringem technischen und preislichen Aufwand bereitstellen. Dabei ist eine einfache Kommunikation mit der Steuereinheit (z. B. PC) über eine serielle Schnittstelle, die flexibel an das parallele und serielle Port angeschlossen werden kann, nötig. Die Anzahl der Anschlüsse für Geräte soll über eine Modulbauweise einfach erweiterbar sein.
Mein Decoder ist ein Modul. Das erste Modul besitzt einen Prozessor welcher die Kommunikation mit der Zentrale übernimmt und an verschiedene Bedingungen anpasst. Ein Anschluss ist sowohl an den seriellen, parallelen und USB-Port möglich. Dieses Modul und alle weiteren Module besitzen jeweils zwei Schieberegister welche 16 Ausgänge zur Verfügung stellen. Die Ausgabe erfolgt parallel. Mit Hilfe von Transistoren an jedem Ausgang entstehen 16 Eingänge. Die Schieberegister werden vom Prozessor auf dem ersten Modul gesteuert, wodurch eine sehr schnelle Ein- und Ausgabe möglich ist. Bei Übernahme von neuen Daten, werden die Ausgänge erst verändert, wenn die Daten komplett eingelesen wurden.
Module können beliebig oft, z. B. über einen Stecker, nacheinander angeschlossen (kaskadiert) werden. Dadurch wird die Anzahl der Anschlüsse pro Modul um 16 erweitert. Der Prozessor erkennt automatisch, wie viele Module angeschlossen sind. Es ist auch möglich, ein Modul ohne Prozessor an den PC anzuschließen.
Zur Stromversorgung kann eine Gleich- oder Wechselspannung zwischen 5 und 20 Volt angeschlossen werden. Das erste Modul generiert daraus die benötigte Spannung für die ICs.
Die Kosten sind durch die geringe Anzahl der Bauelemente und deren geringen Preisen sehr klein. Durch die Modulbauweise kann man die Schaltung leicht an die Bedürfnisse anpassen. Die Kosten verhalten sich linear.
Weiterhin ist es möglich, andere Module an einen Decoder anzuschließen, welche größere Lasten schalten können oder spezielle Aufgaben übernehmen. (z. B. Relais- Modul)
Schaltungs- und Anschlussbeispiele sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben.
Es zeigen
Abb. 1: Schaltung des 16-Bit Decodermoduls mit Prozessor
Abb. 2: Schaltung eines weiteren Decodermoduls
Als Schieberegister verwende ich das IC 4094 (IC1 und IC2). Dieser Schaltkreis ist ein 8-Bit Schieberegister mit zusätzlichem Speicherregister und drei Ausgangszuständen. Mit Hilfe des Speicherregisters können die Ausgänge solange in gleichen Zustand gehalten werden, bis die neuen Informationen komplett in das Schieberegister übertragen wurden. Erst dann werden die Daten vom Schieberegister ins Speicherregister kopiert (IC1/2 STR).
Auf einem Modul befinden sich zwei Schieberegister (IC1 und IC2), welche insgesamt 16 Ausgänge liefern.
Vom Prozessor (Abb. 1 IC3) werden Daten seriell in das Schieberegister (IC1) geschoben. Dazu wird mit einem Taktimpuls (IC1/IC2 CLK) ein Bit an (IC1 D) übertragen und die Daten im Schieberegister um eins weiter geschoben. Das 8. Bit in IC1 welches auch am Kaskadierausgang QS* erscheint, wird an den Dateneingang (D) von IC2 weitergeleitet und dort eingeschoben.
Das Kaskadiersignal (QS*) von IC2 wird zum einen an die Steckerleiste angeschlossen und zum anderen an die Basis von T1. Ist kein weiteres Modul angeschlossen und so keine Verbindung zwischen Masse und Schalter, dann ist T2 geschlossen. Über T1 wird dadurch das Kaskadiersignal an den Prozessor weitergeleitet. Sollte der Kontakt zwischen Masse und Schalter geschlossen sein, da ein weiteres Decodermodul (Abb. 2) angeschlossen ist, dann ist T2 geschlossen. Es fließt kein Strom über T2 und daher auch nicht über T1. Dafür wird aber das Kaskadiersignal (Abb. 1 Reset) vom nächsten angeschlossenen Modul (Abb. 2) an den Prozessor geleitet.
Auf weiteren Modulen befinden sich nur noch 2 Schieberegister (Abb. 2), die jeweils mit dem Takt- (CLK), Daten- (QS* → D) und dem Übernehmen-Signal (STR) verbunden sind.
So können beliebig viele Module (Abb. 2) angeschlossen werden und man erhält 32, 48, 64 oder mehr Ausgänge. Anhand eines bestimmten Bitmusters kann ermittelt werden, nach wie vielen Taktimpulsen dieses Muster wieder am Prozessor (Abb. 1 IC3 PB4) erscheint. Damit steht die Anzahl der Ausgänge, die zur Verfügung stehen, bereit.
Ein weiterer Vorteil dieses ICs 4094 ist, dass die Ausgänge aktiviert bzw. deaktiviert (tristate) werden können (IC1/2 OE). Somit können auch leicht kurze Impulse an den Ausgängen erzeugt werden.
An jeden Datenausgang (Q1-Q8) eines Schieberegisters ist ein Transistor (T2-T10, T11-T18) mit seiner Basis verbunden. Der Kollektor wird mit den Kollektoren der anderen Transistoren an den Prozessor (Abb. 1 IC3 PB2) angeschlossen. Wird nun der Emitter eines Transistors auf Masse gelegt und der entsprechende Ausgang vom Schieberegister, mit dem der Transistor verbunden ist, aktiviert so wird auch die Eingangsleitung (Abb. 1 IC2 PB2) auf Masse gelegt. Damit erhält der Prozessor die Information über den Zustand des Eingangs. Auf diese Weise erhält man für jeden Ausgang auch einen Eingang.

Claims (8)

1. Interface zur Decodierung eines seriellen Signals in parallele Signale (Ausgänge) und umgekehrt (Eingänge) (Abb. 2), dadurch gekennzeichnet, dass das Interface aus kaskadierbaren Modulen zusammengesetzt ist und dadurch beliebig viele Ein- und Ausgänge besitzen kann.
2. Interface nach Anspruch 1 dadurch gekennzeichnet, dass die Decodierung durch Schieberegister (IC1 und IC2) erfolgt.
3. Interface nach Anspruch 1 und 2 dadurch gekennzeichnet, dass die Steuerung des Interfaces mit einem Prozessor (Abb. 1 IC3) erfolgt und dieser die Kommunikation nach außen übernimmt.
4. Interface nach Anspruch 3 dadurch gekennzeichnet, dass der Prozessor (Abb. 1 IC3) Programmspeicher, SRAM und ROM bereits enthält.
5. Interface nach Anspruch 1-3 dadurch gekennzeichnet, dass der Prozessor (Abb. 1 IC3) an einen beliebigen Port angeschlossen werden kann (LPT, COM, USB)
6. Interface nach Anspruch 4-5 dadurch gekennzeichnet, dass die Kommunikation und Steuerung mit Hilfe der Software im Prozessor (Abb. 1 IC3) erfolgt.
7. Interface nach Anspruch 1-7 dadurch gekennzeichnet, dass die Ein- und Ausgabeanschlüsse der Module und deren Anzahl durch den Prozessor zur Verfügung gestellt werden.
8. Interface nach Anspruch 1-8 dadurch gekennzeichnet, dass an einem Decoder-Modul auch andere Module für verschiedene Aufgaben angeschlossen werden können.
DE2001105857 2001-02-08 2001-02-08 Kaskadierbarer Ein-/Ausgabedecoder Withdrawn DE10105857A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001105857 DE10105857A1 (de) 2001-02-08 2001-02-08 Kaskadierbarer Ein-/Ausgabedecoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001105857 DE10105857A1 (de) 2001-02-08 2001-02-08 Kaskadierbarer Ein-/Ausgabedecoder

Publications (1)

Publication Number Publication Date
DE10105857A1 true DE10105857A1 (de) 2002-08-14

Family

ID=7673375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001105857 Withdrawn DE10105857A1 (de) 2001-02-08 2001-02-08 Kaskadierbarer Ein-/Ausgabedecoder

Country Status (1)

Country Link
DE (1) DE10105857A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1832983A1 (de) * 2006-03-10 2007-09-12 Siemens Aktiengesellschaft Österreich Schaltungsanordnung zur Gewinnung synchroner Zeitsignale

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532557A (en) * 1983-04-08 1985-07-30 Ampex Corporation Synchronous programmable parallel-to-serial data converter and a programmable longitudinal time code generator utilizing the converter
DE3545293A1 (de) * 1985-12-20 1987-07-02 Telefunken Electronic Gmbh Schaltungsanordnung zur seriellen datenuebertragung
DE3829748A1 (de) * 1987-09-01 1989-03-09 Murata Manufacturing Co Modem-system
DE4422056A1 (de) * 1993-06-23 1995-01-12 Sankyo Seiki Seisakusho Kk Verfahren zum Übertragen (Senden) von Mehrfachseriensignalen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532557A (en) * 1983-04-08 1985-07-30 Ampex Corporation Synchronous programmable parallel-to-serial data converter and a programmable longitudinal time code generator utilizing the converter
DE3545293A1 (de) * 1985-12-20 1987-07-02 Telefunken Electronic Gmbh Schaltungsanordnung zur seriellen datenuebertragung
DE3829748A1 (de) * 1987-09-01 1989-03-09 Murata Manufacturing Co Modem-system
DE4422056A1 (de) * 1993-06-23 1995-01-12 Sankyo Seiki Seisakusho Kk Verfahren zum Übertragen (Senden) von Mehrfachseriensignalen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Parallel-Seriell-Parallel-Wandler. In:Elektor, 2/94, S.16-21 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1832983A1 (de) * 2006-03-10 2007-09-12 Siemens Aktiengesellschaft Österreich Schaltungsanordnung zur Gewinnung synchroner Zeitsignale

Similar Documents

Publication Publication Date Title
DE3854778T2 (de) Austauschsystem zwischen logischen Modulen
DE2723466C2 (de) Sammelleitungsanordnung
DE3318829C2 (de) Ausgangsstufe einer Schnittstelle in einem Bussystem
DE3545474A1 (de) Einrichtung zum verbinden von 8- und 16-stelligen moduln mit einem 16-stelligen mikroprozessorsystem
EP0687363A1 (de) Verfahren zur prüfung von elektronischen steuergeräten
DE69324323T2 (de) Mehrstationskommunikationsbussystem, sowie eine Master-Station und eine Slave-Station für den Einsatz in einem solchen System
DE19738726B4 (de) Datenausgabe-bezogener Schaltkreis für Halbleiterspeichervorrichtung mit Eignung für Hochgeschwindigkeitsbetrieb
DE3320191A1 (de) Uebertragungssystem zwischen computern
DE3587944T2 (de) Konfigurierbare logische Matrix.
DE3125722A1 (de) Steuerungssystem, insbesondere fuer automatische fertigungsanlagen
DE10105857A1 (de) Kaskadierbarer Ein-/Ausgabedecoder
DE112021003136T5 (de) Verfahren zum durchführen von system- und energieverwaltung über eine serielle datenkommunikationsschnittstelle
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE2900587B2 (de) Decodierschaltung
DE19617172C2 (de) Integrierte Schaltungsanordnung zur Reduzierung der Stromaufnahme
DE102020116872A1 (de) Verfahren zur Programmierung einer programmierbaren Gatteranordnung in einem verteilten Computersystem
DE2758012C3 (de) Schaltungsanordnung zur Erzeugung einer binärcodierten Impulsfolge
DE3789943T2 (de) Dateneingangsauswahl.
DE10330037B3 (de) Adapterkarte zum Anschließen an einen Datenbus in einer Datenverarbeitungseinheit und Verfahren zum Betreiben eines DDR-Speichermoduls
DE69518632T2 (de) Bitzeilen-Selektions-Dekodierer, insbesondere für elektronische Speicher
DE2234982A1 (de) Expanderschaltung fuer ein programmierbares steuergeraet
EP0202684A2 (de) Verfahren zum selektiven Ansteuern von elektrischen Schaltkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens
DE3007939A1 (de) Anordnung zur kopplung von datenverarbeitungsanlagen
DE19622132A1 (de) Steuersystem für Modellbahnen
DE2800483B2 (de) Schaltungsanordnung zur Ansteuerung von Mikroprozessorperipherie

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee