DE10056989A1 - Verschlüsselungssystem - Google Patents

Abstract

Die Erfindung betrifft einen applicationsspezifischen, integrierten Schaltkreis (ASIC) zur Ver- und Entschlüsselung von Datenströmen mit einer CPU und ggf. einem Coprozessor sowie einem hardwaremäßig implementierten Verschlüsselungsalgorithmus. Aufgabe der Erfindung ist es, einen gattungsgemäßen ASIC zu schaffen, der eine hohe Sicherheit aufweist und gleichzeitig einen hohen Datendurchsatz garantiert. Zur Ver- und Entschlüsselung von Datenströmen weist daher der applicationsspezifische, integrierte Schaltkreis (ASIC) ein PCMCIA-Interface mit einer Wirkverbindung zu einer PCMCIA-Karte auf, die als Datenbankspeicher von Schlüsselinformationen ausgebildet ist.

Description

Die Erfindung betrifft einen applicationsspezifischen integrierten Schaltkreis (ASIC) zur Ver- und Entschlüsselung von Datenströmen mit einer CPU und ggf. einem Coprozessor sowie einem hardwaremäßig implementierten Verschlüsselungsalgorithmus.

Derartige ASICs sind beispielsweise als sogenannter Clipper-Chip oder als weiteres hardware basiertes Verschlüsselungsverfahren in Form des sog. Me-Chips der Leipziger Firma ESD bekannt.

Derzeit finden vor allem zwei Klassen kryptographischer Verfahren Anwendung: symmetrische und asymmetrische.

Die erste Klasse nennt man symmetrisch, da sie denselben Schlüssel zur Ver- und Entschlüsselung verwendet. Schwachpunkt der symmetrischen Kryptographie ist der sichere Austausch des gemeinsamen geheimen Schlüssels beider Parteien. Hierfür konnte man keinen geeigneten Weg finden. Diese Aufgabenstellung wurde von Entwicklern erst durch die Verwendung der asymmetrischen Kryptographie endgültig gelöst. Bei diesem Verfahren existiert für jeden Anwender ein Schlüsselpaar, bei dem ein Schlüssel zur Ver- (privater oder geheimer Schlüssel) und der andere zur Entschlüsselung (öffentlicher Schlüssel) vorgesehen ist. Asymmetrische kryptographische Verfahren basieren auf mathematischen Problemen, die als nicht oder nur Extrem schwer berechenbar gelten. Deshalb haben die asymmetrischen Verfahren einen deutlich niedrigeren Datendurchsatz als vergleichbare sichere symmetrische Verfahren. Ausführungszeiten und Sicherheit stehen in einer scharfen Konkurrenzsituation. Größere Zahlen entsprechen höherer Sicherheit und niedrigerem Datendurchsatz. Es sind daher Verfahren gefragt, die bei einer geringeren Länge noch ein hohes Maß an Sicherheit garantieren. Dies ist insbesondere dann wichtig, wenn diese Verfahren auf Geräten zur Anwendung kommen, die nur eine geringe Rechenkapazität haben, oder wenn eine Vielzahl von Signaturen in einem stark beschränkten Speicher abgelegt werden müssen. (Vgl. Funkschau 2000, Heft 18, S. 52-54)

Aufgabe der Erfindung ist es daher, einen gattungsgemäßen ASIC zu schaffen, der eine hohe Sicherheit aufweist und gleichzeitig einen hohen Datendurchsatz garantiert.

Diese Aufgabe wird bei einem gattungsgemäßen ASIC dadurch gelöst, daß er ein PCMCIA-Interface mit einer Wirkverbindung zu einer PCMCIA-Karte (26) aufweist, die als Datenbankspeicher von Schlüsselinformationen ausgebildet ist. Bei Serversystemen ist eine schnelle Verfügbarkeit von vielen Schlüsseln erforderlich. Die Sicherheit erfordert es, daß diese sich im Speicher des ASICs befinden und nicht dem Hostsystem zugänglich sind. Damit bei einem Systemausfall diese Schlüssel nicht verlorengehen, wird die Schlüsseldatenbank auf einer PCMCIA Karte abgespeichert. Sollte es zu einem Systemausfall kommen, kann die Karte problemlos in ein neues System gesteckt werden, so daß keine aufwendige Recovery Aktionen durchgeführt werden müssen.

Mit Vorteil ist in einer weiteren Ausgestaltung der Erfindung vorgesehen, daß der ASIC ein RS232 Interface aufweist. Das RS232-Interface ermöglicht das Einlesen von Schlüsseldaten, die auf Smartcards gespeichert sind, direkt in den ASIC. Dies ist ein wesentlicher Punkt im Sicherheitskonzept, der somit das Ausspionieren von Schlüsseldaten durch Trojaner auf dem PC verhindert wird. Es gibt keine Möglichkeit, die Schlüsseldaten über einen PC aus dem ASIC auszulesen.

Soweit in dieser Anmeldung auf bestimmte Bus-Systeme bezug genommen wird, sind diese bevorzugte Ausgestaltungen. Der Schutzbereich soll sich jedoch auch auf technisch äquivalente Bussysteme erstrecken.

In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, daß der ASIC eine Wirkverbindung zu einer Smartcard zum Einlesen von Schlüsseldaten von der Smartcard aufweist. Um eine Korruption oder ein unbefugtes Mitlesen (Sniffing) der geheimen Schlüsseldaten, die von der Smartcard kommen, unmöglich zu machen, kann die Smartcard direkt mit dem ASIC über die RS232-Schnittstelle und ein Lesegerät verbunden werden und ist somit nicht an das Hostsystem angeschlossen. Diese Schnittstelle ist ebenfalls auf dem ASIC selbst implementiert. An die RS232-Schnittstelle kann auch ein Smartcard-Terminal mit integrierter (PIN-) Tastatur angeschlossen werden, damit auch Eingaben wie Paßwörter nicht über das Hostsystem laufen.

In einer weiteren vorteilhaften Ausgestaltung ist vorgesehen, daß der ASIC ein PCI-Interface aufweist. Der Datenverkehr wird über dieses PCI-Interface abgewickelt, das sich ebenfalls auf dem ASIC befindet. Das Interface kann nach gegenwärtigem, gültigen Standard von 32 Bit/33 MHz bis 64 Bit/66 MHz konfiguriert werden und ist des weiteren als Master in der Lage, Transfers auf dem PCI Bus eines Hosts zu initiieren.

In einer vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, daß der ASIC eine serielle Hochgeschwindigkeitsschnittstelle aufweist, insbesondere um mit anderen ASICs der gleichen Bauart zu kommunizieren.

In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist weiter vorgesehen, daß er eine embedded Flash Option aufweist. Diese Flash Option ist notwendig, um direkt auf dem ASIC einen nicht flüchtigen Speicher für das Betriebssystem und die Software bereitzustellen. Das hat den Vorteil, daß kein externer Speicher erforderlich ist, den man auslesen könnte. Somit sind die integrierten Programmabläufe geschützt.

Zu diesem Zeck ist in einer weiteren vorteilhaften Ausgestaltung vorgesehen, daß insbesondere das Betriebssystem und/oder die Zufallszahlenaufbereitung und/oder eine Seriennummer und/oder ein Zertifizierungsschlüssel und/oder ein Speicher für Initialisierungsparameter für die analogen Schaltungen schreibgeschützt ausgebildet sind.

In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, daß der ASIC ein Modul für eine Intrusion Detection aufweist. Sobald ein unberechtigter Eingriff in die Struktur erfolgt, wird dieser erkannt und das System so zurückgesetzt, daß die ausgelesenen Daten ohne Nutzen für den Angreifer sind.

In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, daß der ASIC ein Modul für die Erzeugung von auf physikalischen Effekten basierenden Zufallszahlen aufweist. Mit Vorteil ist weiter vorgesehen, daß der ASIC eine analoge Verstärkerschaltung, einen azyklischen Ringoszillator, eine hochgetaktete linear rückgekoppelte Schieberegisterkette für Erzeugung von Zufallszahlen aufweist. Diese Schaltkreise sind zur Erzeugung von Zufallszahlen vorgesehen. Die Schaltkreise liefern basierend auf physikalischen Effekten Datenströme mit nicht vorhersagbaren Bitfolgen. Hierzu werden mehrere Verfahren angewendet, die miteinander kombiniert werden. Somit soll sichergestellt werden, daß dem System eine große Ausbeute an qualitativ hochwertigen Zufallszahlen zur Verfügung steht. Verwendet werden zwei Verstärkerschaltungen im Übersteuerungsbereich, ein azyklischer Ringoszillator sowie eine hochgetaktete linear rückgekoppelte Schieberegisterkette. Die analog erzeugten Zahlen werden in die Schieberegisterkette eingespeist, damit diese aperiodisch und nicht mehr vorhersagbar wird. Um eine gute statistische Gleichverteilung der Zahlen zu erreichen, werden diese anschließend durch einen Software-Algorithmus aufbereitet. Eine Low-Level-Subroutine überwacht die Zufallszahlen-Generierung und aktiviert bei kritischen Umwelteinflüssen (physikalische Angriffe) ein Notfall- Programm.

In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, daß der ASIC autark arbeitende Ver- und Entschlüsselungseinheiten (VE) enthält, die parallel betreibbar sind, insbesondere mit freigeschalteten VEs. Eine VE ist eine autark arbeitende Einheit, die einen Datenblock ver- und entschlüsseln kann. Dabei kann durch parallelen Betrieb die Verarbeitungsleistung um ein Vielfaches gesteigert werden.

Weitere vorteilhafte Ausgestaltungen sind in den Unteransprüchen 11 bis 26 beschrieben.

In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, daß der ASIC zu einem Hostsystem eine Wirkverbindung aufweist, insbesondere mit einer Software für ein Passwort- und Schlüsselmanagment. Diese Ausgestaltung ist insbesondere für eine Einstiegsvariante in Form einer PCI- Einsteckkarte interessant, wobei sie so konfiguriert ist, daß nur eine VE freigeschaltet ist. Bei diesem System wird das Paßwort- und Schlüsselmanagement komplett über eine auf dem Hostsystem laufende Software geregelt. Die Produktpalette ist dann skalierbar bis zu Serversystemen mit mehreren parallel arbeitenden PCI- Karten, die je mit einer 64 Bit/66 MHz PCI- Schnittstelle, allen VEs, Smartcard Anschluß und einer PCMCIA Back-up-Karte ausgestattet sind.

In einer vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, daß der ASIC ein Modul für ein Keymanagement und/oder ein Modul für eine Erzeugung von Random Noise und/oder ein Modul für eine Intrusion Detection und/ oder ein Modul für eine digitale Signatur und/oder ein Modul für eine Zertifizierung und/oder ein Modul für eine asymmetrische Verschlüsselung und/oder für ein Schlüsselaustauschprotokoll und/oder ein Modul für eine Einwegfunktion (Hash-Algorithmus) und/oder für einen Standardalgorithmus auf symmetrischer Basis aufweist. Der erfindungsgemäße ASIC verbindet innerhalb einer physikalisch-technischen Einheit eine Hochgeschwindig­ keitsimplementation des Verschlüsselungsalgorithmus zusammen mit jeweils einem Modul für das Keymanagement, Random Noise sowie Intrusion Detection. Seine volle Leistungsfähigkeit und die vollständige Abdeckung möglicher Verschlüsselungsaufgaben erlangt der ASIC durch seine zusätzlich separat integrierten Module für die digitale Signatur und die Zertifizierung, die asymmetrische Verschlüsselung und durch Schlüsselaustauschprotokolle, durch Einwegfunktionen (Hash-Algorihmen) sowie durch Standardalgorithmen auf symmetrischer Basis. Das Vorhandensein von Standardalgorithmen ermöglicht den Einsatz der ASICs innerhalb heterogener Kommunikationslandschaften und sichert somit also die Kompatibilität zu anderen Produkten.

Besonders vorteilhaft entfalten sich die Eigenschaften des ASICs, wenn er als Teil eines Stand-Alone-Systems vorgesehen ist.

Zu diesem Zeck ist vorgesehen, daß mehrere PCI-Karten mit je einem ASIC parallel zusammengeschaltet sind, die zusammen eine Wirkverbindung zu der Smartcard und der PCMCIA-Back-up-Karte aufweisen. Eine solche PCI-Karte eignet sich besonders zur Online-Verschlüsselung von mit hohen Bandbreiten versehenen Kommunikationskanälen im Internet und in firmeneigenen Intranets. Insbesondere VPN-Anwendungen (Virtual Private Network) auf Gateways und Routern wird somit die Grundlage gegeben. Besonders geeignet ist die Karte auch für die Sicherung von Speichermedien (Festplatten, Backup-Systemen, . . .) und die Verschlüsselung von Datenbankanwendungen.

Mit Vorteil weist mindestens eine VF einen von den anderen VEs unterschiedlichen Schlüssel auf. Auf dem ASIC sind mehrere VEs plaziert, wobei jede in der Lage ist, eine Ver- oder Entschlüsselung durchzuführen. Eine VE besteht aus einem Eingangsspeicher, der Verarbeitungslogik, einem Schlüsselspeicher und einem Ausgangsspeicher. Sie bekommt als Eingabe den Datenblock sowie diverse Parameter und Modi, und liefert als Ergebnis einen verarbeiteten Datenblock zurück. Nachdem die VE gestartet wurde, arbeitet sie selbständig die Daten ab und signalisiert der CPU, daß sie arbeitet. Dabei greift jede VE auf einen eigenen Speicher zurück, in dem Schlüssel, Paßwörter und dergleichen temporär abgespeichert sind. Dies bietet die Möglichkeit, mehrere VE parallel zu betreiben und damit die Verarbeitungsgeschwindigkeit zu erhöhen. Dabei kann jede VE einen anderen Schlüssel verwenden. Wird eine Einstellung gewählt, die einer normal sicheren Verschlüsselung entspricht, erreicht eine VE einen Datendurchsatz von beispielsweise 40 MByte pro Sekunde.

Insbesondere in Verbindung mit einer Ausgestaltung, bei der der Programmspeicher mit einem nicht deaktivierbaren Schreibschutz versehen ist, wobei insbesondere das Betriebssystem und/oder die Zufallszahlenaufbereitung und/oder eine Seriennummer und/oder ein Zertifizierungsschlüssel und/oder ein Speicher für Initialisierungsparameter für die analogen Schaltungen schreibgeschützt ausgebildet sind, ergibt sich eine besonders hohe Sicherheit. Das auf der integrierten CPU laufende Betriebssystem samt Software verwaltet und steuert alle Vorgänge auf dem ASIC. Es darf daher keine Möglichkeit geben, diese Daten auszulesen oder zu manipulieren. Bei externen Speicherbausteine wäre diese Möglichkeit allerdings vorhanden, so daß das System darauf verzichtet und die gesamte Software direkt auf dem ASIC speichert. Dazu wird ein 256 KByte großer Flashspeicher genutzt, auf dem das Betriebssystem, Initialisierungs- und Konfigurationsdaten sowie weitere Software dauerhaft gespeichert ist. Es ist möglich, im Nachhinein kundenspezifische Software im Systemspeicher unterzubringen, um somit eine höhere Performance bei der Endanwendung zu erreichen. Ein Teil des Speichers ist mit einem nicht deaktivierbaren Schreibschutz versehen. In diesen schreibgeschützten Bereich fallen Teile des Betriebssystems, die Zufallszahlenaufbereitung, die Seriennummer des ASICs, bestimmte Zertifizierungsschlüssel (z. B. von Trust Centern) sowie verschiedene Initialisierungsparameter für die analoge Schaltungen. Auf dem ASIC selbst ist ein 32 Bit RISC- Prozessor integriert. Dieser ist zusätzlich mit einem Co Prozessor für Multiplikations- und Divisionsarithmetik ausgestattet. Der Prozessor hat die Steuerungfunktion über den gesamten ASIC. Des weiteren übernimmt er diverse andere Aufgaben, wie die Aufbereitung der Zufallszahlen, die Bildung von Hashfunktionen sowie die Abarbeitung von kundenspezifischen Algorithmen. Es besteht außerdem die Möglichkeit, komplexe Netzwerkprotokolle auf dem Prozessor zu implementieren, womit die Möglichkeit gegeben ist, den ASIC zusammen mit einem Netzwerk-ASIC zu betreiben und so eine von einem Hostrechner unabhängiges eigenständiges System (Netzwerkrouter mit Verschlüsselungsfunktion) zu verwirklichen.

Schließlich ist in einer vorteilhaften Ausgestaltung der Erfindung vorgesehen, daß für das Keymanagement ein Diffie-Hellmann-Schlüsselaustauschprotokoll vorgesehen ist. Die PCI-Karte mit dem ASIC kann nach Freischaltung der entsprechenden Funktionalitäten auch auf Schlüssel- Generierungs-Server eingesetzt werden. Es ist möglich eine komplexe Schlüsselhierarchie mit Teil-, Gruppen- und Generalschlüsseln aufzubauen. Die Schlüssel haben eine Länge von 1683 Bit und werden vorrangig auf Smartcards gespeichert. Die Smartcards besitzen ein eigenes Betriebssystem, welches gesicherte Datenübertragungen mittels Public-Key-Kryptographie zuläßt. Die statistischen und personalisierten bzw. bestimmten Servern eindeutig zugeordneten Schlüssel werden hauptsächlich zur Authentifizierung gegenüber einem Kommunikationspartner und zum nachfolgenden Verbindungsaufbau benutzt. Die Verschlüsselung der eigentlichen auszutauschenden Datenpakete findet mit dynamischen Schlüsseln statt, welche Online auf dem Chip generiert werden. Der Schlüsselabgleich zwischen den Kommunikationspartnern findet gemäß des Diffie-Hellman- Schlüsselaustauschprotokolls statt. Dieses sichert, daß die Schlüssel die Hardware nie verlassen. Nach Verwendung der dynamischen Schlüssel für eine Verschlüsselungssitzung werden diese nicht rekonstruierbar aus dem Speicher der entsprechenden Verschlüsselungseinheit gelöscht. Da die Schlüssel zu keinem Zeitpunkt an anderer Stelle sind, ist eine Kompromittierung somit nicht möglich.

Die Erfindung wird in einer bevorzugten Ausführungsform unter Bezugnahme auf eine Zeichnung beschrieben, wobei weitere vorteilhafte Einzelheiten den Figuren der Zeichnung zu entnehmen sind. Funktionsmäßig gleiche Teile sind dabei mit denselben Bezugszeichen versehen.

Die Zeichnungen zeigen im einzelner:

Fig. 1 den schematisierten Aufbau des erfindungsgemäßen ASICs,

Fig. 2 das schematisierte Blockschaltbild eines ASICs auf einer PCI-Karte und

Fig. 3 die Verwendung des ASICs in PCI-Karten.

In Fig. 1 ist der Aufbau des erfindungsgemäßen ASIC 2 dargestellt. Auf seiner Fläche sind die Module für die CPU 9, ein RISC-Prozessor, ggf. ein mathematischer Coprozessor, ein Flash-Speicher 10 sowie das Schaltungsmodul für die Zufallszahlengenerierung 11 angeordnet. Im Flashspeicher 10 sind dauerhaft die Softwaremodule für das Keymanagement, Digitale Signatur, Zertifizierung, Asymmetrische Verschlüsselung und Schlüsselaustauschprotokolle, Einwegfunktionen und Standardalgorithmen sowie die erzeugten Schlüssel hinterlegt.

Für eine Intrusion Detection weist der ASIC weitere Schaltungsmodule auf, nämlich ein oder mehrere Power-On- Reset-Module, ein Temperatur-Detections-Modul sowie ein Clock-Detections-Modul auf.

Für die Passworteingabe und Schlüsselzwischenspeicherung sind ein RS232- Interface 5 und ein PCMCIA-Interface 4 vorgesehen. Außerdem ist ein PCI-Modul 3 auf dem ASIC integriert.

Die vom RISC-Prozessor erzeugten Schlüssel werden an ein bis 15 frei konfigurierbare Ver- und Entschlüsselungseinheiten (VEs) 12 weitergeleitet. Diese sind ebenfalls auf der physikalischen Einheit des ASICs angeordnet. Diese erhalten die eingehenden zur Verschlüsselung oder Entschlüsselung vorgesehenen Datenpakete und generieren daraus die zur Ausgabe bestimmten ver- oder entschlüsselten Datenpakete. Der Datenpaketaustausch erfolgt über ein PCI-Interface zu und von den VEs.

Eine VE besteht im wesentlichen aus einer Dateneingangsleitung, über die die Datenpakete in einem Eingansspeicher gespeichert werden. Eine Verarbeitungslogik verarbeitet die im Eingangsspeicher zwischengespeicherten Datenpakete unter Zuhilfenahme der in einem Schlüsselspeicher gespeicherten Schlüssel nach einem Algorithmus. Die verarbeiteten Datenworte gibt die Verarbeitungslogik an den Ausgangsspeicher weiter. Von dort können sie über die Datenausgangsleitung abgerufen werden. Die für die Verarbeitung benötigten Parameter und Modi-Befehle erhält die Verarbeitungslogik über eine weitere Leitung.

In Fig. 2 ist die Konfiguration des ASIC 2 auf einer PCI-Karte 1 dargestellt, die in einen PCI-Slot eines Hostsystems einsteckbar ist. Der ASIC kommuniziert über den im Hostsystem vorhandenen PCI-Bus mittels des auf dem ASIC 2 vorgesehenen PCI-Moduls 3 als Interface. Zusätzlich ist der Datenaustausch mit der PCMCIA-Karte 6 über das PCMCIA-Modul 4 möglich. Das RS232-Modul 5 verwaltet den Datenaustausch mit dem SmartCard-Lesegerät 7 und der SmartCard 8. Das SmartCard-Lesegerät 7 kann als Terminal mit PIN-Tastatur ausgebildet sein.

Eine parallele Anordnung mehrerer mit je einem ASIC 2 bestückter PCI-Karten 1 bzw. 14 zeigt Fig. 3. Die drei dargestellten PCI-Karten 14 kommunizieren über den gemeinsamen PCI-Bus 15 mit einem nicht gezeigten Hostsystem. Unabhängig vom Hostsystem ist jeder ASIC 2 mittels des darauf vorgesehenen PCMCIA-Interfaces 4 mit einer als Back-up-Speicher dienenden PCMCIA-Karte 6 verbunden und über das ebenfalls auf dem ASIC 2 vorgesehene RS232-Interface 5 mit einer Passworteingabetastatur 7, in der auch eine Smartcard 8 mit Lesegerät als Smartcardterminal integriert ist, über den RS232-Bus 16 verbunden.

Auf diese Weise ist ein äußerst sicheres Ver- und Entschlüsselungssystem mit hohem Datendurchsatz verwirklicht.

Bezugszeichenliste

1

PCI Einsteckplatine

2

ASIC

3

PCI-Modul

4

PCMCIA-Modul

5

RS232-Modul

6

PCMCIA-Karte

7

Smartcard-Lesegerät bzw. Smartcard Terminal mit Tastatur

8

Smartcard

9

CPU

10

Flash

11

Zufallszahlengenerator

12

Ver- und Entschlüsselungseinheit

13

Datenspeicher

14

PCI-Karte

15

PCI-Bus

16

RS 232-Bus

Claims (26)

1. Applicationsspezifischer integrierter Schaltkreis (ASIC) zur Ver- und Entschlüsselung von Datenströmen mit einer CPU und ggf. einem Coprozessor sowie mindestens einem hardwaremäßig implementierten Verschlüsselungsalgorithmus, dadurch gekennzeichnet, daß er ein PCMCIA- Interface (4) mit einer Wirkverbindung zu einer PCMCIA-Karte (6) aufweist, die als Datenbankspeicher von Schlüsselinformationen ausgebildet ist.

2. ASIC nach Anspruch 1, dadurch gekennzeichnet, daß er ein RS232 Interface (5) aufweist.

3. ASIC nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß er eine Wirkverbindung zu einem Smartcard-Lesegerät (7) zum Einlesen von Schlüsseldaten von der Smartcard (8) aufweist.

4. ASIC nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß er ein PCI-Interface (3) aufweist.

5. ASIC nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet, daß er eine serielle Hochgeschwindigkeitsschnittstelle aufweist, insbesondere um mit anderen ASICs der gleichen Bauart zu kommunizieren.

6. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er eine embedded Flash Option (10) aufweist, wobei die embedded Flash Option vorzugsweise mit einem Schreibschutzmechanismus versehen ist.

7. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß insbesondere das Betriebssystem und/oder die Zufallszahlenaufbereitung und/oder eine Seriennummer und/oder ein Zertifizierungsschlüssel und/oder ein Speicher für Initialisierungsparameter für die analogen Schaltungen schreibgeschützt ausgebildet sind.

8. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er ein Modul für eine Intrusion Detection aufweist.

9. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er ein Modul (11) für die Erzeugung von auf physikalischen Effekten basierenden Zufallszahlen aufweist.

10. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er autark arbeitenden Ver- und Entschlüsselungseinheiten (VB) (12) enthält, die parallel betreibbar sind, insbesondere mit 1 bis 15 freigeschalteten VEs.

11. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ver- und Entschlüsselungseinheiten (12) mit unterschiedlichen und nicht statischen Schlüsseln betreibbar sind.

12. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Programmspeicher (13) für das Betriebssystem samt Software als Teil des ASIC (2) ausgebildet ist, der vorzugsweise als Flashspeicher (10) ausgebildet ist.

13. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er ein Langzahlarithmetik-Modul (9) enthält.

14. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er ein Modul zur Generierung von kryptographisch verwendbaren Primzahlen enthält.

15. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er ein Modul für ein Keymanagement aufweist.

16. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er ein Verwaltungsmodul enthält, das das Auslesen von Schlüsseldaten aus dem ASIC verhindernd ausgebildet ist.

17. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er ein Modul für eine digitale Signatur aufweist.

18. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er ein Modul zur Schlüsselzertifizierung enthält.

19. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er mindestens ein Modul für eine asymmetrische Verschlüsselung und/oder für ein Schlüsselaustauschprotokoll aufweist.

20. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mindestens ein Modul zum Schlüsselaustausch, insbesondere auf einem Schlüsselaustauschprotokoll basierend, vorgesehen ist.

21. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er mindesten ein Modul zur Bildung kryptografischer Hashwerte aufweist.

22. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er mindesten ein Modul zur symmetrischen Verschlüsselung, insbesondere für Schlüssel mit mindestens 1024 Bit Länge, vorzugsweise mit der Möglichkeit zur Bildung kryptografischer Prüfbits, aufweist.

23. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er als Teil eines Stand-Alone-Systems vorgesehen ist.

24. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er auf einer PCI-Karte (1) angeordnet ist und dazu ein Interface (3) für einen PCI-Bus aufweist.

25. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er zu einem Hostsystem eine Wirkverbindung aufweist, insbesondere mit einer Software für ein Passwort- und Schlüsselmanagment.

26. ASIC nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die CPU (9) und/oder das PCI-Interface (3) in die Standardzellenstruktur des ASIC (2) integriert ausgebildet sind.