DE10055175A1

DE10055175A1 - Verfahren zum Transferieren von Daten zwischen einer ersten Einrichtung und einer zweiten Einrichtung

Info

Publication number: DE10055175A1
Application number: DE10055175A
Authority: DE
Inventors: Jens Barrenscheen; Gunther Fenzl; Hans Sulzer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-11-08
Filing date: 2000-11-08
Publication date: 2002-05-23
Also published as: US20020073267A1; US7133979B2

Abstract

Das beschriebene Verfahren zeichnet sich dadurch aus, daß eine Adresse, die die erste Einrichtung oder eine dieser nachgeschaltete Adreßerzeugungseinrichtung zur Bestimmung der zweiten Einrichtung ausgibt und/oder die Zuordnung zwischen dieser Adresse und der dadurch angesprochenen Einrichtung und/oder die zu transferierenden Daten während des Transfers abhängig von der Adresse, die die erste Einrichtung oder die dieser nachgeschaltete Adreßerzeugungseinrichtung ausgibt, manipuliert werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1, d. h. ein Verfahren zum Transferieren von Daten zwischen einer ersten Einrichtung und einer zweiten Einrichtung.

Ein solches Verfahren wird unter anderem in programmgesteuer ten Einheiten wie Mikroprozessoren, Mikrocontrollern, Signal prozessoren etc. benötigt, damit die die auszuführenden Be fehle ausführende Befehlsausführungs-Einheit (der Core oder einer der Cores der programmgesteuerten Einheit) in einer innerhalb oder außerhalb der programmgesteuerten Einheit vor gesehenen Speichereinrichtung gespeicherten Daten holen und der vorgeschriebenen Verarbeitung unterziehen kann, bzw. ver arbeitete oder von anderswo erhaltene Daten in diese Spei chereinrichtung einschreiben kann.

Das Auslesen oder das Beschreiben der Speichereinrichtung kann insbesondere dann, wenn sehr große Datenmengen ausge lesen oder gespeichert werden müssen, eine sehr starke Be lastung für die programmgesteuerte Einheit darstellen, oder - sofern nicht eine besonders leistungsfähige programmgesteuer te Einheit zum Einsatz kommt - erfordern, daß die Verarbei tung der aus der Speichereinrichtung ausgelesenen oder in die Speichereinrichtung einzuschreibenden Daten beschränkt wird.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, das Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß das Auslesen und das Beschreiben der Speichereinrichtung, und die Verarbeitung der aus der Speichereinrichtung ausgelesenen oder der in die Speicher einrichtung einzuschreibenden Daten auch dann, wenn sehr große Datenmengen auszulesen, zu speichern, und zu verarbeiten sind, durch eine verhältnismäßig einfach aufgebaute Ein richtung bewerkstelligbar ist.

Diese Aufgabe wird erfindungsgemäß durch das in Patentan spruch 1 beanspruchte Verfahren gelöst.

Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, daß

- eine Adresse, die die erste Einrichtung oder eine dieser nachgeschaltete Adreßerzeugungseinrichtung zur Bestimmung der zweiten Einrichtung ausgibt, und/oder die Zuordnung zwischen dieser Adresse und der dadurch angesprochenen Ein richtung, und/oder
- die Daten, die von der ersten Einrichtung ausgegeben wer den, auf dem Weg zur zweiten Einrichtung, und/oder die Da ten, die von der zweiten Einrichtung ausgegeben werden, auf dem Weg zur ersten Einrichtung

abhängig von der Adresse, die die erste Einrichtung oder die dieser nachgeschaltete Adreßerzeugungseinrichtung ausgibt, manipuliert werden.

Durch die Manipulation der Adressen kann der Aufwand, der in der ersten Einrichtung (beispielsweise in einem Core der pro grammgesteuerten Einheit) getrieben werden muß, um eine aus zulesende oder zu beschreibende zweite Einrichtung (bei spielsweise eine Speichereinrichtung) zu adressieren, re duziert werden; beispielsweise kann durch einen Burst- Zugriff, also mit minimalem Aufwand für die erste Ein richtung, ein mehrfacher Schreib- oder Lesezugriff auf die selbe Adresse veranlaßt werden, und/oder wiederholt abwech selnd auf zwei oder mehrere Adressen zugegriffen werden.

Durch die Manipulation der Daten können diese außerhalb der die Daten verarbeitenden Einrichtung (beispielsweise außer halb eines Core der programmgesteuerten Einheit) vor- oder nachverarbeitet werden.

Beide Maßnahmen entlasten die erste Einrichtung, so daß das Auslesen und das Beschreiben der zweiten Einrichtung, und die Verarbeitung der aus der zweiten Einrichtung ausgelesenen oder der in die zweite Einrichtung einzuschreibenden Daten auch dann, wenn sehr große Datenmengen auszulesen, zu spei chern, und zu verarbeiten sind, durch eine verhältnismäßig einfach aufgebaute erste Einrichtung bewerkstelligbar ist.

Vorteilhafte Weiterbildungen der Erfindung sind den Unteran sprüchen, der folgenden Beschreibung, und den Figuren ent nehmbar.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispie len unter Bezugnahme auf die Figuren näher beschrieben. Es zeigen

Fig. 1 eine Anordnung, in welcher eine im folgenden näher beschriebene Adreßmanipulation durchgeführt wird,

Fig. 2 eine detaillierte Darstellung des Teils der in der Fig. 1 gezeigten Anordnung, in welchem die Adreß manipulation durchgeführt wird, und

Fig. 3 eine Anordnung, in welcher während eines Datentrans fers eine Datenmanipulation durchführbar ist.

Im betrachteten Beispiel kommt das beschriebene Verfahren in einer programmgesteuerten Einheit wie einem Mikroprozessor, einem Mikrocontroller oder einem Signalprozessor zum Einsatz. Es sei jedoch bereits an dieser Stelle darauf hingewiesen, daß hierauf keine Einschränkung besteht; das Verfahren kann auch in festverdrahteten Logiken zum Einsatz kommen.

Die programmgesteuerte Einheit wird im betrachteten Beispiel zur Codierung und Decodierung von Audio-Daten verwendet. Auch hierauf besteht keine Einschränkung; die programmgesteuerte Einheit kann auch für beliebige andere Zwecke verwendet wer den.

Das im folgenden beschriebene Verfahren dient vorliegend zum Transferieren von Daten zwischen einer die Befehle eines Pro gramms ausführenden Befehlsausführungs-Einheit der programm gesteuerten Einheit (dem Core oder einem der Cores der pro grammgesteuerten Einheit) und einer innerhalb der programm gesteuerten Einheit vorgesehenen Speichereinrichtung. Auch hierauf besteht jedoch keine Einschränkung: die die Daten transfers veranlassende Komponente kann auch eine beliebige andere Komponente der programmgesteuerten Einheit sein, und die Speichereinrichtung kann auch außerhalb der programm gesteuerten Einheit vorgesehen sein; anstelle der Speicher einrichtung kann auch eine sonstige Einrichtung, beispiels weise eine Daten "nur" entgegennehmende und weiterleitende, oder eine Daten generierende Einrichtung zum Einsatz kommen.

Das beschriebene Verfahren zeichnet sich dadurch aus, daß

- eine Adresse, die die erste Einrichtung oder eine dieser nachgeschaltete Adreßerzeugungseinrichtung zur Bestimmung der zweiten Einrichtung ausgibt, und/oder die Zuordnung zwischen dieser Adresse und der dadurch angesprochenen Einrichtung, und/oder
- die Daten, die von der ersten Einrichtung ausgegeben wer den, auf dem Weg zur zweiten Einrichtung, und/oder die Da ten, die von der zweiten Einrichtung ausgegeben werden, auf dem Weg zur ersten Einrichtung

Es sei bereits an dieser Stelle darauf hingewiesen, daß

- die Manipulation der Adresse und/oder der Zuordnung zwi schen der Adressen und der dadurch angesprochenen Einrich tung, und
- die Manipulation der Daten

unabhängig voneinander, d. h. einzeln oder in Kombination aus führbar sind.

Im folgenden wird zunächst unter Bezugnahme auf die Fig. 1 und 2 ein Ausführungsbeispiel des Verfahrens zur Manipulation der Adresse, die die erste Einrichtung oder eine dieser nach geschaltete Adreßerzeugungseinrichtung zur Bestimmung der auszulesenden oder zu beschreibenden Einrichtung ausgibt, beschrieben.

Die Fig. 1 zeigt den prinzipiellen Aufbau einer Anordnung, in welcher das beschriebene Verfahren zum Einsatz kommen kann. Die gezeigte Anordnung ist im betrachteten Beispiel ein speziell zur Codierung und Decodierung von Audio-Daten aus gelegter Mikrocontroller und umfaßt

- eine mit dem Bezugszeichen IF-DIN bezeichnete Schnittstelle zur Eingabe von digitalisierten und komprimierten Audio- Daten in den Mikrocontroller,
- eine mit dem Bezugszeichen IF-DOUT bezeichnete Schnitt stelle zur Ausgabe von digitalisierten und komprimierten Audio-Daten aus dem Mikrocontroller,
- eine mit dem Bezugszeichen IF-AIN bezeichnete Schnittstelle zur Eingabe von analogen Audio-Daten in den Mikrocontrol ler,
- eine mit dem Bezugszeichen IF-AOUT bezeichnete Schnitt stelle zur Ausgabe von analogen Audio-Daten aus dem Mikro controller,
- eine die vom Mikrocontroller auszuführenden Befehle ausfüh rende Befehlsausführungs-Einheit CORE, und
- gegebenenfalls in der Figur nicht gezeigte weitere Einrich tungen,

wobei die genannten Einheiten über einen

- in der Figur nicht gezeigte Adreßleitungen zur Adressierung der jeweils anzusprechenden Einheiten, und
- in der Figur ebenfalls nicht gezeigte Datenleitungen zum Transferieren von Daten zwischen den Einheiten umfassenden Bus BUS miteinander verbunden sind.

Die Schnittstelle IF-DIN empfängt der programmgesteuerten Einheit über Eingangsanschlüsse DIN1 bis DIN32 zugeführte digitale codierte Audio-Signale und stellt sie zur Abholung durch die Befehlsausführungs-Einheit CORE bereit.

Die Schnittstelle IF-DOUT empfängt ihr von der Befehlsausfüh rungs-Einheit CORE zugeführte digitale codierte Audio-Signale und gibt sie über Ausgabeanschlüsse DOUT1 bis DOUT32 der pro grammgesteuerten Einheit aus dieser aus.

Die Schnittstelle IF-AIN empfängt der programmgesteuerten Einheit über Eingangsanschlüsse AIN1 und AIN2 zugeführte ana loge Audio-Signale, unterzieht diese einer A/D-Wandlung, und stellt sie zur Abholung durch die Befehlsausführungs-Einheit CORE bereit.

Die Schnittstelle IF-AOUT empfängt ihr von der Befehlsausfüh rungs-Einheit CORE zugeführte digitale Audio-Signale, unter zieht diese einer D/A-Wandlung, und gibt sie über Ausgabe anschlüsse AOUT1 und AOUT2 der programmgesteuerten Einheit aus dieser aus.

Die Befehlsausführungs-Einheit CORE

- holt die von der Schnittstelle IF-DIN zur Abholung bereit gestellten Daten aus dieser ab, und
- führt sie der Schnittstelle IF-DOUT zu, und/oder
- decodiert sie und führt die der Schnittstelle IF-AOUT zu, oder
- holt die von der Schnittstellen IF-AIN zur Abholung bereit gestellten Daten aus dieser ab, und
- führt sie der Schnittstelle IF-AOUT zu, und/oder
- codiert sie und führt die der Schnittstelle IF-DOUT zu.

Die Codierung der Daten besteht beispielsweise in einer Kom primierung derselben.

Die Schnittstellen IF-DIN, IF-DOUT, IF-AIN und IF-AOUT ent halten jeweils Speichereinrichtungen, in welchen die ihnen zugeführten und zur Abholung bereitzustellenden oder auszuge benden Daten zwischengespeichert werden. Diese Speicherein richtungen werden im betrachteten Beispiel durch FIFOs gebil det, und jede der Schnittstellen enthält vorliegend zwei FIFOs (eines für einen linken Audio-Kanal, und eines für einen rechten Audio-Kanal).

Der Aufbau der Schnittstelle IF-DIN ist schematisch in Fig. 2 gezeigt.

Die Schnittstelle IF-DIN enthält ein Bus-Interface BIN, einen ersten FIFO-Speicher FIFO1, einen zweiten FIFO-Speicher FIFO2, und eventuell weitere, aber in der Fig. 2 nicht gezeigte Komponenten; das Bus-Interface enthält eine Burst- Logik BL, eine Adreßmanipulationseinrichtung AMAN, einen Adreß-Decoder ADEC, und gegebenenfalls weitere, in der Fig. 2 nicht gezeigte Komponenten.

Über das Bus-Interface BIN kann eine andere der am Bus BUS angeschlossenen Einheiten mit der Schnittstelle IF-DIN in Verbindung treten. Die Verbindungsaufnahme erfolgt so, daß die Einheit, die mit der Schnittstelle IF-DIN Kontakt auf nehmen möchte, eine der der Schnittstelle IF-DIN zugeordneten Adressen auf den Bus BUS ausgibt. Der Schnittstelle IF-DIN sind mehrere Adressen zugeordnet; über die verschiedenen Adressen wird bestimmt, welche Aktion in der Schnittstelle IF-DIN ausgeführt wird. Im betrachteten Beispiel sind der Schnittstelle IF-DIN

- eine Adresse zugeordnet, auf deren Empfang hin die Schnitt stelle IF-DIN einen Wert aus dem ersten FIFO-Speicher FIFO1 ausliest und auf den Bus BUS ausgibt,
- eine Adresse zugeordnet, auf deren Empfang hin die Schnitt stelle IF-DIN einen Wert aus dem zweiten FIFO-Speicher FIFO2 ausliest und auf den Bus BUS ausgibt,
- und weitere Adressen zugeordnet, auf deren Empfang hin be stimmte andere Aktionen in der Schnittstelle IF-DIN veran laßt werden (beispielsweise das Beschreiben von zur Konfi guration der Schnittstelle IF-DIN dienenden Funktions registern).

Das Bus-Interface BIF überwacht, ob von der Schnittstelle IF- DIN Aktionen angefordert werden und veranlaßt gegebenenfalls deren Ausführung.

Vorliegend interessieren "nur" das Auslesen von in den FIFO- Speichern FIFO1 und FIFO2 gespeicherten Daten durch die Befehlsausführungs-Einheit CORE.

Der FIFO-Speicher FIFO1 umfaßt Register R1 bis R8, einen er sten Multiplexer MUX1, einen zweiten Multiplexer MUX2, eine Steuereinrichtung FIFO1CTL, und ein Ausgaberegister FOUT1; der FIFO-Speicher FIFO2 umfaßt Register R11 bis R18, einen ersten Multiplexer MUX11, einen zweiten Multiplexer MUX12, eine Steuereinrichtung FIFO2CTL, und ein Ausgaberegister FOUT2.

Wie vorstehend bereits erwähnt wurde, werden der Schnitt stelle IF-DIN über die Eingangsanschlüsse DIN1 bis DIN32 digitale codierte Audio-Daten zugeführt. Es sei angenommen, daß die über die Eingangsanschlüsse DIN1 bis DIN16 einem linken Audio-Kanal zugeordnete Daten sind, und daß die über die Eingangsanschlüsse DIN17 bis DIN32 einem rechten Audio- Kanal zugeordnete Daten sind.

Von den der Schnittstelle IF-DIN über die Eingangsanschlüsse DIN1 bis DIN32 zugeführten Daten werden die über die Ein gangsanschlüsse DIN1 bis DIN16 zugeführten Daten dem ersten FIFO-Speicher FIFO1 zugeführt, dort zwischengespeichert und zur Abholung durch die Befehlsausführungs-Einheit CORE be reitgestellt. Genauer gesagt werden die der Schnittstelle IF- DIN über die Eingangsanschlüsse DIN1 bis DIN16 zugeführten Daten dem ersten Multiplexer MUX1 zugeführt und über diesen in eines der Register R1 bis R8 eingeschrieben. In welches Register die Daten eingeschrieben werden, hängt von der An steuerung des Multiplexers MUX1 ab. Die in den Registern R1 bis R8 gespeicherten Daten werden dem zweiten Multiplexer MUX2 zugeführt und über diesen an das Ausgaberegister FOUT1 weitergeleitet. Der Inhalt welches der Register R1 bis R8 dem Ausgaberegister FOUT1 zugeführt wird, hängt von der Ansteue rung des Multiplexers MUX2 ab. Die Multiplexer MUX1 und MUX2 werden von der Steuereinrichtung FIFO1CTL angesteuert; die Steuereinrichtung FIFO1CTL steuert die Multiplexer MUX1 und MUX2 so an, daß die die Register R1 bis R8, die Multiplexer MUX1 und MUX2, das Ausgaberegister FOUT1, und die Steuer einrichtung FIFO1CTL umfassende Anordnung wie ein FIFO- Speicher arbeitet.

Die der Schnittstelle IF-DIN über die Eingangsanschlüsse DIN17 bis DIN32 zugeführten Daten werden dem zweiten FIFO- Speicher FIFO2 zugeführt, dort zwischengespeichert und zur Abholung durch die Befehlsausführungs-Einheit CORE bereit gestellt. Genauer gesagt werden die der Schnittstelle IF-DIN über die Eingangsanschlüsse DIN17 bis DIN32 zugeführten Daten dem ersten Multiplexer MUX11 zugeführt und über diesen in eines der Register R11 bis R18 eingeschrieben. In welches Register die Daten eingeschrieben werden, hängt von der An steuerung des Multiplexers MUX11 ab. Die in den Registern R11 bis R18 gespeicherten Daten werden dem zweiten Multiplexer MUX12 zugeführt und über diesen an das Ausgaberegister FOUT2 weitergeleitet. Der Inhalt welches der Register R11 bis R18 dem Ausgaberegister FOUT2 zugeführt wird, hängt von der An steuerung des Multiplexers MUX12 ab. Die Multiplexer MUX11 und MUX12 werden von der Steuereinrichtung FIFO2CTL ange steuert; die Steuereinrichtung FIFO2CTL steuert die Multi plexer MUX11 und MUX12 so an, daß die die Register R11 bis R18, die Multiplexer MUX11 und MUX12, das Ausgaberegister FOUT2, und die Steuereinrichtung FIFO2CTL umfassende Anord nung wie ein FIFO-Speicher arbeitet.

Wie vorstehend bereits erwähnt wurde, greift die Befehls ausführungs-Einheit CORE in mehr oder weniger regelmäßigen Abständen auf die Schnittstelle IF-DIN zu, um im FIFO- Speicher FIFOl oder im FIFO-Speicher FIFO2 gespeicherte Daten auszulesen. Die Befehlsausführungs-Einheit CORE führt hierbei zumindest teilweise solche Zugriffe auf die Schnittstelle IF- DIN durch, die es ihr ermöglichen, nach der Ausgabe einer im folgenden als Lesestartadresse bezeichneten Adresse durch ohne Übermittlung einer Adresse erfolgende Folgezugriffe auf die Schnittstelle IF-DIN Daten aus dieser auszulesen.

Die hierbei von der Befehlsausführungs-Einheit CORE ausgegebene Adresse als eine Lesestartadresse interpretiert wird, und daß die Befehlsausführungs-Einheit CORE danach durch mehrere, ohne Übermittlung einer Adresse erfolgende Zugriffe auf die Schnittstelle IF-DIN größere Datenmengen aus dieser auslesen kann. Solche Zugriffe sind beispielsweise die sogenannten Burst-Zugriffe.

Zur Realisierung solcher Zugriffe sind im betrachteten Bei spiel die bereits erwähnte Burst-Logik BL und die ebenfalls bereits erwähnte Adreßmanipulationseinrichtung AMAN vorgese hen.

Die Burst-Logik BL sorgt im betrachteten Beispiel dafür, daß Befehlsausführungs-Einheit CORE auf die Ausgabe einer als Lesestartadresse zu interpretierenden Adresse insgesamt acht Lesezugriffe auf die FIFO-Speicher FIFO1 und/oder FIFO2 durchführen kann. Die Burst-Logik führt hierzu wiederholt (im betrachteten Beispiel sieben Mal) eine Inkrementierung einer ihr als Startadresse zugeführten Adresse durch und fordert das Auslesen der unter den inkrementierten Adressen gespeicherten Daten an. Solche Burst-Logiken sind in einer Vielzahl von Ausführungsformen bekannt und bedürfen keiner näheren Erläuterung.

Im Gegensatz zur normalen Verwendung von Burst-Logiken werden die von der Burst-Logik BL erzeugten und ausgegebenen Adres sen im betrachteten Beispiel allerdings nicht direkt zur Speichereinrichtungs- oder Speicherelement-Adressierung ver wendet, sondern der Adreßmanipulationseinrichtung AMAN zuge führt, welche sie auf eine vorgegebene Art und Weise manipu liert.

Die durch die Adreßmanipulationseinrichtung AMAN manipulier ten Adressen werden einem Adreß-Decoder ADEC zugeführt, wel cher die Verbindung zu der Schnittstellen-Komponente her stellt, welcher die dem Adreß-Decoder zugeführte Adresse zu geordnet ist.

Die Manipulation der von der Burst-Logik ausgegebenen Adres sen ist die Voraussetzung dafür, daß auf einen FIFO-Speicher ein Burst-Zugriff erfolgen kann. Den FIFO-Speichern, zumin dest den einfachen FIFO-Speichern ist nämlich nur jeweils eine einzige Adresse zugeordnet, und die Verwendung einer von dieser Adresse abweichenden Adresse hätte zur Folge, daß überhaupt keine Daten gelesen werden können (wenn dieser ab weichenden Adresse keine andere Speichereinrichtung zugeord net ist), oder daß aus einer anderen Speichereinrichtung als dem auszulesenden FIFO-Speicher Daten ausgelesen werden.

Die Adreßmanipulationseinrichtung AMAN sorgt durch die von ihr durchgeführte Adreßmanipulation dafür, daß unabhängig von der Adresse, die die Burst-Logik ausgibt, jeweils die Spei chereinrichtungen bzw. Speicherelemente adressiert werden, die tatsächlich ausgelesen werden sollen.

Die Adreßmanipulation besteht im betrachteten Beispiel darin, daß bestimmte Adreßbits der von der Burst-Logik ausgegebenen Adresse auf feste Werte gesetzt werden, und/oder invertiert werden, und/oder vertauscht werden, wobei die genannten Maß nahmen unabhängig voneinander einzeln oder in beliebigen Kom binationen durchgeführt und von Lesezugriff zu Lesezugriff verändert werden können.

Einige der Möglichkeiten, die sich hierdurch eröffnen, werden nachfolgend anhand von Beispielen beschrieben. Dabei wird an genommen, daß dem Adreß-Decoder der Binärwert 01000000 als Adresse zugeführt werden muß, wenn aus dem ersten FIFO-Spei cher FIFO1 Daten ausgelesen werden sollen, und daß dem Adreß- Decoder der Binärwert 10000000 als Adresse zugeführt werden muß, wenn aus dem zweiten FIFO-Speicher FIFO2 Daten ausgele sen werden sollen.

Es sei angenommen, daß auf eine einzige Leseanforderung der Befehlsausführungs-Einheit CORE hin acht Lesezugriffe auf den FIFO-Speicher FIFO1 durchgeführt werden sollen. In diesem Fall

- gibt die Befehlsausführungs-Einheit die Adresse 01000000 an die Schnittstelle IF-DIN aus,
- erzeugt die Burst-Logik zusätzliche Adressen 01000001, 01000010, 01000011, 01000100, 01000101, 01000110, und 01000111,
- und setzt die Adreßmanipulationseinrichtung die drei niederwertigsten Bits der ihr zugeführten Adressen auf den Wert 0.

Dadurch wird bewirkt, daß dem Adreß-Decoder ADEC insgesamt acht mal die Adresse 01000000 zugeführt wird, was insgesamt acht Lesezugriffe auf den FIFO-Speicher FIFO1 zur Folge hat.

In einem weiteren Beispiel sei angenommen, daß auf eine ein zige Leseanforderung der Befehlsausführungs-Einheit CORE hin abwechselnd Lesezugriffe auf den ersten FIFO-Speicher FIFO1 und den zweiten FIFO-Speicher FIFO2 erfolgen sollen. In die sem Fall

- gibt die Befehlsausführungs-Einheit die Adresse 01000000 an die Schnittstelle IF-DIN aus,
- erzeugt die Burst-Logik zusätzliche Adressen 01000001, 01000010, 01000011, 01000100, 01000101, 01000110, und 01000111, und
- setzt die Adreßmanipulationseinrichtung die drei nieder wertigsten Bits der ihr zugeführten Adressen auf den Wert 0, und vertauscht zusätzlich bei jedem zweiten Lesezugriff die zwei höchstwertigen Bits der ihr zugeführten Adressen,

oder

- gibt die Befehlsausführungs-Einheit die Adresse 10000000 an die Schnittstelle IF-DIN aus,
- erzeugt die Burst-Logik zusätzliche Adressen 10000001, 10000010, 10000011, 10000100, 10000101, 10000110, und 10000111, und
- setzt die Adreßmanipulationseinrichtung die drei nieder wertigsten Bits der ihr zugeführten Adressen auf den Wert 0, und vertauscht zusätzlich bei jedem zweiten Lesezugriff die zwei höchstwertigen Bits der ihr zugeführten Adressen.

Dadurch wird bewirkt, daß dem Adreß-Decoder ADRDEC abwech selnd die Adressen 01000000 und 10000000 zugeführt werden, was abwechselnd Lesezugriffe auf den ersten FIFO-Speicher FIFO1 und den zweiten FIFO-Speicher FIFO2 zur Folge hat.

Auf ähnliche Art und Weise kann erreicht werden, daß abwech selnd zwei oder mehr aufeinanderfolgende Lesezugriffe auf den ersten FIFO-Speicher FIFO1 und den zweiten FIFO-Speicher FIFO2 erfolgen.

Die Adreßmanipulation läßt sich besonders einfach durchfüh ren, wenn darauf geachtet wird, daß die Adressen, über welche die FIFO-Speicher FIFO1 und FIFO2 angesprochen werden, be stimmte Werte aufweisen, die im Hinblick auf die durchzufüh rende Adreßmodulation optimiert sind.

Wenn beispielsweise dem ersten FIFO-Speicher FIFO1 die Adresse 00000000, und dem zweiten FIFO-Speicher FIFO2 die Adresse 10000000 zugeordnet ist, und abwechselnd Lesezugriffe auf den ersten FIFO-Speicher FIFO1 und den zweiten FIFO-Spei cher FIFO2 erfolgen sollen, dann

- gibt die Befehlsausführungs-Einheit die Adresse 00000000 an die Schnittstelle IF-DIN aus,
- erzeugt die Burst-Logik zusätzliche Adressen 00000001, 00000010, 00000011, 00000100, 00000101, 00000110, und 00000111, und
- vertauscht die Adreßmanipulationseinrichtung bei jedem Lesezugriff das höchstwertige und das niederwertigste Bit der ihr zugeführten Adressen und setzt die drei nieder wertigsten Bits der Adressen auf den Wert 0,

oder

- gibt die Befehlsausführungs-Einheit die Adresse 10000000 an die Schnittstelle IF-DIN aus,
- erzeugt die Burst-Logik zusätzliche Adressen 10000001, 10000010, 10000011, 10000100, 10000101, 10000110, und 10000111, und
- vertauscht die Adreßmanipulationseinrichtung bei jedem Lesezugriff das höchstwertige und das niederwertigste Bit der ihr zugeführten Adressen und setzt die drei nieder wertigsten Bits der Adressen auf den Wert 0.

Die Adreßmanipulationseinrichtung AMAN und die Burst-Logik BL ermöglichen es, daß auf eine einzige Leseanforderung der Befehlsausführungs-Einheit CORE beliebig viele und in belie biger Reihenfolge erfolgende Lesezugriffe auf zwei oder meh rere Speichereinrichtungen erfolgen können.

Dies entlastet die Befehlsausführungs-Einheit CORE und er leichtert die Verarbeitung der erhaltenen Daten.

Die Adreßmanipulationseinrichtung AMAN und die Burst-Logik BL arbeiten vorzugsweise abhängig von der der Schnittstelle IF- DIN von der Befehlsausführungs-Einheit CORE zugeführten Adresse. Dadurch ist es möglich,

- daß die Adreßmanipulationseinrichtung nur dann aktiv wird, wenn ein Zugriff auf die FIFO-Speicher FIFO1 und/oder FIFO2 erfolgt,
- daß die Adreßmanipulationseinrichtung bei Zugriffen auf an dere Komponenten der Schnittstelle IF-DIN die ihr zugeführ ten Adressen unverändert passieren läßt, und
- daß die Burst-Logik BL auch für andere Zwecke als Zugriffe auf die FIFO-Speicher FIFO1 und FIFO2 verwendet werden kann.

Es dürfte einleuchten, daß sich der Einsatz einer wie be schrieben oder anders arbeitenden Adreßmanipulationseinrich tung auch als vorteilhaft erweist,

- wenn es um das Beschreiben einer oder mehrerer Speicher einrichtungen geht,
- wenn andere Speichereinrichtungen als FIFO-Speicher ausge lesen oder beschrieben werden müssen, und/oder
- wenn mehr oder weniger als zwei Speichereinrichtungen aus gelesen oder beschrieben werden müssen.

Demzufolge können die Schnittstellen IF-DOUT, IF-AIN und IF- AOUT dem Aufbau der Schnittstelle IF-DIN entsprechenden Auf bau aufweisen.

Anstelle der Adreßmanipulationseinrichtung könnte auch eine Zuordnungsmanipulationseinrichtung vorgesehen werden, durch welche die Zuordnung zwischen der von der Befehlsausführungs- Einheit CORE oder der von der Burst-Logik BL ausgegebenen Adresse und der dadurch angesprochenen Einrichtung temporär verändert wird.

Es wird nun unter Bezugnahme auf die Fig. 3 ein Ausführungs beispiel zur Manipulation von zwischen einer ersten Einrich tung und einer zweiten Einrichtung transferierten Daten be schrieben.

Die in der Fig. 3 gezeigte Anordnung ist Bestandteil eines Mikrocontrollers und umfaßt drei Bus-Einheiten BU1, BU2, und BUB, und einen die Bus-Einheiten BU1, BU2, und BUB miteinan der verbindenden Bus BUS, wobei die erste Bus-Einheit BU1 eine Befehlsausführungs-Einheit (den Core oder einen der Cores des Mikrocontrollers) CORE, ein Bus-Interface BUSIF, und eine Datenmanipulationseinrichtung DMAN enthält.

Die Befehlsausführungs-Einheit CORE kann Daten zu den Bus- Einheiten BU2 und/oder BUB übertragen und/oder Daten von den Bus-Einheiten BU2 und/oder BU3 anfordern und entgegennehmen.

Die Bestimmung der Datenquelle oder des Datenzieles erfolgt über eine von der Befehlsausführungs-Einheit CORE über Adreß leitungen AL und das Bus-Interface BUSIF auf den Bus BUS aus gegebene Adresse; die auf eine Lese- oder Schreibanforderung der Befehlsausführungs-Einheit CORE hin zu transferierenden Daten werden über Datenleitungen DL, das Bus-Interface BUSIF, und den Bus BUS transferiert.

Die zwischen der Befehlsausführungs-Einheit CORE und den Bus- Einheiten BU2 und/oder BU3 transferierten Daten durchlaufen auf dem Weg zwischen den genannten Komponenten die Daten manipulationseinrichtung DMAN.

Die Datenmanipulationseinrichtung DMAN ist eine Logikschal tung, welche die ihr zugeführten Daten bestimmten arithmeti schen und/oder logischen Operationen unterzieht. Die an den Daten durchgeführten Operationen sind vorzugsweise Operatio nen, die durch eine einfach aufgebaute Datenmanipulations einrichtung ausgeführt werden können, beispielsweise Shift- Operationen, logische Verknüpfungen, Vergleiche etc. Dann kann durch eine einfach aufgebaute Datenmanipulationseinrich tung eine die Befehlsausführungs-Einheit CORE entlastende Vor- oder Nachverarbeitung der zu speichernden oder auszule senden Daten erfolgen.

Die Datenmanipulationseinrichtung DMAN wird durch die über die Adreßleitungen AL transferierten Adressen oder einen aus gewählten Teil derselben gesteuert. Damit kann über die von der Befehlsausführungs-Einheit CORE ausgegebene Adresse be stimmt werden, ob und gegebenenfalls wie die Daten manipu liert werden sollen.

Die Adresse oder der Teil der Adresse, durch welchen die Datenmanipulationseinrichtung DMAN gesteuert wird, kann auch einen Adreß-Teil enthalten oder ein Adreß-Teil sein, der zur Adressierung der von der dadurch bestimmten Einheit nicht be nötigt wird. Dies ist beispielsweise möglich, wenn 16 Adreß leitungen AL vorgesehen sind, zur Adressierung der anzuspre chenden Einheit aber nur eine 8-Bit-Adresse benötigt wird.

Insbesondere wenn die Datenmanipulationseinrichtung DMAN "nur" durch die Adressen oder Adreß-Teile angesteuert werden kann, die für die Adressierung der anzusprechenden Daten quelle oder Datensenke benötigt werden, kann es sich als vorteilhaft erweisen, wenn den Datenquellen oder Datensenken mehrere Adressen zugeordnet werden. Dann können auch die von solchen Datenquellen stammende Daten bzw. die solchen Daten senken zugeführten Daten unterschiedlichen Verarbeitungen unterzogen werden.

Im betrachteten Beispiel unterzieht die Datenmanipulations einrichtung DMAN die ihr zugeführten Daten allen Operationen, die sie durchführen kann, gleichzeitig; die die Manipu lationseinrichtung steuernde Adresse steuert "nur" einen Multiplexer an, durch den entschieden wird, das Ergebnis wel cher Operation ausgegeben wird. Selbstverständlich kann die Datenmanipulationseinrichtung auch beliebig anders aufgebaut sein.

Unabhängig hiervon kann vorgesehen werden, daß die von der Datenmanipulationseinrichtung DMAN auszuführenden Operationen unter Verwendung von veränderbaren Parametern oder Operanden durchgeführt werden, wobei diese Parameter oder Operanden vorzugsweise durch die Befehlsausführungs-Einheit CORE oder eine sonstige Einrichtung dynamisch veränderbar sind.

Die Operationen, welche die Datenmanipulationseinrichtung DMAN ausführt, können zu einer merklichen Entlastung des Befehlsausführungs-Einheit führen. Dies gilt insbesondere (aber nicht ausschließlich) dann, wenn, wie beispielsweise bei einer Anordnung nach Art der Fig. 1, sehr viele Daten zu transferieren und zu verarbeiten sind. Eine merkliche Ent lastung der Befehlsausführungs-Einheit ergibt sich selbst dann, wenn es nur wenige und einfache Operationen sind, die in der Datenmanipulationseinrichtung DMAN ausgeführt werden, und/oder wenn die Datenmanipulationseinrichtung DMAN nur re lativ selten zum Einsatz kommt. Häufig erfordern nämlich Ope rationen, die durch eine festverdrahtete Logik schnell und einfach ausführbar sind, bei der Ausführung durch ein Pro gramm einen vergleichsweise sehr hohen Aufwand.

Die Datenmanipulationseinrichtung ist vorzugsweise so ange ordnet, daß sie aus verschiedenen Datenquellen stammende Daten bzw. an verschiedene Datensenken übertragene Daten manipulieren kann. Damit kann erreicht werden, daß nur eine einzige oder einige wenige Datenmanipulationseinrichtungen vorgesehen werden müssen. Im betrachteten Beispiel ist die Datenmanipulationseinrichtung direkt der Befehlsausführungs- Einheit vor- bzw. nachgeschaltet. Eine so angeordnete Daten manipulationseinrichtung kann aus beliebigen Datenquellen stammende bzw. an beliebige Datensenken übertragene Daten wunschgemäß manipulieren.

Es dürfte jedoch einleuchten, daß eine wie beschrieben oder ähnlich wirkende Datenmanipulationseinrichtung auch anderen Einrichtungen vor- oder nachgeschaltet sein kann, die auf eigene oder fremde Veranlassung hin Daten ausgeben und/oder empfangen können, also beispielsweise einer Speichereinrich tung vor- oder nachgeschaltet sein.

Es dürfte ferner einleuchten, daß die Datenmanipulationsein richtung nicht nur abhängig von der Adresse, sondern zusätz lich oder alternativ auch abhängig von anderen Größen, Zu ständen und/oder Ereignissen arbeiten kann.

Durch eine wie beschrieben oder anders durchgeführte Adreß- und/oder Datenmanipulation ist es möglich, das Auslesen und das Beschreiben einer Einrichtung, und die Verarbeitung der ausgelesenen oder einzuschreibenden Daten auch dann, wenn sehr große Datenmengen auszulesen, zu speichern, und zu ver arbeiten sind, durch eine verhältnismäßig einfach aufgebaute Einrichtung zu bewerkstelligen.

Bezugszeichenliste

ADEC Adreß-Decodierer
AINx Anschlüsse zur Eingabe analoger Audio-Daten
AL Adreßleitungen
AMAN Adreßmanipulationseinrichtung
AOUTx Anschlüsse zur Ausgabe analoger Audio-Daten
BIN Bus-Interface
BL Burst-Logik
BUS Bus
BUSIF Bus-Interface
CORE Befehlsausführungs-Einheit
DINx Anschlüsse zur Eingabe codierter digitaler Audio Daten
DL Datenleitungen
DMAN Datenmanipulationseinrichtung
DOUTx Anschlüsse zur Ausgabe codierter digitaler Audio Daten
FIFOx FIFO-Speicher FIFOxCTL Steuervorrichtung für FIFOx
FOUTx Ausgaberegister
IF-AIN Schnittstelle zur Eingabe analoger Audio-Daten
IF-AOUT Schnittstelle zur Ausgabe analoger Audio-Daten
IF-DIN Schnittstelle zur Eingabe codierter digitaler Audio-Daten
IF-DOUT Schnittstelle zur Ausgabe codierter digitaler Audio-Daten
MUXx Multiplexer
Rx Register

Claims

1. Verfahren zum Transferieren von Daten zwischen einer er sten Einrichtung (CORE) und einer zweiten Einrichtung (FIFO1, FIFO2; BU2, BU3), dadurch gekennzeichnet, daß
eine Adresse, die die erste Einrichtung (CORE) oder eine dieser nachgeschaltete Adreßerzeugungseinrichtung (BL) zur Bestimmung der zweiten Einrichtung (FIFO1, FIFO2; BU2, BU3) ausgibt, und/oder die Zuordnung zwischen dieser Adresse und der dadurch angesprochenen Einrichtung, und/oder
die Daten, die von der ersten Einrichtung (CORE) ausgegeben . werden, auf dem Weg zur zweiten Einrichtung (FIFO1, FIFO2; BU2, BU3), und/oder die Daten, die von der zweiten Einrich tung ausgegeben werden, auf dem Weg zur ersten Einrichtung abhängig von der Adresse, die die erste Einrichtung (CORE) oder die dieser nachgeschaltete Adreßerzeugungseinrichtung (BL) ausgibt, manipuliert werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Einrichtung (CORE) die das Transferieren von Daten veranlassenden Einrichtung ist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Einrichtung (CORE) eine Daten verarbeitende Einrichtung ist.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Einrichtung (CORE) eine Befehlsausführungs- Einheit einer programmgesteuerten Einheit ist.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Einrichtung (FIFO1, FIFO2; BU2, BU3) eine Da ten speichernde, eine Daten entgegennehmende, eine Daten weiterleitende, oder eine Daten generierende Einrichtung ist.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Einrichtung (FIFO1, FIFO2; BU2, BU3) eine Speichereinrichtung oder ein Bestandteil derselben ist.

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Adresse, die die erste Einrichtung (CORE) oder die dieser nachgeschaltete Adreßerzeugungseinrichtung (BL) aus gibt, und/oder die Zuordnung zwischen dieser Adresse und der dadurch angesprochenen Einrichtung so manipuliert wird, daß anstelle der Einrichtung, die die erste Einrichtung oder die dieser nachgeschaltete Adreßerzeugungseinrichtung durch die ausgegebene Adresse als die zweite Einrichtung bestimmt, und/oder zusätzlich zu dieser Einrichtung eine andere Ein richtung als zweite Einrichtung (FIFO1, FIFO2; BU2, BU3) ver wendet wird.

8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Adresse, die die erste Einrichtung (CORE) oder die dieser nachgeschaltete Adreßerzeugungseinrichtung (BL) aus gibt, und/oder die Zuordnung zwischen dieser Adresse und der dadurch angesprochenen Einrichtung so manipuliert wird, daß auf eine Lese- oder Schreibanforderung der ersten Einrichtung hin, durch welche die erste Einrichtung veranlaßt, daß nach einander auf verschiedene Einrichtungen zugegriffen wird, auf Einrichtungen zugegriffen wird, die nicht oder nur teilweise die Einrichtungen sind, deren Auslesen oder Beschreiben die erste Einrichtung angefordert hatte.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Adresse, die die erste Einrichtung (CORE) oder die dieser nachgeschaltete Adreßerzeugungseinrichtung (BL) aus gibt, und/oder die Zuordnung zwischen dieser Adresse und der dadurch angesprochenen Einrichtung so manipuliert wird, daß anstelle des Zugriffs auf lauter verschiedene Einrichtungen auf eine oder mehrere Einrichtungen mehrfach zugegriffen wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Einrichtung, auf die mehrfach zugegriffen wird, eine FIFO-Speichereinrichtung ist.

11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Adresse, die die erste Einrichtung (CORE) oder die dieser nachgeschaltete Adreßerzeugungseinrichtung (BL) aus gibt, und/oder die Zuordnung zwischen dieser Adresse und der dadurch angesprochenen Einrichtung manipuliert wird, indem bestimmte Teile der Adresse auf einen festen Wert gesetzt werden.

12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Adresse, die die erste Einrichtung (CORE) oder die dieser nachgeschaltete Adreßerzeugungseinrichtung (BL) aus gibt, und/oder die Zuordnung zwischen dieser Adresse und der dadurch angesprochenen Einrichtung manipuliert wird, indem ein oder mehrere Adreßbits vertauscht werden.

13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Adresse, die die erste Einrichtung (CORE) oder die dieser nachgeschaltete Adreßerzeugungseinrichtung (BL) aus gibt, und/oder die Zuordnung zwischen dieser Adresse und der dadurch angesprochenen Einrichtung manipuliert wird, indem ein oder mehrere Adreßbits invertiert werden.

14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Manipulation der Daten durch eine von den zu trans ferierenden Daten während des Transfers durchlaufene Daten verarbeitungseinrichtung (DMAN) erfolgt.

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß als Datenverarbeitungseinrichtung (DMAN) eine festver drahtete Logik verwendet wird.

16. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die Datenverarbeitungseinrichtung (DMAN) durch die von der ersten Einrichtung (CORE) ausgegebene Adresse gesteuert wird.

17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die Datenverarbeitungseinrichtung (DMAN) vollständig oder teilweise durch Teile der von der ersten Einrichtung (CORE) ausgegebenen Adresse gesteuert wird, die von der durch die Adresse adressierten Einrichtung unberücksichtigt gelassen werden.