DE10037478C1

DE10037478C1 - EXOR circuit

Info

Publication number: DE10037478C1
Application number: DE2000137478
Authority: DE
Inventors: Ernst Muellner
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 2000-08-01
Filing date: 2000-08-01
Publication date: 2001-08-09
Anticipated expiration: 2020-08-02

Abstract

Die Erfindung betrifft eine EXOR-Schaltung (1) mit zumindest einem Eingang für ein Eingangssignal a, zumindest einem Eingang für ein Eingangssignal b, zumindest einem einfachen Emitterfolger (2.1.X) und einem mehrfachen Emitterfolger (2.2.X) und zumindest einem EXOR-Block (3.X), der vorzugsweise zwischen zwei Emitterfolgern angeordnet ist, wobei die Eingangssignale a und b Takt- oder Datensignale darstellen. DOLLAR A Die Erfindung zeichnet sich dadurch aus, daß zumindest vor dem einfachen Emitterfolger (2.1.X) mindestens ein Widerstand (4) vorgesehen ist, der die Eingangssignale a und/oder b verzögert.The invention relates to an EXOR circuit (1) with at least one input for an input signal a, at least one input for an input signal b, at least one single emitter follower (2.1.X) and a multiple emitter follower (2.2.X) and at least one EXOR Block (3.X), which is preferably arranged between two emitter followers, the input signals a and b representing clock or data signals. DOLLAR A The invention is characterized in that at least one resistor (4) is provided in front of the simple emitter follower (2.1.X), which delays the input signals a and / or b.

Description

Die Erfindung betrifft eine EXOR-Schaltung (EXclusive OR, Multiplizierschaltung) mit zumindest einem Eingang für ein Eingangssignal a, zumindest einem Eingang für ein Eingangs signal b, zumindest einem einfachen Emitterfolger und einem mehrfachen Emitterfolger und zumindest einem EXOR-Block, der vorzugsweise zwischen mindestens zwei Emitterfolgern angeord net ist, wobei die Eingangssignale a und b Takt- oder Daten signale darstellen.The invention relates to an EXOR circuit (EXclusive OR, Multiplier circuit) with at least one input for a Input signal a, at least one input for one input signal b, at least one simple emitter follower and one multiple emitter follower and at least one EXOR block that preferably arranged between at least two emitter followers is net, the input signals a and b clock or data represent signals.

Bei der Verarbeitung von Signalen werden häufig EXOR- Schaltungen benötigt, die zwei digitale Eingänge aufweisen, eine EXOR-Verknüpfung zweier Eingangssignale a und b bilden und das Ergebnis dieser Verknüpfung an einen Ausgang weiter leiten. Diese Schaltungen werden beispielsweise als Phasen detektor oder in Frequenzverdopplerschaltungen eingesetzt. Als Phasendetektor soll die EXOR-Schaltung ein Phasensignal <a ⊕ b< (Ausgangsspannung) liefern, das proportional zu einer am Eingang anliegenden Phasendifferenz Δ zwischen den digita len Eingangssignalen a und b ist. Dies kann durch eine EXOR- Verknüpfung und nachfolgender Mittelwertbildung mit Hilfe ei nes Tiefpaßfilters erzeugt werden.When processing signals, EXOR- Circuits that have two digital inputs, form an EXOR combination of two input signals a and b and the result of this link to an output conduct. These circuits are called phases, for example detector or used in frequency doubler circuits. As a phase detector, the EXOR circuit is supposed to be a phase signal <a ⊕ b <(output voltage), which is proportional to a at the input phase difference Δ between the digita len input signals are a and b. This can be done by an EXOR Linking and subsequent averaging using ei Low pass filter are generated.

Bei den Signalen a und b kann es sich sowohl um identische Datensignale als auch um Taktsignale mit gleicher Frequenz handeln. Bei Datensignalen kann im Idealfall allerdings nur eine Phasendifferenz Δ von maximal einer Bitdauer gemessen werden, bei Takten ergibt sich mit der Phase ein periodisch variierendes Signal.Signals a and b can be both identical Data signals as well as clock signals with the same frequency act. Ideally, however, with data signals only measured a phase difference Δ of at most one bit duration with clocks, the phase results in a periodic varying signal.

Bei bekannten EXOR-Schaltungen ergibt sich durch die Struktur der Schaltung beziehungsweise durch die Asymmetrie der Schal tung ein Laufzeitunterschied δ zwischen den Eingangssignalen a und b. Dies wirkt sich als eine Verschiebung der Kennlinie der EXOR-Schaltung beziehungsweise des Phasendetektors aus. Bei einem typischen Betriebspunkt von Δ = 1/2 wirkt sich dieser Laufzeitunterschied δ als Fehler im Phasensignal <a ⊕ b< (Pha senfehler) aus.Known EXOR circuits result from the structure the circuit or the asymmetry of the scarf a time difference δ between the input signals a and b. This acts as a shift in the characteristic the EXOR circuit or the phase detector. At a typical operating point of Δ = 1/2, this has an effect Runtime difference δ as an error in the phase signal <a ⊕ b <(Pha error).

Die Deutsche Offenlegungsschrift DE 39 17 714 A1 beschreibt ei ne Möglichkeit, diesen Phasenfehler im Bereich des Betriebs punktes zu minimieren, indem eine vollsymmetrische EXOR- Schaltung verwendet wird. Hierbei werden zwei EXOR- Schaltungen so parallel geschaltet, daß sich für beide Ein gangssignale gleiche elektrische Verhältnisse ergeben. Die Ausgangssignale der EXOR-Schaltungen werden durch Verbinden der Ausgänge addiert. Diese Schaltung weist allerdings den Nachteil auf, daß sich bei Taktsignalen zwar eine symmetri sche Kennlinie um Δ = 1/2 ergibt, allerdings ist der lineare Bereich eingeschränkt. Bei Datensignalen ergibt sich eine unsymmetrische Kennlinie, der lineare Bereich ist einge schränkt, und außerhalb dieses Bereiches ergibt sich eine un symmetrische Änderung der Steilheit. German Offenlegungsschrift DE 39 17 714 A1 describes egg ne possibility of this phase error in the area of operation to minimize the point by using a fully symmetrical EXOR Circuit is used. Here two EXOR Circuits connected in parallel so that there is one for both output signals result in the same electrical conditions. The Output signals of the EXOR circuits are made by connecting of the outputs added. However, this circuit shows the Disadvantage that there is a symmetri in clock signals gives a characteristic curve of Δ = 1/2, but is the linear one Restricted area. A results for data signals asymmetrical characteristic, the linear range is on limits, and outside of this range there is an un symmetrical change in slope.

Weiterhin ist bekannt, bei EXOR-Schaltungen den Laufzeitun terschied δ durch eine zusätzliche Verzögerung δes Eingangs signals mit Hilfe eines Inverters als Verzögerungselement auszugleichen. Hierbei tritt allerdings das Problem auf, daß der Laufzeitunterschied δ bei Anwendungen mit sehr hohen Da tenraten zwar so groß ist, daß er deutlich stört, jedoch deutlich kleiner als die des Inverters.It is also known that the runtime in EXOR circuits difference δ by an additional delay δes the input signals using an inverter as a delay element compensate. Here, however, the problem arises that the transit time difference δ in applications with very high Da rate is so large that it is clearly annoying, however significantly smaller than that of the inverter.

Es ist daher Aufgabe der Erfindung, eine EXOR-Schaltung auf zuzeigen, die auf einfache Weise eine Verbesserung bestehen der Schaltungen ermöglicht, um einen Laufzeitunterschied δ zweier Signale auszugleichen.It is therefore an object of the invention to have an EXOR circuit show that there is a simple improvement of the circuits allows for a transit time difference δ to balance two signals.

Die Aufgabe zur Entwicklung einer EXOR-Schaltung wird durch den unabhängigen Vorrichtungsanspruch gelöst.The task of developing an EXOR circuit is through solved the independent device claim.

Demgemäß schlägt der Erfinder vor, eine EXOR-Schaltung mit zumindest einem Eingang für ein Eingangssignal a, zumindest einem Eingang für ein Eingangssignal b, zumindest einem ein fachen Emitterfolger und einem mehrfachen Emitterfolger und zumindest einem Multiplizier-Block, der vorzugsweise zwischen zwei Emitterfolgern angeordnet ist, wobei die Eingangssignale a und b Takt- oder Datensignale darstellen, dahingehend wei terzuentwickeln, daß zumindest vor dem einfachen Emitterfol ger mindestens ein Widerstand vorgesehen ist, der die Ein gangssignale a und/oder b verzögert.Accordingly, the inventor suggests using an EXOR circuit at least one input for an input signal a, at least an input for an input signal b, at least one multiple emitter follower and a multiple emitter follower and at least one multiplier block, preferably between two emitter followers is arranged, the input signals a and b represent clock or data signals, to that effect white ter develop that at least before the simple Emitterfol ger at least one resistor is provided, which the one output signals a and / or b delayed.

Hierdurch wird erreicht, daß der Widerstand, zusammen mit der Eingangskapazität des Emitterfolgers, für die notwendige Verzögerung sorgt, um den Laufzeitunterschied δ zwischen den Eingangssignalen a und b, die zu einem Phasenfehler führen, auszugleichen. Die Verzögerung, die der Widerstand bezie hungsweise das Widerstandselement erzeugt, ist hierbei vor zugsweise ebenso groß wie der Laufzeitunterschied δ zwischen den internen Signalen der Schaltung.This ensures that the resistance, together with the Input capacity of the emitter follower, for the necessary delay ensures the runtime difference δ between the Input signals a and b, which lead to a phase error, compensate. The delay that resistance is about the resistance element is generated here preferably as large as the transit time difference δ between the internal signals of the circuit.

Jeder einfache Emitterfolger wird aus einem Transistor, vor zugsweise einem bipolaren Transistor, und einer Stromquelle beziehungsweise einem Widerstandselement aufgebaut. Bei dem mehrfachen Emitterfolger sind mehrere einzelne Emitterfolger hintereinander geschaltet und der Ausgang des vorherliegenden wird auf den Eingang des nachfolgenden Emitterfolgers ge schaltet. Vorzugsweise ist der mehrfache Emitterfolger als doppelter Emitterfolger ausgestaltet, wobei hierbei zwei ein fache Emitterfolger zusammengeschaltet werden.Every simple emitter follower is made up of a transistor, before preferably a bipolar transistor, and a current source or a resistance element. In which multiple emitter followers are multiple single emitter followers connected in series and the output of the previous one is ge on the receipt of the subsequent emitter follower switches. Preferably, the multiple emitter follower is as configured double emitter follower, two being one multiple emitter followers can be interconnected.

In einer anderen Variante ist der mehrfache Emitterfolger als dreifacher Emitterfolger ausgestaltet, wobei drei einzelne Emitterfolger hintereinander geschaltet sind.In another variant, the multiple emitter follower is as triple emitter follower designed, three single Emitter followers are connected in series.

Wenn die Signale, wie in den Figuren gezeigt, differentiell ausgeführt werden, das heißt jedes Signal durchläuft parallel zwei Leitungen, sollten sowohl der einfache als auch der mehrfache Emitterfolger jeweils doppelt vorhanden sein. Hierdurch wird sowohl eine Zunahme der Geschwindigkeit der Schaltung als auch eine Zunahme der Störunterdrückung er reicht. If the signals, as shown in the figures, are differential be executed, i.e. each signal passes in parallel two lines, both the simple and the multiple emitter followers can be duplicated. This will both increase the speed of the Circuit as well as an increase in noise suppression he enough.

In einer anderen Variante ist die EXOR-Schaltung vollsymmet risch aufgebaut. Die vollsymmetrische EXOR-Schaltung enthält zwei Teilschaltungen, die so parallel geschaltet werden, daß sich für die Signale a und b beim Durchlaufen der vollsymmet rischen EXOR-Schaltung die gleichen elektrischen Verhältnisse ergeben. Die Ausgangssignale der beiden Teilschaltungen wer den dann durch Verbinden der Ausgänge analog addiert.In another variant, the EXOR circuit is fully balanced built up. The fully balanced EXOR circuit contains two sub-circuits that are connected in parallel so that opt for the signals a and b when going through the fully symmet electrical EXOR circuit the same electrical conditions surrender. The output signals of the two sub-circuits who which is then added analogously by connecting the outputs.

Hierbei sind in einer vorteilhaften Ausgestaltung der erfin dungsgemäßen EXOR-Schaltung zumindest zwei einfache Emitter folger, zwei mehrfache, vorzugsweise doppelte, Emitterfolger und zwei gleich aufgebaute EXOR-Blöcke vorgesehen, wobei je weils ein einfacher Emitterfolger und ein doppelter Emitter folger jedem der Eingänge der vollsymmetrischen EXOR- Schaltung nachgeschaltet ist und einen Emitterfolger-Block bilden. Die einfachen Emitterfolger sind hierbei mit der o beren Schaltungsebene, die doppelten Emitterfolger mit der unteren Schaltungsebene der EXOR-Blöcke verbunden, wobei die Emitterfolger eines Einganges der vollsymmetrischen EXOR- Schaltung die obere Schaltungsebene des einen EXOR-Blocks und die untere Schaltungsebene des anderen EXOR-Blocks kontaktie ren.In an advantageous embodiment of the invention EXOR circuit according to the invention at least two simple emitters follower, two multiple, preferably double, emitter followers and two identical EXOR blocks are provided, each because it is a simple emitter follower and a double emitter follow each of the inputs of the fully balanced EXOR Circuit is connected downstream and an emitter follower block form. The simple emitter followers are here with the o lower circuit level, the double emitter follower with the lower circuit level of the EXOR blocks, the Emitter follower of an input of the fully symmetrical EXOR Circuit the upper circuit level of an EXOR block and contact the lower circuit level of the other EXOR block ren.

Erfindungsgemäß ist vor jedem einfachen Emitterfolger jeder Teilschaltung ein Widerstandselement angebracht und zwar der art, daß ein Eingangssignal von dem mehrfachen Emitterfolger abgegriffen wird, ehe es den Widerstand und den einfachen E mitterfolger durchläuft. Der Teil der Signale a und b er fährt nun eine Verzögerung, der durch die einfachen Emitterfolger läuft. Da nun jedem EXOR-Block sowohl ein verzögertes Signal a (beziehungsweise b) sowie ein ursprüngliches Signal b (beziehungsweise a) zugeleitet wird, wird der Laufzeitun terschied zwischen diesen beiden Signalen mittels der Wider standselemente ausgeglichen. Das Signal a (beziehungsweise b) wird also um den Betrag verzögert, den das Signal b (be ziehungsweise a) durch die Unsymmetrie der Schaltung verzö gert wird. Die Kennlinie der EXOR-Schaltung wird hierdurch einer idealen Kennlinie stärker als bisher angenähert.According to the invention, everyone is in front of every simple emitter follower Subcircuit attached a resistance element, namely the art that an input signal from the multiple emitter follower is tapped before the resistance and the simple E middle run through. The part of signals a and b er now runs a delay caused by the simple emitter follower running. Since each EXOR block is now both delayed Signal a (or b) and an original signal b (or a) is forwarded, the term differentiated between these two signals by means of the contr stand elements balanced. The signal a (respectively b) is therefore delayed by the amount that the signal b (be or a) delayed by the asymmetry of the circuit is gert. The characteristic of the EXOR circuit is thereby closer to an ideal characteristic than before.

Weitere Merkmale der Erfindung ergeben sich aus den Unteran sprüchen und aus der nachfolgenden Beschreibung der Ausfüh rungsbeispiele unter Bezugnahme auf die Zeichnungen.Further features of the invention result from the Unteran say and from the following description of the execution Example with reference to the drawings.

Im folgenden wird die Erfindung anhand der Zeichnungen näher beschrieben. Es zeigen:The invention will be described in more detail below with reference to the drawings described. Show it:

Fig. 1 Bekannte EXOR-Schaltung als Phasendetektor; Fig. 1 Known EXOR circuit as a phase detector;

Fig. 2A Taktsignale a und b mit Phasenverschiebung Δ; Fig. 2A clock signals a and b with phase shift Δ;

Fig. 2B Kennlinie für Taktsignale einer bekannten EXOR- Schaltung; FIG. 2B is characteristic for clock signals of a known EXOR circuit;

Fig. 3A Datensignale a und b mit Phasenverschiebung Δ; 3A data signals a and b with phase shift Δ.

Fig. 3B Kennlinie für Datensignale einer bekannte EXOR- Schaltung; Fig. 3B characteristic for data signals of a known EXOR circuit;

Fig. 4 bekannte vollsymmetrische EXOR-Schaltung als Phasendetektor; Fig. 4 known fully symmetrical EXOR circuit as a phase detector;

Fig. 5 Kennlinie für Taktsignale einer bekannten voll symmetrischen EXOR-Schaltung; Fig. 5 curve for clock signals of a known totally symmetric EXOR circuit;

Fig. 6 Kennlinie für Datensignale einer bekannten vollsymmetrischen EXOR-Schaltung; Fig. 6 curve for data signals of a known totally symmetric EXOR circuit;

Fig. 7 Erfindungsgemäße EXOR-Schaltung als Phasendetek tor; Fig. 7 inventive EXOR circuit as a phase detector;

Fig. 8 Kennlinie für Taktsignale der erfindungsgemäßen vollsymmetrischen EXOR-Schaltung; Fig. 8 is characteristic for clock signals of the fully symmetrical EXOR circuit according to the invention;

Fig. 9 Kennlinie für Datensignale der erfindungsgemäßen vollsymmetrischen EXOR-Schaltung; Fig. 9 is characteristic for the data signals according to the invention fully symmetrical EXOR circuit;

Fig. 10 Erfindungsgemäße vollsymmetrische EXOR-Schaltung als Phasendetektor. Fig. 10 Fully symmetrical EXOR circuit according to the invention as a phase detector.

Die Fig. 1 zeigt eine bekannte EXOR-Schaltung 1 als Phasen detektor, wie er beispielsweise in Phasenregelkreisen einge setzt wird. Die Figurenbeschreibung der Deutschen Offenle gungsschrift DE 39 17 714 A1 wird hierbei vollinhaltlich über nommen. Fig. 1 shows a known EXOR circuit 1 as a phase detector, as it is used for example in phase locked loops. The description of the figures in German Offenlegungsschrift DE 39 17 714 A1 is hereby adopted in full.

Die eingehenden Signale a und b werden differentiell ausge führt, das heißt, jeder Emitterfolger 2.X. X wird doppelt aus geführt. Das Signal a durchläuft also parallel zwei einfache Emitterfolger 2.1.1 und 2.1.1', das Signal b zwei doppelte Emitterfolger 2.2.1 und 2.2.1'. Die einfachen Emitterfolger 2.1.X erzeugen ein einfach geschobenes Signal a', die doppel ten Emitterfolger 2.2.X ein doppelt geschobenes Signal b", die dem EXOR-Block 3.1 zugeleitet werden.The incoming signals a and b are carried out differentially, that is, each emitter follower 2 .X. X is executed twice. The signal a thus runs through two single emitter followers 2.1.1 and 2.1.1 'in parallel, the signal b through two double emitter followers 2.2.1 and 2.2.1 '. The simple emitter followers 2.1 .X generate a single shifted signal a ', the double th emitter followers 2.2 .X produce a double shifted signal b ", which are fed to the EXOR block 3.1 .

Der Ausgang des einfachen Emitterfolgers 2.1.1 ist mit den Transistoren T4 und T5 verbunden, der Ausgang des Emitterfol gers 2.1.1' mit den Transistoren T3 und T6. Diese Transisto ren T3 bis T6 bilden die oberen Schaltungsebenen des EXOR- Blocks 3.1. Die untere Schaltungsebene bilden die Transisto ren T1 und T2, wobei der Transistor T1 mit dem Ausgang des doppelten Emitterfolgers 2.2.1' und der Transistor T2 mit dem Ausgang des Emitterfolgers 2.2.1 verbunden ist.The output of the simple emitter follower 2.1.1 is connected to the transistors T4 and T5, the output of the emitter follower 2.1.1 'to the transistors T3 and T6. These transistors T3 to T6 form the upper circuit levels of the EXOR block 3.1 . The lower circuit level is formed by the transistors T1 and T2, the transistor T1 being connected to the output of the double emitter follower 2.2.1 'and the transistor T2 being connected to the output of the emitter follower 2.2.1 .

Die positive Versorgungsspannung ist als VCC, die negative als Vee dargestellt.The positive supply voltage is called VCC, the negative represented as Vee.

Die Fig. 2A zeigt zwei digitale Taktsignale a und b, die die gleiche Frequenz aufweisen. Zwischen den Taktsignalen a und b besteht eine Phasendifferenz Δ, die mit Hilfe eines Phasendetektors in eine Beziehung zu einem Phasensignal be ziehungsweise einer Spannung gebracht werden kann. Fig. 2A shows two digital clock signals a and b which have the same frequency. There is a phase difference Δ between the clock signals a and b, which can be brought into a relationship with a phase signal or a voltage using a phase detector.

Die Fig. 2 B zeigt die Kennlinie 5 für die eingehenden Takt signale a und b nach der Fig. 2A eines Phasendetektors, der als EXOR-Schaltung nach dem Stand der Technik ausgebildet ist (gezeigt in der Fig. 1). Das Phasensignal <a ⊕ b< ist das Ausgangssignal der EXOR-Schaltung, das sich durch EXOR- Verknüpfung und nachfolgender Mittelwertbildung ergibt.The Fig. 2 B shows the characteristic curve 5 for the incoming clock signals a and b of FIG. 2A of a phase detector, which is arranged as an EXOR circuit according to the prior art (shown in Fig. 1). The phase signal <a ⊕ b <is the output signal of the EXOR circuit, which results from EXOR operation and subsequent averaging.

Die Kennlinie 5 ergibt sich aus einer Auftragung des Aus gangssignals <a ⊕ b< der EXOR-Schaltung gegen die Phasendiffe renz Δ der beiden Taktsignale a und b. Hieraus resultiert eine mit der Phasendifferenz Δ periodisch variierende Kennli nie 5. The characteristic curve 5 results from a plot of the output signal <a ⊕ b <from the EXOR circuit against the phase difference Δ of the two clock signals a and b. This results in a characteristic curve that varies periodically with the phase difference Δ 5 .

Allerdings ergibt sich bei dieser bekannten EXOR-Schaltung 1, die beispielsweise in der ECL- oder CML-Schaltungstechnik (ECL = Emitter Coupled Logic, CML = Current Mode Logic) rea lisiert ist, ein Laufzeitunterschied δ zwischen den internen Signalen. Beispielsweise benötigt das Signal a weniger Zeit vom Eingang der Schaltung bis zum Ausgang als das Signal b. Dies hat Auswirkungen auf die Kennlinie 5, die sich entspre chend verschiebt, in der Fig. 2B zu negativen Werten.However, this known EXOR circuit 1 , which is implemented, for example, in ECL or CML circuit technology (ECL = Emitter Coupled Logic, CML = Current Mode Logic), results in a transit time difference δ between the internal signals. For example, signal a takes less time from input to output than signal b. This has effects on the characteristic curve 5 , which shifts accordingly, in FIG. 2B to negative values.

Bei einem typischen Betriebspunkt des Phasendetektors von Δ = 1/2 (entspricht 90°), wirkt sich dieser Laufzeitunterschied δ als Phasenfehler aus.At a typical operating point of the phase detector of Δ = 1/2 (corresponds to 90 °), this difference in transit time affects δ as a phase error.

Die Fig. 3A zeigt jeweils ein Augendiagramm zweier identi scher Datensignale a und b. Auch zwischen den Datensignalen a und b ergibt sich eine Phasendifferenz Δ, die mit Hilfe des Phasendetektors in eine Beziehung zu einem Phasensignal ge setzt werden kann. Das Augendiagramm ergibt sich beim Über einanderzeichnen von vielen, bitweise versetzten Kurven eines Datensignales.The Fig. 3A shows an eye diagram in each case two identi shear data signals a and b. There is also a phase difference Δ between the data signals a and b, which can be related to a phase signal using the phase detector. The eye diagram results from the plotting of many, bit-wise offset curves of a data signal.

Die Fig. 3B zeigt die Kennlinie 5 für die eingehenden Da tensignale a und b nach der Fig. 3A der bekannten EXOR- Schaltung.The Fig. 3B shows the curve 5 for the incoming Since tensignale a and b of FIG. 3A, the known EXOR circuit.

Auch hier macht sich ein Laufzeitunterschied δ zwischen den internen Signalen innerhalb der EXOR-Schaltung bemerkbar, so daß sich die Kennlinie 5, wie bei den Taktsignalen in der Fig. 2B, verschiebt. Here, too, there is a difference in transit time δ between the internal signals within the EXOR circuit, so that the characteristic curve 5 shifts, as in the case of the clock signals in FIG. 2B.

Die Fig. 4 zeigt eine bekannte vollsymmetrische EXOR- Schaltung 1 als Phasendetektor in CML-Technik (CML = Current Mode Logic). Diese vollsymmetrische EXOR-Schaltung 1 besteht aus zwei Teilschaltungen, wobei die eine Teilschaltung aus den Emitterfolger-Blöcken 2.1 und 2.2 und dem EXOR-Block 3.1, die zweite Teilschaltung aus den Emitterfolger-Blöcken 2.1 und 2.2 und dem EXOR-Block 3.2 besteht. FIG. 4 shows a prior art fully balanced EXOR circuit 1 as a phase detector in CML technology (CML = Current Mode Logic). This fully symmetrical EXOR circuit 1 consists of two subcircuits, the one subcircuit consisting of the emitter follower blocks 2.1 and 2.2 and the EXOR block 3.1 , the second subcircuit consisting of the emitter follower blocks 2.1 and 2.2 and the EXOR block 3.2 .

Die Emitterfolger erzeugen aus den jeweiligen Eingangssigna len a und b einfach geschobene Signale a' und b' beziehungs weise doppelt geschobene Signale a" und b". Die EXOR- Blöcke 3.1 und 3.2 sind also derart mit den Emitterfolger- Blöcken 2.1 und 2.2 verschaltet, daß dem EXOR-Block 3.1 die Signale a" und b' und dem EXOR-Block 3.2 die Signale a' und b" zugeleitet werden.The emitter followers generate single shifted signals a 'and b' or double shifted signals a "and b" from the respective input signals a and b. The EXOR blocks 3.1 and 3.2 are thus connected to the emitter follower blocks 2.1 and 2.2 in such a way that the signals a "and b 'are fed to the EXOR block 3.1 and the signals a' and b" are fed to the EXOR block 3.2 .

Die Emitterfolger-Blöcke 2.1 und 2.2 sind jeweils aus zwei einfachen Emitterfolgern aufgebaut, die in bekannter Weise hintereinander geschaltet sind, wobei auch hier die Signale differentiell ausgeführt werden, das heißt, jeder einfache Emitterfolger ist doppelt vorgesehen.The emitter follower blocks 2.1 and 2.2 are each constructed from two simple emitter followers, which are connected in series in a known manner, the signals here also being executed differentially, that is to say each simple emitter follower is provided twice.

Die Ausgänge der beiden EXOR-Blöcke 3.1 und 3.2 sind mitein ander verbunden, woraus sich die Addition der Ausgangssignale der beiden Teilschaltungen zum Phasensignal <a ⊕ b< ergibt.The outputs of the two EXOR blocks 3.1 and 3.2 are connected to each other, which results in the addition of the output signals of the two sub-circuits to the phase signal <a ⊕ b <.

Die Fig. 5 zeigt die Kennlinie 5 (gestrichelt dargestellt) der bekannten vollsymmetrischen EXOR-Schaltung aus der Fig. 4 für die Taktsignale a und b (dargestellt in der Fig. 2A). Die Linien unterhalb der gestrichelt gezeichneten Kennlinie stellen die Kennlinien 6.1 und 6.2 der beiden Teilschaltungen der vollsymmetrischen EXOR-Schaltung dar, aus denen sich die Kennlinie 5 durch einfache Addition ermitteln läßt. FIG. 5 shows the characteristic curve 5 (shown in dashed lines) of the known fully symmetrical EXOR circuit from FIG. 4 for the clock signals a and b (shown in FIG. 2A). The lines below the dashed curve represent the curves 6.1 and 6.2 of the two sub-circuits of the fully symmetrical EXOR circuit, from which the curve 5 can be determined by simple addition.

Da beide Teilschaltungen eine Unsymmetrie aufweisen, sind die Kennlinien 6.1 und 6.2 jeder Teilschaltung um +δ beziehungs weise -δ verschoben. Erst die Anordnung der beiden Teil schaltungen ergibt die volle Symmetrie der EXOR-Schaltung.Since both sub-circuits have an asymmetry, the characteristics 6.1 and 6.2 of each sub-circuit are shifted by + δ or -δ. Only the arrangement of the two sub-circuits results in the full symmetry of the EXOR circuit.

Durch die Art der Schaltung durchläuft das Signal b den unte ren Eingang des einen EXOR-Blocks 3.2 und den oberen Eingang des anderen EXOR-Blocks 3.1. Das Signal a durchläuft den un teren Eingang des einen EXOR-Blocks 3.1 und den oberen Ein gang des anderen EXOR-Blocks 3.2. Die unteren Eingänge wer den gegenüber den oberen Eingängen jeweils als Referenzsignal betrachtet. Bei dem EXOR-Block 3.1 wird das Signal a" als Referenzsignal betrachtet, bei Block 3.2 das Signal b". Die Kennlinie 6.1 mit ihrem Minimum bei -δ ergibt sich, wenn das Signal b' gegenüber des Referenzsignals a" verzögert ist (EXOR-Block 3.1). Bei EXOR-Block 3.2 dagegen wird das Signal b" als Referenzsignal betrachtet, so daß hieraus die Kennli nie 6.2 mit dem Minimum bei +δ resultiert.Due to the type of circuit, signal b passes through the lower input of one EXOR block 3.2 and the upper input of the other EXOR block 3.1 . The signal a passes through the lower input of one EXOR block 3.1 and the upper input of the other EXOR block 3.2 . The lower inputs are considered the reference signal compared to the upper inputs. In EXOR block 3.1 , signal a "is considered a reference signal, in block 3.2 signal b". The characteristic curve 6.1 with its minimum at -δ is obtained when the signal b 'is delayed compared to the reference signal a "(EXOR block 3.1 ). In EXOR block 3.2, however, the signal b" is regarded as a reference signal, so that the Kennli never 6.2 with the minimum at + δ results.

Die Addition der Kennlinien 6.1 und 6.2 der beiden Teilschal tungen ergibt zwar eine punktsymmetrische Kennlinie 5 um Δ = 1/2, allerdings ist der lineare Bereich um Δ = 1/2 eingeschränkt. Die Kennlinie 5 zeigt Abflachungen im Bereich des maximalen und des minimalen Phasensignals <a ⊕ b<.The addition of the characteristics 6.1 and 6.2 of the two sub-circuits results in a point-symmetrical characteristic 5 by Δ = 1/2, but the linear range is restricted by Δ = 1/2. The characteristic curve 5 shows flattening in the range of the maximum and the minimum phase signal <a ⊕ b <.

Die Fig. 6 zeigt die Kennlinie 5 der bekannten vollsymmetri schen EXOR-Schaltung aus der Fig. 4 für die Datensignale a und b aus der Fig. 3A. Auch hier ergibt sich die Kennlinie 5 durch eine einfache Addition der Kennlinien 6.1 und 6.2 der beiden Teilschaltungen. Fig. 6 shows the characteristic of the known 5 vollsymmetri rule EXOR circuit from FIG. 4 for the data signals a and b of FIG. 3A. Here too, the characteristic curve 5 results from a simple addition of the characteristic curves 6.1 and 6.2 of the two subcircuits.

Es zeigt sich, daß die Kennlinie 5 unsymmetrisch und der li neare Bereich eingeschränkt ist. Außerhalb des linearen Be reiches ergibt sich eine unsymmetrische Änderung der Steil heit.It can be seen that the characteristic curve 5 is asymmetrical and the linear range is restricted. Outside the linear range there is an asymmetrical change in the slope.

Die Fig. 7 zeigt die erfindungsgemäße EXOR-Schaltung 1 als Phasendetektor. Fig. 7 shows the inventive EXOR circuit 1 as a phase detector.

Die EXOR-Schaltung 1 ist wie die bekannte Schaltung (aus der Fig. 1) aufgebaut, wobei erfindungsgemäß vor den einfachen Emitterfolgern 2.1.1 und 2.1.1', zur Verzögerung des Ein gangssignales a, jeweils ein Widerstandselement 4 vorgeschal tet ist. Diese Widerstandselemente 4 bilden zusammen mit der Eingangskapazität der Emitterfolger 2.1.1 und 2.1.1' einen RC-Tiefpass, der das Signal a geringfügig verzögert.The EXOR circuit 1 is constructed like the known circuit (from FIG. 1), whereby according to the invention, in front of the simple emitter followers 2.1.1 and 2.1.1 ', for delaying the input signal a, a resistance element 4 is switched in each case. These resistance elements 4 , together with the input capacitance of the emitter followers 2.1.1 and 2.1.1 ', form an RC low-pass filter which delays the signal a slightly.

Je größer das verwendete Widerstandselement 4 ist, um so grö ßer ist auch die Verzögerung des Signales a. So ist bei spielsweise das Widerstandselement 4 regelbar. Hierbei wird das Widerstandselement 4 so gewählt, daß die Verzögerung des Signales a gleich der Verzögerung δ ist. Vorzugsweise wird der Wert des Widerstandselementes 4 mittels Simulation be stimmt.The larger the resistance element 4 used, the greater the delay of the signal a. For example, the resistance element 4 is adjustable. The resistance element 4 is selected so that the delay of the signal a is equal to the delay δ. The value of the resistance element 4 is preferably determined by means of simulation.

Die Fig. 8 zeigt die Kennlinie 5 (gestrichelt dargestellt) für Taktsignale der erfindungsgemäßen vollsymmetrischen EXOR- Schaltung nach der Fig. 10, sowie die Kennlinie 7 der erfin dungsgemäßen einfachen EXOR-Schaltung nach der Fig. 7. Die Kennlinien 5 und 7 zeigen die gleichen Charakteristika wie der Idealfall, das heißt, die Kennlinien sind symmetrisch und nicht eingeschränkt. Fig. 8 shows the curve 5 (shown in phantom) for clock signals of the fully symmetrical EXOR inventive circuit of FIG. 10, as well as the curve 7 of the OF INVENTION to the invention simple EXOR circuit of FIG. 7. The characteristic curves 5 and 7 show the same characteristics as the ideal case, that is, the characteristic curves are symmetrical and not restricted.

Das Ausgangssignal <a ⊕ b< der erfindungsgemäßen vollsymmetri schen EXOR-Schaltung ist bei konstanter Phasendifferenz Δ doppelt so groß wie bei der Kennlinie 7, da hier die Aus gangssignale von zwei Teilschaltungen addiert werden.The output signal <a ⊕ b <of the fully symmetrical EXOR circuit according to the invention is twice as large at a constant phase difference Δ as in the characteristic curve 7 , since the output signals from two sub-circuits are added here.

Die Fig. 9 zeigt die Kennlinie 5 (gestrichelt dargestellt) für Datensignale der erfindungsgemäßen vollsymmetrischen EXOR-Schaltung nach der Fig. 10, sowie die Kennlinie 7 der erfindungsgemäßen einfachen EXOR-Schaltung nach der Fig. 7. Die Kennlinien 5 und 7 zeigen die gleichen Charakteristika wie der Idealfall, das heißt, bis zu einer Phasendifferenz Δ von 1 beziehungsweise -1 steigt die Kennlinie linear an, dann bleibt sie konstant. FIG. 9 shows characteristic curve 5 (shown in broken lines) for data signals of the fully symmetrical EXOR circuit according to FIG. 10, as well as characteristic curve 7 of the simple EXOR circuit according to FIG. 7. Characteristic curves 5 and 7 show the same Characteristics like the ideal case, that is, the characteristic curve increases linearly up to a phase difference Δ of 1 or -1, then it remains constant.

Die Fig. 10 zeigt ein bevorzugtes Ausführungsbeispiel der erfindungsgemäßen EXOR-Schaltung 1, die hier vollsymmetrisch ausgestaltet ist. Die EXOR-Schaltung 1 enthält zwei Emitterfolger-Blöcke 2.1 und 2.2 sowie zwei EXOR-Blöcke 3.1 und 3.2, wobei den Emitterfolger-Block 2.1 das Signal a, den Emitter folger-Block 2.2 das Signal b durchläuft. Fig. 10 shows a preferred embodiment of the EXOR circuit 1 according to the invention, which is fully configured symmetrically here. The EXOR circuit 1 contains two emitter follower blocks 2.1 and 2.2 and two EXOR blocks 3.1 and 3.2 , the emitter follower block 2.1 passing the signal a, the emitter follower block 2.2 the signal b.

Die Emitterfolger-Blöcke 2.1 und 2.2 enthalten jeweils zwei einfache Emitterfolger 2.1.X, zwei doppelte Emitterfolger 2.2.X und zwei Widerstandselemente 4, wobei jeweils ein Wi derstandselement 4 vor jeden einfachen Emitterfolger 2.1.X geschaltet wird.The emitter follower blocks 2.1 and 2.2 each contain two simple emitter followers 2.1 .X, two double emitter followers 2.2 .X and two resistance elements 4 , with one resistor element 4 being connected in front of each simple emitter follower 2.1 .X.

Die doppelten Emitterfolger 2.2.1 und 2.2.1' greifen das Ein gangssignal a noch vor den Widerstandselementen 4 ab, so daß das Eingangssignal lediglich für die einfachen Emitterfolger 2.1.1 und 2.1.1' verzögert wird. Die Widerstandselemente 4 bilden also zusammen mit der Eingangskapazität der Emitter folger 2.1.1 und 2.1.1' einen RC-Tiefpass, woraus ein gering fügig verzögertes Signal a' resultiert, das dann dem EXOR- Block 3.2 zugeleitet wird.The double emitter followers 2.2.1 and 2.2.1 'tap the input signal a before the resistance elements 4 , so that the input signal is only delayed for the single emitter followers 2.1.1 and 2.1.1 '. The resistance elements 4 together with the input capacitance of the emitter followers 2.1.1 and 2.1.1 'form an RC low pass, which results in a slightly delayed signal a' which is then fed to the EXOR block 3.2 .

Entsprechend wird ein geringfügig verzögertes Signal b' aus den Emitterfolgern 2.1.2 und 2.1.2' erhalten und dem EXOR- Block 3.1 zugeleitet.Accordingly, a slightly delayed signal b 'is obtained from the emitter followers 2.1.2 and 2.1.2 ' and fed to the EXOR block 3.1 .

Die EXOR-Blöcke 3.1 und 3.2 enthalten jeweils eine untere Schaltungsebene und eine nachgeschaltete obere Schaltungsebe ne, wobei die untere Schaltungsebene des EXOR-Blocks 3.1 die Transistoren T1 und T2, die obere Schaltungsebene die Tran sistoren T3 bis T6 enthält. Entsprechend ist die untere Schaltungsebene des EXOR-Blocks 3.2 aus den Transistoren T7 und T8 und die obere Schaltungsebene aus den Transistoren T9 bis T11 aufgebaut.The EXOR blocks 3.1 and 3.2 each contain a lower circuit level and a downstream upper circuit level ne, the lower circuit level of the EXOR block 3.1 containing the transistors T1 and T2, the upper circuit level the transistors T3 to T6. Correspondingly, the lower circuit level of EXOR block 3.2 is made up of transistors T7 and T8 and the upper circuit level is made up of transistors T9 to T11.

Das verzögerte Signal a' aus den einfachen Emitterfolgern 2.1.1 und 2.1.1' wird der oberen Schaltungsebene des EXOR- Blocks 3.2 zugeleitet, wobei der Emitterfolger 2.1.1 mit den Transistoren T9 und T12 und der Emitterfolger 2.1.1' mit den Transistoren T10 und T11 verbunden ist. Das verzögerte Sig nal b', wird entsprechend der oberen Schaltungsebene des an deren EXOR-Blocks 3.1 zugeleitet, das heißt, von dem Emitter folger 2.1.2 zu den Transistoren T3 und T6 und von dem Emit terfolger 2.1.2' zu den Transistoren T4 und T5.The delayed signal a 'from the simple emitter followers 2.1.1 and 2.1.1 ' is fed to the upper circuit level of the EXOR block 3.2 , the emitter follower 2.1.1 with the transistors T9 and T12 and the emitter follower 2.1.1 'with the transistors T10 and T11 is connected. The delayed sig nal b 'is fed in accordance with the upper circuit level of the EXOR block 3.1 , that is, from the emitter follower 2.1.2 to the transistors T3 and T6 and from the emitter follower 2.1.2 ' to the transistors T4 and T5.

Die doppelten Emitterfolger 2.2.X erzeugen aus den Eingangs signalen a und b doppelt geschobene Signale a" und b", wo bei das Signal a" von dem Emitterfolger 2.2.1 dem Transistor T2, von dem Emitterfolger 2.2.1' dem Transistor T1, und das Signal b" von dem Emitterfolger 2.2.2 dem Transistor T7 und von dem Emitterfolger 2.2.2' dem Transistor T8 zugeleitet wird.The double emitter followers 2.2 .X generate double shifted signals a "and b" from the input signals a and b, where in the signal a "from the emitter follower 2.2.1 the transistor T2, from the emitter follower 2.2.1 'the transistor T1, and the signal b "is fed from the emitter follower 2.2.2 to the transistor T7 and from the emitter follower 2.2.2 'to the transistor T8.

Die erfindungsgemäße Ausgestaltung bewirkt, daß jeder Teil schaltung der EXOR-Schaltung 1 sowohl ein verzögertes Signal a' (beziehungsweise b') als auch ein ursprüngliches Signal b" (beziehungsweise a") zugeleitet wird, so daß Laufzeitun terschiede δ der EXOR-Schaltung 1 zwischen den internen Sig nalen a" und b' sowie b" und a' ausgeglichen werden können. Demnach kann ein Ausgangssignal <a ⊕ b<, das frei von Phasenfehlern ist, beispielsweise einer Phasenregelschleife zuge leitet werden.The embodiment according to the invention causes each sub-circuit of the EXOR circuit 1 to receive both a delayed signal a '(or b') and an original signal b "(or a"), so that transit time differences δ of the EXOR circuit 1 can be balanced between the internal signals a "and b 'and b" and a'. Accordingly, an output signal <a ⊕ b <that is free of phase errors, for example a phase locked loop, can be supplied.

Es versteht sich, daß die vorstehend genannten Merkmale der Erfindung nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der Erfindung zu verlassen.It is understood that the above features of Invention not only in the specified combination, but also in other combinations or alone can be used without departing from the scope of the invention.

Insgesamt wird durch die Erfindung eine EXOR-Schaltung vorge stellt, die auf einfachste Weise eine Verbesserung bestehen der EXOR-Schaltungen bewirkt.Overall, the invention provides an EXOR circuit provides an improvement in the simplest way of the EXOR circuits.

Claims

1. EXOR circuit ( 1 ) with at least one input for an input signal a, at least one input for an input signal b, at least one single emitter follower (2.1.X) and one multiple emitter follower (2.2.X) and at least one EXOR block ( 3.X), which is arranged between at least two emitter followers, the input signals a and b representing clock or data signals, characterized in that at least one resistor ( 4 ) is provided in front of the at least one simple emitter follower (2.1.X) the input signals a and / or b delayed.

2. EXOR circuit ( 1 ) according to the preceding claim 1, characterized in that the EXOR circuit ( 1 ) is constructed fully symmetrically, with at least two simple emitter followers ( 2.1.1 , 2.1.2 ), two multiple, preferably double, Emitter followers ( 2.2.1 , 2.2.2 ) and two EXOR blocks ( 3.1 , 3.2 ) are provided, and the outputs of the EXOR blocks ( 3.1 , 3.2 ) are connected to one another.

3. EXOR circuit ( 1 ) according to one of the preceding claims 1 to 2, characterized in that the at least one EXOR block (3.X) contains a lower and a downstream upper circuit level, and the at least one simple emitter follower (2.1. X) are connected to the upper circuit level and the multiple emitter follower (2.2.X) to the lower circuit level.

4. EXOR circuit ( 1 ) according to the preceding claim 3, characterized in that in the fully symmetrical EXOR circuit ( 1 ) of a simple emitter follower ( 2.1.2 ) with the downstream upper circuit level of the first EXOR block ( 3.1 ), the other single emitter follower ( 2.1.1 ) with the downstream upper circuit level of the second EXOR block ( 3.2 ), the one multiple emitter follower ( 2.2.1 ) with the lower circuit level of the first EXOR block ( 3.1 ) and the other multiple emitter follower ( 2.2.2 ) are connected to the lower circuit level of the second EXOR block ( 3.2 ).

5. EXOR circuit ( 1 ) according to one of the preceding claims 1 to 4, characterized in that the emitter followers are each provided twice (2.XX, 2.X.X '), for the differential execution of the signals a and b.