DE10036722C1 - Frequenzverdopplungsschaltung - Google Patents

Abstract

Es ist eine Frequenzverdopplungsschaltung angegeben, bei der ein Eingangssignal (U1) einem Exclusiv-ODER-Gatter (EXOR) zum einen unmittelbar und zum anderen integriert (IR) und quantisiert (Q) zugeführt wird, so daß am Ausgang ein Ausgangssignal (U5) doppelter Frequenz bereitsteht. Zwischen Integrator (IR) und Quantisierer (Q) ist ein gewichteter Addierer (GA) vorgesehen, der zum integrierten Signal (U2) das mit einem Gewichtungsfaktor gewichtete Eingangssignal (U1) addiert. Hierdurch ergibt sich trotz Laufzeiteffekten im Quantisierer (Q) ein Ausgangssignal (U5), welches ein unverzerrtes Impuls-Pausen-Verhältnis von 1 zu 1 aufweist. Die vorliegende Frequenzverdopplungsschaltung behält dabei die Phasenlage des Eingangssignals (U1) bei, so daß sie für Datenbus-Anwendungen mit hohen Takt- beziehungsweise Datenraten geeignet ist.

Description

Die vorliegende Erfindung betrifft eine Frequenzverdopplungs­ schaltung, mit einem Integrator, dem ein Eingangssignal mit einer ersten Frequenz zuführbar ist und an dessen Ausgang ein integriertes Signal bereitsteht, einem Quantisierer, an des­ sen Ausgang ein vom integrierten Signal abgeleitetes, quanti­ siertes Signal bereitsteht und einem Exclusiv-ODER-Gatter, dem an einem ersten Eingang das Eingangssignal und an einem zweiten Eingang das quantisierte Signal zuführbar ist und an dessen Ausgang ein Ausgangssignal der doppelten Frequenz des Eingangssignals bereitsteht.

Beispielsweise bei der Datenübertragung auf einem Datenbus, bei der ein Taktsignal der halben Datenrate vorgesehen ist, sind Schaltungen, welche die doppelte Frequenz eines zur Ver­ fügung stehenden Signals bilden, erforderlich. Es können da­ bei Empfängerschaltungen vorgesehen sein, welche zur Weiter­ verarbeitung aus dem empfangenen Taktsignal mit der halben Datenrate ein Taktsignal mit der Frequenz der vollen Datenra­ te erzeugen.

Eine bekannte, gattungsgemäße Frequenzverdopplungsschaltung ist in Fig. 3 dargestellt. Dabei wird ein Eingangssignal U1, welches eine zu verdoppelnde Frequenz hat, zum einen direkt und unverändert und zum anderen integriert und quantisiert einem Exclusiv-ODER-Gatter zugeführt. Integration und an­ schließende Quantisierung bilden am Ausgang des Quantisie­ rers Q ein zum Eingangssignal U1 um 90° phasenverschobenes Signal U4*. Am Ausgang des Exclusiv-ODER-Gatters EXOR ist ein Ausgangssignal U5* mit der doppelten Frequenz des Eingangssi­ gnals ableitbar.

Eine derartige gattungsgemäße Frequenzverdopplungsschaltung ist beispielsweise in dem Dokument DE 22 12 911 A angegeben.

Bei realen Frequenzverdopplungsschaltungen gemäß Fig. 3 tritt jedoch das Problem auf, daß insbesondere der Quantisierer Q eine Signallaufzeit aufweist, welche bewirkt, daß das um 90° phasenzuverschiebende Signal in Wirklichkeit um einen größeren Phasenwinkel verschoben wird. Die zusätzliche, uner­ wünschte Phasenverschiebung ist besonders bei hohen Betriebs­ frequenzen störend, weil hier bereits kleine Verzögerungen großen Phasenwinkeln entsprechen. Die Folge der zusätzlichen Phasenverschiebung ist, daß das frequenzverdoppelte Ausgangs­ signal ein verzerrtes Impuls-Pause-Verhältnis hat, wie in Fig. 4 für Ausgangssignal U5* gezeigt.

Die beschriebene Problematik kann dadurch gelöst werden, daß die Signallaufzeit des Quantisierers durch eine gleich große, zusätzliche Laufzeit im Pfad des Eingangssignals eingangssei­ tig am Exclusiv-ODER-Gatter nachgebildet wird. Dies hat je­ doch den Nachteil, daß ein derart generiertes Taktsignal nicht mehr phasenrichtig zu den in einem Empfänger eintref­ fenden Datensignalen liegt. Hier müßten alle ankommenden Da­ tensignale um denselben Phasenwinkel verzögert werden, was besonders bei breiten Datenbussen von beispielsweise 64 Bit und hohen Datenraten, wie beispielsweise 1 Gigabit/Sekunde, zu einem großen Aufwand, großem Chipflächenbedarf, sowie hö­ herer Verlustleistung führt.

Aufgabe der vorliegenden Erfindung ist es, eine eingangs ge­ nannte Frequenzverdopplungsschaltung so weiterzubilden, daß bei Beibehaltung der Phasenlage des Taktsignals eine Verzer­ rung des Impuls-Pause-Verhältnisses vermieden wird.

Die Aufgabe wird bei einer eingangs genannten Frequenzver­ dopplungsschaltung dadurch gelöst, daß ein Addierer vorgese­ hen ist, dem eingangsseitig zum einen das Eingangssignal und zum anderen das integrierte Signal zuführbar ist, und an des­ sen Ausgang der Quantisierer zur Zuführung eines addierten Signals angeschlossen ist.

Die Einführung einer zusätzlichen Addiereinheit zwischen In­ tegrator und Quantisierer hat den Vorteil, daß die Phasenlage des Eingangssignals nicht durch zusätzliche Laufzeiteffekte beeinflußt wird. Zudem wird durch geeignete Addition des Ein­ gangssignals zum integrierten Eingangssignal die Signalverzö­ gerung durch Laufzeiteffekte im Quantisierer kompensiert. Am Ausgang des Exclusiv-ODER-Gatters steht ein Ausgangssignal der doppelten Eingangssignalfrequenz bereit, welches ein sym­ metrisches Impuls-Pause-Verhältnis aufweist. Im Eingangs­ signalpfad treten vorteilhafterweise keine zusätzlichen Lauf­ zeitverzögerungen oder Phasenverschiebungen auf. Die be­ schriebene Frequenzverdopplungsschaltung ist mit geringem Chipflächenbedarf realisierbar und mit geringer Verlustlei­ stung betreibbar. Außerdem ist die beschriebene Frequenzver­ dopplungsschaltung für hohe Datenraten geeignet.

In einer vorteilhaften Ausführungsform der vorliegenden Er­ findung weist der Addierer eine Gewichtungseinheit zur Ge­ wichtung des Eingangssignals auf. Dabei ist das addierte Si­ gnal aus dem gewichteten Eingangssignal und dem integrierten Signal gebildet. Mit einer gewichteten Addiereinheit ist eine exakt an die Laufzeitverzögerung des Quantisierers angepaßte Kompensation dieser Laufzeiteffekte durch gewichtete Addition möglich. Der Gewichtungsfaktor hängt dabei zum einen von der Laufzeitverzögerung im Quantisierer und zum anderen von der Integrationszeitkonstante des Integrierers ab. Durch die ge­ wichtete Addition des Eingangssignals zum integrierten Signal verschiebt sich im Ausgangssignal des Addierers das addierte Signal sowohl in der ansteigenden als auch in der abfallenden Flanke derart, daß die Laufzeit, welche durch den Quantisie­ rer bedingt ist, kompensiert wird und das Ausgangssignal ein unverzerrtes und symmetrisches Impuls-Pause-Verhältnis von 1 zu 1 aufweist. Neben der Laufzeit des Quantisierers können selbstverständlich auch andere Laufzeiteffekte, beispielswei­ se im Integrator, in logischen Gattern oder auf Leitungen mit berücksichtigt und entsprechend kompensiert werden.

In einer weiteren, vorteilhaften Ausführungsform der vorlie­ genden Erfindung ist der Integrator ein RC-Tiefpaß-Filter. Da in der beschriebenen Schaltungsanordnung nur geringe Anforde­ rungen an die Genauigkeit der Integration im Integrator ge­ stellt werden, kann der Integrator in einfacher Weise als RC- Tiefpaß-Filter realisiert sein.

In einer weiteren, vorteilhaften Ausführungsform der vorlie­ genden Erfindung ist der Quantisierer ein begrenzender Ver­ stärker. Ein begrenzender Verstärker, der einem wertkontinu­ ierlichen Eingangssignal ein wertdiskretes Ausgangssignal zu­ ordnet, ist in einfacher Weise realisierbar. Der begrenzende Verstärker kann dabei derart ausgebildet sein, daß das quan­ tisierte Signal lediglich zwei diskrete Zustände, nämlich ei­ ne logische Null oder eine logische Eins, annehmen kann.

In einer weiteren, vorteilhaften Ausführungsform der vorlie­ genden Erfindung stellt der Quantisierer an seinem Ausgang eine logische Eins bereit, wenn die Spannung des addierten Signals größer oder gleich Null ist und eine logische Null, wenn die Spannung des addierten Signals kleiner Null ist. Die Spannung des addierten Signals bezieht sich hier auf die AC(Alternating Current, Wechselstrom)-Komponente dieser Span­ nung. Selbstverständlich kann das addierte Signal zusätzlich eine DC(Direct Current, Gleichstrom)-Komponente aufweisen.

Weitere Einzelheiten der Erfindung sind in den Unteransprü­ chen angegeben.

Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer beispielhaften, erfin­ dungsgemäßen Frequenzverdopplungsschaltung,

Fig. 2 die Spannungsverläufe der Signale aus Fig. 1,

Fig. 3 eine Frequenzverdopplungsschaltung gemäß dem Stand der Technik und

Fig. 4 die Zeitverläufe der Signale aus Fig. 3.

Fig. 1 zeigt eine Frequenzverdopplungsschaltung mit einem Integrator IR, dem an seinem Eingang ein rechteckförmiges, periodisches Eingangssignal U1, welches eine zu verdoppelnde Frequenz aufweist, zuführbar ist und an dessen Ausgang ein integriertes Signal U2 ableitbar ist. Dem Integrator IR ist ein gewichteter Addierer GA nachgeschaltet, dem an einem Ein­ gang das Eingangssignal U1 und an einem anderen Eingang das integrierte Signal U2 zuführbar ist. Der gewichtete Addierer weist eine Gewichtungseinheit G zur Gewichtung des Eingangs­ signals U1 auf. Am Ausgang des gewichteten Addierers GA ist ein addiertes Signal U3 ableitbar, welches der Summe aus in­ tegriertem Signal U2 sowie einem Produkt aus Eingangssignal U1 und einem Gewichtungsfaktor entspricht. Das addierte Si­ gnal U3 ist mit einem Quantisierer Q quantisierbar, an dessen Ausgang ein quantisiertes, wertdiskretes Signal U4 ableitbar ist. Dieses quantisierte Signal U4 sowie das Eingangssignal U1 sind je einem Eingang eines Exclusiv-ODER-Gatters EXOR zu­ führbar, an dessen Ausgang das gewünschte Ausgangssignal U5 bereitsteht, welches die doppelte Frequenz des Eingangs­ signals aufweist. Dabei sind quantisiertes Signal U4 und Ein­ gangssignal U1 um 90 Grad zueinander phasenverschoben.

Die Funktionsweise der Schaltung gemäß Fig. 1 wird anhand der Spannungen U der Signalverläufe der Signale U1 bis U5 über der Zeit T deutlich. Dabei bezeichnen U1 das Eingangs­ signal, U2 das integrierte Signal, U3 das addierte Signal, U4 das quantisierte Signal und U5 das Ausgangssignal. Das Signal U1 ist ein Rechtecksignal mit einem unverzerrten Impuls- Pause-Verhältnis von 1 zu 1. Das Eingangssignal U1 wird im Integrator IR integriert, so daß am Ausgang des Integrators IR das integrierte Signal U2, welches eine Dreieckspannung aufweist, bereitsteht. Das addierte Signal U3 weist nach je­ der Halbtaktphase einen Spannungssprung um einen Spannungsbe­ trag ΔU auf. Dieser ist dadurch begründet, daß zum integrierten Signal U2 das mit einem Gewichtungsfaktor gewichtete Ein­ gangssignal U1 addiert wird. Das addierte Signal U3 weist durch die beschriebene, gewichtete Addition Nulldurchgänge der gezeigten AC-Komponenten der Signale auf, welche auf der Zeitachse nach links verschoben sind. Die Verschiebung der Nulldurchgänge sowohl in der abfallenden als auch in der an­ steigenden Flanke des addierten Signals U3 erfolgt dabei je­ weils um einen zeitlichen Betrag τ. Der Betrag τ entspricht genau dem Betrag der Laufzeitverzögerung des Quantisierers Q, das heißt die Beträge der Verzögerungszeiten sind durch ge­ eignete Wahl des Gewichtungsfaktors im gewichteten Addierer GA aneinander angepaßt, wodurch eine Kompensation der uner­ wünschten Laufzeiteffekte erfolgt. Wie in Fig. 2 gezeigt, weist das rechteckförmige Ausgangssignal U5 die doppelte Fre­ quenz des Eingangssignals U1 auf, wobei das Ausgangssignal zudem ein unverzerrtes, symmetrisches Impuls-Pause-Verhältnis von 1 zu 1 hat. Insbesondere tritt keine Phasenverschiebung des Ausgangssignals U5 gegenüber dem Eingangssignal U1 auf.

Fig. 3 zeigt eine Frequenzverdopplungsschaltung gemäß dem Stand der Technik, welche bereits eingangs beschrieben wurde. Diese weist ebenfalls einen Integrator IR mit nachgeschalte­ tem Quantisierer Q auf, wobei das integrierte und quantisier­ te Signal U4* in einem Exclusiv-ODER-Gatter mit dem Eingangs­ signal U1 verknüpft und am Ausgang als frequenzverdoppeltes Signal U5* ableitbar ist.

Fig. 4, welche die zeitliche Verläufe der Spannungen U der Signale U1, U2, U4*, U5* der Schaltung gemäß Fig. 3 be­ schreibt, macht die beim Stand der Technik nachteilhafte Ver­ zerrung des Impuls-Pausen-Verhältnisses des Ausgangssignals U5* deutlich. Diese Verzerrung ist durch Laufzeiteffekte im Quantisierer Q bedingt, welche dazu führen, daß das quanti­ sierte Signal U4* um einen Betrag τ zeitverzögerte Nulldurch­ gänge sowohl in der ansteigenden als auch in der abfallenden Flanke gegenüber dem integrierten Signal U2, welches ein­ gangsseitig am Quantisierer Q anliegt, aufweist. Folglich liegen eingangsseitig am Exclusiv-ODER-Gatter EXOR nicht, wie gewünscht, zwei zueinander um 90 Grad phasenverschobene Si­ gnale U1, U4* an.

Neben der beschriebenen Gewichtung des Eingangssignals U1 im gewichteten Addierer GA sind auch andere Signalgewichtungen denkbar, beispielsweise können lediglich das integrierte Si­ gnal U2 oder sowohl integriertes Signal U2 als auch Eingangs­ signal U1 mit verschiedenen Gewichtungsfaktoren gewichtet werden. Dabei können neben den Laufzeiteffekten des Quanti­ sierers Q auch gegebenenfalls auftretende, weitere Laufzei­ teffekte in der Frequenzverdopplungsschaltung, beispielsweise bedingt durch ein Exklusiv-Oder-Gatter, kompensiert werden.

Claims (7)

1. Frequenzverdopplungsschaltung, mit
einem Integrator (IR), dem ein Eingangssignal (U1) mit ei­ ner ersten Frequenz zuführbar ist und an dessen Ausgang ein integriertes Signal (U2) bereitsteht,
einem Quantisierer (Q), an dessen Ausgang ein vom inte­ grierten Signal (U2) abgeleitetes, quantisiertes Signal (U4) bereitsteht und
einem Exclusiv-ODER-Gatter (EXOR), dem an einem ersten Eingang das Eingangssignal (U1) und an einem zweiten Ein­ gang das quantisierte Signal (U4) zuführbar ist und an dessen Ausgang ein Ausgangssignal (U5) der doppelten Fre­ quenz des Eingangssignals (U1) bereitsteht,
dadurch gekennzeichnet, daß
ein Addierer (GA) vorgesehen ist, dem eingangsseitig zum ei­ nen das Eingangssignal (U1) und zum anderen das integrierte Signal (U2) zuführbar ist und an dessen Ausgang der Quanti­ sierer (Q) zur Zuführung eines addierten Signals (U3) ange­ schlossen ist.

2. Frequenzverdopplungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Addierer (GA) eine Gewichtungseinheit (G) zur Gewichtung des Eingangssignals (U1) aufweist und das addierte Signal (U3) aus gewichtetem Eingangssignal und integriertem Signal (U2) gebildet ist.

3. Frequenzverdopplungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Integrator (IR) ein RC-Tiefpaßfilter ist.

4. Frequenzverdopplungsschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Quantisierer (Q) ein begrenzender Verstärker ist.

5. Frequenzverdopplungsschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Quantisierer (Q) an seinem Ausgang eine logische Eins be­ reitstellt, wenn die Spannung des addierten Signals (U3) grö­ ßer oder gleich Null ist, und eine logische Null bereit­ stellt, wenn die Spannung des addierten Signals (U3) kleiner Null ist.

6. Frequenzverdopplungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Gewichtung des Eingangssignals (U1) so gewählt ist, daß eine Verschiebung von Nulldurchgängen des addierten Signals (U3) bewirkt ist, welche die Laufzeiteffekte im Quantisierer (Q) kompensiert.

7. Frequenzverdopplungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Gewichtung des Eingangssignals (U1) so gewählt ist, daß eine Verschiebung von Nulldurchgängen des addierten Signals (U3) bewirkt ist, welche die Summe der Laufzeiteffekte im In­ tegrator (IR), im Quantisierer (Q) und im Exklusiv-Oder- Gatter (EXOR) kompensiert.