DE10032248A1 - Steuerbare Stromquelle - Google Patents

Abstract

Die Erfindung betrifft eine steuerbare Stromquelle, umfassend Versorgungsanschlüsse (12, 14) zum Anlegen von zwei Versorgungspotentials (V¶1¶, V¶2¶), einen Ausgangsanschluss (16) zur Stromabgabe, der über einen ersten Strompfad (18) mit dem ersten Versorgungsanschluss (12) und über einen zweiten Strompfad (20) mit dem zweiten Versorgungsanschluss (14) verbunden ist, wobei die Strompfade (18, 20) jeweils eine durch ein Stromsteuersignal (S¶1¶, S¶2¶) aktivierbare Stromsteuereinrichtung (22, 24) sowie eine ausgangsseitige Stromeinstelleinrichtung (26, 28) aufweisen. DOLLAR A Erfindungsgemäß ist vorgesehen, dass den Strompfaden (18, 20) jeweils eine Potentialeinstelleinrichtung zugeordnet ist, mittels der bei inaktiver Stromsteuereinrichtung (22, 24) an einen zwischen der Stromsteuereinrichtung und der Stromeinstelleinrichtung liegenden Zwischenabschnitt (30, 32) ein vorbestimmtes, in seinem Wert zwischen den beiden Versorgungspotentialen liegendes Einstellpotential angelegt wird. DOLLAR A Damit werden die Leistungseigenschaften der Stromquelle verbessert, insbesondere können eine negative Injektion und Störungen im Ausgangsstrom vermieden werden. Beim Einsatz der Stromquelle in einer PLL wird das Jitter-Verhalten am Ausgang des VCO erheblich verbessert.

Description

Die Erfindung betrifft eine steuerbare Stromquelle sowie unter Verwendung einer derartigen Stromquelle realisierte elektronische Schaltungen.

Die Erfindung geht aus von einer auch als "Charge Pump" bezeichneten steuerbaren Stromquelle, umfassend einen ersten und einen zweiten Versorgungsanschluss zum Anlegen eines ersten bzw. eines zweiten Versorgungspotentials, einen Ausgangs­ anschluss zur Stromabgabe, der über einen ersten Strompfad mit dem ersten Versor­ gungsanschluss und über einen zweiten Strompfad mit dem zweiten Versorgungs­ anschluss verbunden ist, wobei die Strompfade jeweils eine versorgungsseitige, durch ein Stromsteuersignal aktivierbare Stromsteuereinrichtung sowie in Reihe dazu eine ausgangsseitige Stromeinstelleinrichtung aufweisen.

Fig. 1 zeigt schematisch eine derartige Stromquelle 10, die abhängig von zwei Eingangssignalen (Stromsteuersignale S₁, S₂) an einem Ausgangsanschluss einen Ausgangsstrom I bereitstellt, der positiv oder negativ sein kann. Bei den Stromsteuer­ signalen handelt es sich meistens um digitale Spannungen, wobei eines der Strom­ steuersignale ("Up-Signal") zur Abgabe eines positiven Stroms aktiviert wird und das andere der Stromsteuersignale ("Down-Signal") zur Abgabe eines negativen Stroms aktiviert wird.

Fig. 2 zeigt Details dieser Stromquelle 10, die über einen ersten Versorgungsanschluss 12 mit einem ersten Versorgungspotential V₁ (hier: Masse) und über einen zweiten Ver­ sorgungsanschluss 14 mit einem zweiten Versorgungspotential V₂ (hier: positive Versor­ gungsspannung) versorgt wird.

Ein Ausgangsanschluss 16 zur Abgabe des Stroms I ist über einen ersten Strompfad 18 mit dem ersten Versorgungsanschluss 12 verbunden und über einen zweiten Strompfad 20 mit dem zweiten Versorgungsanschluss 14 verbunden, wobei die Strompfade 18, 20 jeweils einen Feldeffekttransistor (FET) 22 bzw. 24 (Stromsteuereinrichtung) sowie in Reihe dazu einen FET 26 bzw. 28 (ausgangsseitige Stromeinstelleinrichtung) aufweisen.

Der FET 24 wird durch das Stromsteuersignal S₂ zur Abgabe eines positiven Stroms I am Ausgangsanschluss 16 angesteuert, wohingegen in analoger Weise ein aktives Stromsteuersignal S₁ zu einer Abgabe eines negativen Stroms I führt.

Die FETs 26, 28 dienen dazu, die durch Aktivierung der jeweiligen FETs 22, 24 hervorgerufenen Ströme einzustellen. Im dargestellten Beispiel liegt an den Gate- Anschlüssen der FETs 26, 28 jeweils eine vorbestimmte, zur Erzielung des gewünschten Stroms geeignet gewählte Spannung V_a bzw. V_b an.

Im Bereich zwischen der Stromsteuereinrichtung und der Stromeinstelleinrichtung jedes Strompfads sind zwangsläufig mehr oder weniger große parasitäre Kapazitäten 30, 32 vorhanden. Nachteilig ist an der bekannten Stromquelle, dass diese parasitären Kapazitäten 30 und 32 bei jedem Schalten der Transistoren 22, 24 geladen bzw. entladen werden. Dies wirkt sich nachteilig auf das dynamische Verhalten der Strom­ quelle aus (z. B. durch "charge sharing" bzw. "negative Injektion").

Die parasitären Kapazitäten besitzen eine nicht genau vorhersehbare Größe und variieren auch innerhalb einer Herstellungscharge. Um den Einfluss dieser unterschiedlichen Kapazitäten zu verringern, wurde bisher das Schalten bzw. Abschalten der Steuersignale S₁ und S₂ zeitlich versetzt aktiviert. Beim Einsatz der Charge Pump in einem Phasenregelkreis führt dies zu einem Phasenoffset des VCO-Ausgangssignals gegenüber der Frequenzreferenz. In P. Larsson, "A 2-1600-MHz CMOS Clock Recovery PLL with Low-Vdd Capability" in IEEE Journal of Solid-State Circuits, Vol. 34, No. 12, December 1999, p. 1951-1960" wird dieser zeitliche Versatz als nachteilig erkannt und zu dessen Vermeidung vorgeschlagen, die Knoten beim Deaktivieren der Transistoren mit dem Massepotential (Knoten 32) bzw. dem Versorgungspotential (Knoten 30) der Charge Pump zu verbinden. Damit können die Stromsteuersignale S₁, S₂ ohne zeitlichen Versatz vorgesehen werden, ohne dass es zu einem wesentlichen Phasenoffset kommt.

Außerdem tritt bei der bekannten Charge Pump bei jedem Schalten der Transistoren 22, 24 eine unerwünschte Störung ("Peaks" bzw. Einschwingverläufe) im Ausgangsstrom I auf. Die oben erwähnte Veröffentlichung beschäftigt sich nicht mit diesen Störungen (Die darin vorgeschlagene Verbesserung vergrößert diese Störungen sogar beim Einschalten der FETs 22 bzw. 24).

Das Zustandekommen dieser zusätzlichen Störungen sei am Beispiel des in Fig. 2 oberen Strompfads 20 erläutert. Zu den Störungen trägt vermutlich maßgebend die kapazitive Kopplung am Stmmeinstell-FET 28 zwischen dessen Substrat bzw. Kanal einerseits und dessen Gate andererseits bei. Beim Schalten des FETs 24 kommt es zu einer abrupten Potentialänderung am Drain des FETs 28. Dies führt zu einer Störung im Gate-Potential des FETs 28 und damit zu entsprechend verstärkten Störungen im Strom des Strompfads 20. Bei Verwendung der Charge Pump in einem Phasenregelkreis führt dies zu einem entsprechenden Jitter am VCO-Ausgang, der erst bei einer Analyse des Ausgangsstroms auf relativ kleiner Zeitskala (z. B. in der Größenordnung einiger ps) zutage tritt und somit vor allem bei Phasenregelkreisen für relativ hohe Oszillations­ frequenzen die Leistungseigenschaften drastisch verschlechtert.

Dementsprechend ist es eine Aufgabe der Erfindung, die Störungen im Ausgangsstrom einer Stromquelle der eingangs genannten Art zu verringern.

Erfindungsgemäß ist vorgesehen, dass den Strompfaden jeweils eine Potentialeinstell­ einrichtung zugeordnet ist, mittels der bei inaktiver Stromsteuereinrichtung des Strom­ pfads an einen zwischen der Stromsteuereinrichtung und der Stromeinstelleinrichtung liegenden Zwischenabschnitt des Strompfads ein vorbestimmtes, in seinem Wert zwischen den beiden Versorgungspotentialen liegendes Einstellpotential angelegt wird.

Damit kann die Störung des Ausgangsstroms bedeutend verringert werden. Wesentlich hierfür ist die Erzeugung eines vorbestimmten Einstellpotentials, welches in seinem Wert zwischen den beiden Versorgungspotentialen liegt und bei inaktiver Stromsteuer­ einrichtung an einen Strompfadabschnitt zwischen Stromsteuereinrichtung und Strom­ einstelleinrichtung angelegt wird. Dies bewirkt zum einen, dass die Knoten zumindest teilweise über die Potentialeinstelleinrichtung und damit nicht über den Ausgangs­ anschluss geladen bzw. entladen werden. Zum anderen ist die Potentialänderung des Knotens beim Aktivieren wie auch Deaktivieren der Stromsteuereinrichtung vergleichsweise gering, wodurch vor allem die Störungen auf kleiner Zeitskala verringert werden.

Vorzugsweise ist das Einstellpotential von beiden Versorgungspotentialen um wenigstens 5%, weiter bevorzugt um wenigstens 10% der Differenz zwischen den beiden Versorgungspotentialen (= Versorgungsspannung) entfernt.

Besonders einfach ist es, wenn ein gemeinsames Einstellpotential für beide Strompfade verwendet wird. Dieses liegt dann bevorzugt etwa in der Mitte zwischen den beiden Versorgungspotentialen, insbesondere um weniger als 10%, weiter bevorzugt weniger als 5% der Versorgungsspannung von diesem Mittelwert abweichend.

Alternativ können die beiden Einstellpotentiale voneinander verschieden sein und somit vorteilhaft individuell zur Verringerung der Störungen an die beiden Strompfade angepasst werden. In diesem Fall liegt das Einstellpotential für den ersten Strompfad bevorzugt näher an dem ersten Versorgungspotential als das Einstellpotential für den zweiten Strompfad. Hierbei weiter bevorzugt liegen die beiden Einstellpotentiale in verschiedenen Hälften des Versorgungsspannungsintervalls [V1; V2].

Um die Störungen praktisch gänzlich zu vermeiden, kann das Einstellpotential für einen oder beide Strompfade "ideal" gewählt werden, d. h. derart, dass das Ausmaß der Störungen minimiert wird. In einer bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass das Einstellpotential für wenigstens einen der beiden Strompfade etwa gleich (insbesondere maximal 10% abweichend) demjenigen Potential ist, welches an dem Zwischenabschnitt dieses Strompfads vorliegen würde, wenn die Stromsteuereinrichtung dieses Strompfads bei fehlender Potentialeinstelleinrichtung gerade aktiviert wird. Wenn die Stromeinstelleinrichtung von einem oder mehreren FETs gebildet ist, so ist ein Einstellpotential, welches etwa gleich dem Gate-Potential des dem Zwischenabschnitt (Knoten) benachbarten Stromeinstell-FETs ist (insbesondere maximal 10% davon abweichend), eine gute Näherung dieses idealen Einstellpotentials. Schließlich ist in einer weiteren Ausführung vorgesehen, jedes Einstellpotential möglichst nahe am benachbarten Versorgungspotential vorzusehen, jedoch nur so nahe, dass bei angelegtem Einstellpotential der entsprechende Stromeinstell-Transistor sperrt, um ein Abfließen von Ladung von dem Knoten zum Ausgangsanschluss zu vermeiden.

Ganz allgemein kann die Stromsteuereinrichtung von mehreren FETs in Reihen- und/oder Parallelschaltung gebildet sein. Das gleiche gilt für die Stromeinstelleinrichtung. In einer Ausführungsform sind die FETs des einen der beiden Strompfade (bevorzugt der Strompfad seitens des negativen Versorgungspotentials) vom n-Kanal-Typ, wohingegen diejenigen des anderen Strompfads vom p-Typ sind.

In einfacher und effizienter Weise kann die Potentialeinstelleinrichtung das Einstell­ potential zwischen zwei Transistoren, insbesondere zwischen den Kanälen von zwei, einen Spannungsteiler bildenden FETs bereitstellen. Diese beiden FETs können beispielsweise direkt mit den beiden Versorgungspotentialen verbunden sein und damit die Versorgungsspannung unmittelbar teilen. Alternativ kann eine von der Versorgungs­ spannung abgeleitete Spannung geteilt werden.

Die Ansteueranschlüsse der beiden Spannungsteiler-Transistoren können mit von dem Stromsteuersignal abgeleiteten Steuersignalen derart beaufschlagt werden, dass bei inaktiver Stromsteuereinrichtung beide Transistoren eher leiten, wohingegen bei aktiver Stromsteuereinrichtung beide Transistoren eher sperren und den Knoten somit isolieren. Bevorzugt weist der Spannungsteiler einerseits einen (oder mehrere) n-Kanal-FET und andererseits einen (oder mehrere) p-Kanal-FET auf, die mit zueinander inversen, aus dem Stromsteuersignal abgeleiteten Ansteuersignalen an deren Gate-Bereichen beaufschlagt werden. Weiter bevorzugt ist jedem Ansteuereingang der FETs wenigstens eine Verstärkeranordnung, insbesondere wenigstens eine invertierende Verstärker­ anordnung vorgeschaltet.

Die Erfindung wird nachfolgend beispielhaft anhand der beigefügten Zeichnungen detaillierter beschrieben. Es stellen dar:

Fig. 1 schematisch eine Charge Pump;

Fig. 2 Details der Charge Pump nach Fig. 1;

Fig. 3 eine Charge Pump gemäß einer ersten Ausführungsform der Erfindung;

Fig. 4 eine Modifikation der Ausführungsform nach Fig. 3;

Fig. 5 eine Charge Pump gemäß einer zweiten Ausführungsform der Erfindung; und

Fig. 6 in schematischer Weise einen Phasenregelkreis, in welchem eine erfindungs­ gemäße Charge Pump verwendet ist.

Die Fig. 1 und 2 veranschaulichen, wie eingangs erläutert, eine Charge Pump in herkömmlicher Ausführung.

Bei der nachfolgenden Beschreibung von Ausführungsbeispielen der Erfindung werden für analoge Komponenten die gleichen Bezugszeichen verwendet und im Wesentlichen lediglich auf die Besonderheiten der erfindungsgemäßen Ausführungen eingegangen. Im übrigen wird hiermit ausdrücklich auf die Beschreibung der herkömmlichen Ausführung nach Fig. 1 und 2 und der jeweils bereits beschriebenen Ausführungsbeispiele Bezug genommen.

Fig. 3 zeigt ein erstes Ausführungsbeispiel der erfindungsgemäßen Stromquelle, bei der zwei Transistoren T₁ und T₂ (hier: FETs) zusammen mit jeweils zugeordneten Potentialerzeugungseinrichtungen zur Erzeugen von Potentialen V_aa und V_bb Potential­ einstelleinrichtungen 40 ₁ und 40 ₂ bilden, mittels der bei inaktiver Stromsteuereinrichtung 22, 24 an die Zwischenabschnitte 30, 32 das Einstellpotential V_aa bzw. V_bb angelegt wird. Diese Potentiale V_aa und V_bb liegen beide zwischen den beiden Versorgungspotentialen V₁ und V₂:

V_aa = V₁ + V_t1
U_bb = V₂ - V_t2

wobei V_t1 und V_t2 im Hinblick auf die Schwellspannung des n-Kanal-FET 26 bzw. die Schwellspannung des p-Kanal-FET 28 derart gewählt sind, dass diese FETs gerade sperren.

Die derart gewählten Einstellpotentiale V_aa, V_bb sind eine Näherung für die jeweiligen "idealen" Potentiale. Auch ist ein günstiges Einstellpotential für den Strompfad 20 gleich demjenigen Potential, welches an dem Knoten 32 ohne Vorsehen der Potential­ einstelleinrichtung vorliegen würde, kurz nachdem der FET 24 durch das Signal S₂ aktiviert (durchgeschaltet) wurde und der FET 22 des Strompfads 18 bereits inaktiviert (sperrend) ist. Bei der Ansteuerung kann auch vorgesehen sein, zeitweise beide Stromsteuersignale gleichzeitig zu aktivieren.

Wenn der FET 24 bzw. der FET 22 abgeschaltet wird, so werden die Pfadabschnitte 32 bzw. 30 mit den Einstellpotentialen vorgeladen und die oben erläuterten Störungen drastisch reduziert. Darüber hinaus werden dadurch Leckströme zwischen den Pfad­ abschnitten 32, 30 und dem Ausgangsanschluss vermieden, da die Einstellpotentiale die Spannung zwischen Gate- und Drain-Bereichen der Stromeinstell-FETs 28, 26 derart verändern, daß diese FETs im Wesentlichen sperren.

Fig. 4 zeigt eine Modifizierung der Schaltungsanordnung nach Fig. 3, bei der das Schaltungsverhalten weiter verbessert ist, indem die Referenz-Potentiale V_a, V_b gefiltert werden. In Kombination mit der Anlage von Einstellpotentialen V_aa, V_bb, die zwischen den Versorgungspotentialen V₁ und V₂ liegen, führt diese Maßnahme zu einer weiteren Verbesserung des Verhaltens der Schaltung, da die Auswirkungen der eingangs erläuterten kapazitiven Ankopplung der Gate-Bereiche der Stromeinstell-FETs 26, 28 an deren Drain-Bereiche weiter reduziert werden.

Zur Filterung der Potentiale V_a, V_b sind diese jeweils kapazitiv an wenigstens eines der Versorgungspotentiale V₁, V₂ angekoppelt.

Im dargestellten Beispiel ist das Potential V_a über eine Kapazität C₁ mit dem Potential V₁ verbunden, wohingegen das Potential V_b über eine weitere Kapazität C₂ mit dem Potential V₂ verbunden ist. Diese Gestaltung, bei der ein Gate-Potential eines Stromeinstell-FETs jeweils kapazitiv nur an das jeweils benachbarte Versorungspotential gekoppelt ist, besitzt den Vorteil, dass eine Störung in der Versorgungsspannung (wie sie z. B. durch weitere Einheiten einer integrierten Schaltung oftmals erzeugt werden), über diese kapazitive Kopplung kompensiert werden und sich damit nur unwesentlich auf den Ausgangsstrom auswirken.

Fig. 5 zeigt eine weitere Ausführungsform der erfindungsgemäßen Stromquelle. Im Unterschied zu den vorangegangenen Ausführungsformen besteht eine Besonderheit darin, dass die Stromeinstelleinrichtungen 26, 28 jeweils aus einer Reihenschaltung mehrerer (hier: zwei) Transistoren gebildet sind. Bei dieser Gestaltung ist die Einstellung des Stroms in den Pfaden 18, 20 präziser, insbesondere hängen die eingestellten Ströme weniger stark von der Spannung an den Stromeinstelleinrichtungen bzw. dem Potential am Ausgangsanschluss 16 ab.

Die beiden Transistoren (hier: FETs) jeder Stromeinstelleinrichtung werden hier mit voneinander verschiedenen Gate-Potentialen V_a1 und V_a2 bzw. V_b1 und V_b2 beaufschlagt. Wie aus der Figur ersichtlich, wird jedes der Gate-Potentiale hierbei kapazitiv an ein jeweils benachbartes der Versorgungspotentiale V₁, V₂ angekoppelt.

Eine weitere Besonderheit ist die Erzeugung des Einstellpotentials am Ausgang eines durch zwei Transistoren gebildeten Spannungsteilers T₁ bzw. T₂. Dies sei am Beispiel des in Fig. 5 oberen Bereichs erläutert. Einer der Spannungsteiler-FETs wird an seinem Gate-Anschluss mit dem selben Signal beaufschlagt wie der Gate-Anschluss des FETs der zugehörigen Stromsteuereinrichtung 22 bzw. 24, wohingegen der andere der beiden Spannungsteiler-FETs an seinem Gate mit einem dazu invertierten Signal beaufschlagt wird. Diese beiden Signale werden jeweils aus einer zwischen den Versorgungs­ potentialen V₁, V₂ geschalteten, aus einer Reihenschaltung von zwei Transistoren gebildeten Verstärkerschaltung (CMOS-Inverter) 42 ₂ bzw. 44 ₂ geliefert. Eine dieser Verstärkerschaltungen (44 ₂) wird direkt mit dem Stromsteuersignal S₂ angesteuert, wohingegen die Ansteuerung der anderen Verstärkerschaltung 42 ₂ mittelbar durch das Stromsteuersignal S₂ erfolgt, nämlich durch ein Ausgangssignal der ersteren Verstärkeranordnung 44 ₂.

Die erfindungsgemäße Stromquelle kann wie erwähnt einen Teil einer integrierten Schaltung bilden.

Durch Nachschaltung eines Integratorglieds läßt sich eine steuerbare Spannungsquelle mit verbesserten Leistungseigenschaften realisieren. Die Anordnung eines spannungs­ gesteuerten Oszillators (VCO) am Ausgang einer solchen Spannungsquelle führt zu einer entsprechenden steuerbaren Oszillator-Einrichtung.

Besonders bevorzugt ist die Integration der erfindungsgemäßen Stromquelle in einem Phasenregelkreis, wie er beispielsweise als sogenannte "Phase Locked Loop" (PLL) vielfältig Verwendung findet. Eine derartige Schaltungsanordnung ist in Fig. 6 dargestellt.

Wie aus Fig. 6 ersichtlich, umfaßt der Phasenregelkreis 50 eingangsseitig einen Phasendetektor 68, der mit einem Referenzsignal f_ref versorgt wird und die Phase dieses Signals mit einem rückgekoppelten und ebenfalls dem Phasendetektor 68 eingegebenen Rückkopplungssignal vergleicht. Abhängig vom Ergebnis dieses Vergleichs wird entweder das Signal S₁ oder das Signal S₂ aktiviert. Diese digitalen Signale werden einer erfindungsgemäßen Charge Pump 10 eingegeben. Der Ausgangsstrom I dieser Charge Pump 10 wird über einen Integrator 60 in eine Spannung V gewandelt und als Eingangssignal eines nachgeschalteten VCO 62 verwendet. Dieser VCO 62 gibt dann ein Ausgangssignal f_VCO ab, welches gleichzeitig als Rückkopplungssignal über einen Rückkopplungspfad 64 zu dem Phasendetektor 68 zurückgeführt wird.

Der Phasenregelkreis lässt sich z. B. zur Takt Rückgewinnung in einer integrierten Schaltung verwenden und zur Vervielfachung der Frequenz des Ausgangssignals f_VCO gegenüber dem Eingangssignal f_ref lässt sich in an sich bekannter Weise ein Teiler 66 im Rückkopplungspfad 64 anordnen.

Moderne PLLs mit Taktfrequenzen von bis zu einem GHz und darüber hinaus haben sehr strenge Anforderungen an das Takt-Jitter-Verhalten. In vielen Fällen ist der Jitter auf dem Ausgangssignal des VCOs der limitierende Faktor für die Qualität von Systemen in verschiedenen Applikationen wie Datenkommunikations- oder Unterhaltungselektronik- Systemen. Bei solchen Systemen kann die durch Verwendung einer herkömmlichen Charge Pump hervorgerufene Störung durch die negative Injektion signifikant zur Verschlechterung des Jitter-Verhaltens beitragen. Durch die Erfindung können sowohl die Größe von Störungsspitzen als auch deren Dauer im Ausgangsstrom der Charge Pump signifikant reduziert werden.

Claims (11)

1. Steuerbare Stromquelle, umfassend
einen ersten und einen zweiten Versorgungsanschluss (12, 14) zum Anlegen eines ersten bzw. eines zweiten Versorgungspotentials (V₁, V₂),
einen Ausgangsanschluss (16) zur Stromabgabe, der über einen ersten Strompfad (18) mit dem ersten Versorgungsanschluss (12) und über einen zweiten Strompfad (20) mit dem zweiten Versorgungsanschluss (14) verbunden ist,
wobei die Strompfade (18, 20) jeweils eine versorgungsseitige, durch ein Stromsteuersignal (S₁, S₂) aktivierbare Stromsteuereinrichtung (22, 24) sowie in Reihe dazu eine ausgangsseitige Stromeinstelleinrichtung (26, 28) aufweisen,
dadurch gekennzeichnet, dass den Strompfaden (18, 20) jeweils eine Potentialeinstelleinrichtung (40 ₁, 40 ₂) zugeordnet ist, mittels der bei inaktiver Stromsteuereinrichtung (22, 24) des Strompfads (18, 20) an einen zwischen der Stromsteuereinrichtung und der Stromeinstelleinrichtung liegenden Zwischen­ abschnitt (30, 32) des Strompfads ein vorbestimmtes, in seinem Wert zwischen den beiden Versorgungspotentialen liegendes Einstellpotential (V_aa, V_bb) angelegt wird.

2. Steuerbare Stromquelle nach Anspruch 1, wobei die Stromsteuereinrichtung (22, 24) wenigstens einen FET aufweist, dessen Kanal einen Abschnitt des Strompfads (18, 20) bildet.

3. Steuerbare Stromquelle nach Anspruch 1 oder 2, wobei die Stromeinstelleinrichtung (26, 28) wenigstens einen FET aufweist, dessen Kanal einen Abschnitt des Strompfads (18, 20) bildet.

4. Steuerbare Stromquelle nach Anspruch 1, 2 oder 3, wobei die beiden Einstellpotentiale (V_aa, V_bb) voneinander verschieden sind.

5. Steuerbare Stromquelle nach einem der Ansprüche 1 bis 4, wobei das Einstellpotential (V_aa) für den ersten Strompfad (18) näher an dem ersten Versorgungspotential (V₁) liegt als das Einstellpotential (V_bb) für den zweiten Strompfad (20).

6. Steuerbare Stromquelle nach einem der Ansprüche 1 bis 5, wobei das Einstellpotential (V_aa, V_bb) für einen der beiden Strompfade (18, 20) etwa gleich demjenigen Potential ist, welches an dem Zwischenabschnitt (30, 32) dieses Strompfads (18, 20) vorliegt, wenn die Stromsteuereinrichtung (22, 24) dieses Strompfads (18, 20) aktiviert wird.

7. Steuerbare Stromquelle nach einem der Ansprüche 1 bis 6, wobei die Potentialeinstelleinrichtung (40 ₁, 40 ₂) das Einstellpotential (V_aa, V_bb) zwischen den Kanälen von zwei, einen Spannungsteiler bildenden FETs bereit­ stellt.

8. Steuerbare Stromquelle nach Anspruch 7, wobei die Gateanschlüsse der beiden Spannungsteiler-FETs mit von dem Stromsteuersignal S₁, S₂ abgeleiteten Steuersignalen derart beaufschlagt werden, dass bei inaktiver Stromsteuereinrichtung (22, 24) beide Spannungsteiler-FETs leiten, wohingegen bei aktiver Stromsteuereinrichtung beide Spannungsteiler-FETs sperren.

9. Steuerbare Spannungsquelle, umfassend eine steuerbare Stromquelle (10) nach einem der Ansprüche 1 bis 8 und einen nachgeschalteten Integrator (60).

10. Steuerbare Oszillatoreinrichtung, umfassend eine steuerbare Spannungsquelle (10, 60) nach Anspruch 9 und einen nachgeschalteten VCO (62).

11. Phasenregelkreis (50), umfassend einen Phasendetektor (68), eine nach­ geschaltete steuerbare Oszillatoreinrichtung (10, 60, 62) nach Anspruch 10 sowie einen Rückkopplungspfad (64) von der Oszillatoreinrichtung (10) zum Phasendetektor (68).