[go: up one dir, main page]

DE10023483C2 - Vorrichtung und Verfahren zum Einstellen der Verzögerung eines Eingangssignals - Google Patents

Vorrichtung und Verfahren zum Einstellen der Verzögerung eines Eingangssignals

Info

Publication number
DE10023483C2
DE10023483C2 DE10023483A DE10023483A DE10023483C2 DE 10023483 C2 DE10023483 C2 DE 10023483C2 DE 10023483 A DE10023483 A DE 10023483A DE 10023483 A DE10023483 A DE 10023483A DE 10023483 C2 DE10023483 C2 DE 10023483C2
Authority
DE
Germany
Prior art keywords
delay
clock
phase
shift clock
shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10023483A
Other languages
English (en)
Other versions
DE10023483A1 (de
Inventor
Shinya Sato
Masatoshi Sato
Toshiyuki Okayasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE10023483A1 publication Critical patent/DE10023483A1/de
Application granted granted Critical
Publication of DE10023483C2 publication Critical patent/DE10023483C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3016Delay or race condition test, e.g. race hazard test
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Pulse Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Vor­ richtung und ein Verfahren zum Einstellen der Verzö­ gerung eines Eingangssignals nach dem Oberbegriff je­ weils des Anspruches 1 oder 10 sowie eine Verwendung der Vorrichtung.
In den letzten Jahren wurden Halbleitervorrichtungen entwickelt, die mit hohen Geschwindigkeiten arbeiten. Dabei werden schwere Bedingungen an die Steuerung der Arbeitszeiten gestellt. Insbesondere müssen die Zeit­ punkte, zu denen ein Prüfmuster in eine zu prüfende Halbleitervorrichtung eingegeben wird, genau gegen­ über einem Bezugstakt in Übereinstimmung mit den Ein­ gangscharakteristiken der zu prüfenden Halbleitervor­ richtung verzögert sein.
Fig. 1 ist ein Blockschaltbild, das eine veränderbare Verzögerungsschaltung 10 zeigt, welche das Eingangs­ signal um eine gewünschte Zeitspanne in einer Halb­ leiterprüfvorrichtung verzögert. Die variable Verzö­ gerungsschaltung 10 enthält: Verzögerungselemente (12a, 12b, 12c bis 12n), Auswahlvorrichtungen (14a, 14b, 14c bis 14n) und einen Linearisierungsspeicher 16. Ein Taktsignal wird von einem Eingangsanschluß eingegeben, und der Verzögerungstakt, welcher um eine gewünschte Zeitspanne verzögert ist, wird von einem Ausgangsanschluß ausgegeben.
Der Linearisierungsspeicher 16 speichert an einer vorbestimmten Adresse die Daten, welche einen Verzö­ gerungspfad, durch welchen das Eingangssignal um die gewünschte Zeitspanne verzögert wird, spezifizieren. Die Daten der Verzögerungspfade zeigen Kombinationen von mehreren Verzögerungselementen an. Die Auswahl­ vorrichtungen (14a, 14b, 14c bis 14n) wählen entweder einen Takt, der ein Verzögerungselement (12a, 12b, 12c bis 12n) passiert hat, oder einen Takt, welcher das Verzögerungselement (12a, 12b, 12c bis 12n) nicht passiert hat, aus auf der Grundlage der Verzögerungs­ pfaddaten (160a, 160b, 160c bis 160n) die von dem Li­ nearisierungsspeicher 16 erhalten werden, um zu einem zu folgenden Verzögerungselement ausgegeben zu wer­ den. Wenn beispielsweise ein Verzögerungselement vor jeder Auswahlvorrichtung verwendet zur Erzeugung ei­ ner vorbestimmten Verzögerungszeit, wird "0" für ein Bit entsprechend dem Linearisierungsspeicher 16 ge­ setzt, während andernfalls (d. h. wenn das Verzöge­ rungselement nicht verwendet wird) "1" gesetzt wird.
Die in der veränderbaren Verzögerungsschaltung 10 vorgesehenen Verzögerungselemente (12a, 12b, 12c bis 12n) sind so ausgebildet, daß einige Pikosekunden bis zu einigen zehn Pikosekunden oder einigen hundert Pi­ kosekunden hierdurch verzögert werden können. Somit genügt es theoretisch, um sieben Typen von Verzöge­ rungszeiten zu erzeugen (10, 20, 30, 40, 50, 60 und 70 Pikosekunden), drei Typen von Verzögerungselemen­ ten mit 10, 20 und 40 Pikosekunden zu kombinieren.
Jedoch werden Fehler bewirkt zwischen der entworfen (theoretisch berechneten) Verzögerungszeit und der durch die Verzögerungselement gegebenen tatsächlichen Verzögerungszeit aufgrund der unregelmäßigen Beschaf­ fenheit der Verzögerungselemente, der Temperaturbe­ dingungen zu der Zeit der tatsächlichen Verwendung der Verzögerungselemente usw. Um dieses die Fehler bewirkende Problem zu lösen, muß ein optimaler Verzö­ gerungspfad, der eine vorbestimmte Verzögerungszeit erzeugt, erhalten werden.
Fig. 2 ist ein Blockschaltbild, das eine herkömmliche Verzögerungszeit-Beurteilungsvorrichtung 48 zeigt, welche die Verzögerungszeit von jeweiligen Verzöge­ rungspfaden in der variablen Verzögerungsschaltung 10 mißt. Die Verzögerungszeit-Beurteilungsvorrichtung 48 enthält: eine Impulsbreiten-Korrektureinheit 24, ein ODER-Glied 25, einen Frequenzzähler 28 und einen Com­ puter 30 (Prüfsteuervorrichtung).
Ein als ein gemessener Impuls 132 dienender Impuls wird über das ODER-Glied 25 so eingegeben, daß der Impuls eine geschlossene Schaltung durchläuft, die aus dem ODER-Glied 25, der variablen Verzögerungs­ schaltung 10 und der Impulsbreiten-Korrektureinheit 24 besteht. Während des Umlaufs wird der gemessene Impuls 32 durch den Verzögerungspfad verzögert, der durch die variable Verzögerungsschaltung 10 ausge­ wählt ist. Die Impulsbreite des gemessenen Impulses 132 kann zu- oder abnehmen aufgrund einer Differenz zwischen der Anstiegszeit und der Abfallzeit von Halbleitertoren, durch welche der gemessene Impuls 132 während des Umlaufs hindurchgeht. Daher ist die Impulsbreiten-Korrektureinheit 24 vorgesehen, welche die Impulsbreite des gemessenen Impulses 132 korri­ giert. Wenn sich die der Verzögerungspfad ändert, än­ dert sich die Anzahl von Umläufen während einer fe­ sten Zeitperiode. Der Frequenzzähler 28 sendet die Differenz zwischen einer Frequenz, bei welcher der minimale Verzögerungspfad mit dem minimalen Verzöge­ rungswert ausgewählt ist, und einer Frequenz, bei welcher ein anderer Verzögerungspfad als der minimale Verzögerungspfad ausgewählt ist, zu dem Computer 30.
Der Computer 30 wählt einen Verzögerungspfad aus, der den nächsten Verzögerungswert von einer vorbestimmten Verzögerungszeit hat, auf der Grundlage der Differenz zwischen der Frequenz, bei welcher der minimale Ver­ zögerungspfad ausgewählt ist, und der Frequenz, bei welcher der andere Verzögerungspfad ausgewählt ist. Der so ausgewählte Verzögerungspfad wird in dem Line­ arisierungsspeicher 16 gespeichert.
Fig. 3A und Fig. 3B zeigen in dem Linearisierungs­ speicher 16 gespeicherte Daten. Der Linearisierungs­ speicher 16 speichert Daten über den Verzögerungspfad mit einem gewünschten Verzögerungswert. Die Daten über den Verzögerungspfad werden in einer solchen Weise gespeichert, daß der Verzögerungswert propor­ tional zu dem Anstieg der Adresse des Linearisie­ rungsspeichers 16 ansteigt. Beispielsweise werden an den Adressen #0, #1, #2, . . . des in Fig. 3A gezeigten Linearisierungsspeichers 16 die Daten über die Verzö­ rungspfade mit jeweils 0 ps, 10 ps, 20 ps, . . gespei­ chert. Die Verzögerungsdaten sind proportional zu dem Verzögerungswert, wie in Fig. 3B gezeigt ist. Darüber hinaus ist die Verzögerungszeit in jedem Verzöge­ rungspfad vorzugsweise eine relative Verzögerungszeit gegenüber der Verzögerungszeit in dem minimalen Ver­ zögerungspfad der variablen Verzögerungsschaltung 10 anstelle einer absoluten Verzögerungszeit.
Die Verzögerungszeit-Beurteilungsvorrichtung 48 nach Fig. 2 misst die Werte aller Verzögerungspfade, wel­ che die variable Verzögerungsschaltung 10 aufweist, und überträgt dann die so gemessenen Verzögerungswer­ te zu dem Computer 30 (Prüfcomputer). Danach werden die Daten des Verzögerungspfades, welcher den nächs­ ten Verzögerungswert von der gewünschten Verzöge­ rungszeit hat, in dem Linearisierungsspeicher 16 ge­ speichert. Da es Zeit beansprucht, die Verzögerungs­ werte von jeweiligen Verzögerungspfaden zu messen, nimmt die zum Korrigieren des Linearisierungsspei­ chers 16 benötigte Zeit zu, was eine Herabsetzung des Durchsatzes bewirkt.
Aus der US 5 118 975 ist eine Taktpufferschaltung zur Erzeugung eines lokalen Taktsignals aus einem System­ taktsignal bekannt. Die Schaltung enthält einen Puf­ fer zur Bildung des lokalen Taktsignals in Abhängig­ keit von einem Zwischentaktsignal. Eine Puffersteuer­ schaltung erzeugt das Zwischentaktsignal an Hand des Systemtaktsignals und des lokalen Taktsignals, wo­ durch die Verzögerung durch den Puffer so eingestellt wird, dass zwischen dem Systemtaktsignal und dem lo­ kalen Taktsignal eine gewünschte Phasenbeziehung be­ steht.
Es ist die Aufgabe der vorliegenden Erfindung, die bekannte Vorrichtung und das bekannte Verfahren zum Einstellen der Verzögerung eines Eingangssignals da­ hingehend zu verbessern, dass das Einspeichern der Daten für die jeweiligen Verzögerungspfade in Line­ arisierungsspeicher in einer kürzeren Zeit erfolgt.
Diese Aufgabe wird erfindungsgemäß durch eine Vor­ richtung mit den Merkmalen des Anspruches 1 sowie durch ein Verfahren mit den Merkmalen des Anspruchs 10 gelöst. Vorteilhafte Weiterbildungen der Vorrich­ tung bzw. des Verfahrens ergeben sich aus den jewei­ ligen Unteransprüchen.
Die Erfindung wird im Folgenden anhand von in den Fi­ guren dargestellten Ausführungsbeispielen näher er­ läutert. Es zeigen:
Fig. 1 ein Blockschaltbild einer variablen Verzöge­ rungsschaltung, welche das Eingangssignal um eine gewünschte Zeitspanne verzögert, in ei­ ner Halbleiterprüfvorrichtung,
Fig. 2 ein Blockschaltbild einer herkömmlichen Ver­ zögerungszeit-Beurteilungsvorrichtung, wel­ che die Verzögerungszeit von jeweiligen Ver­ zögerungspfaden in der variablen Verzöge­ rungsschaltung mißt,
Fig. 3A und Fig. 3B in dem Linearisierungsspeicher gespei­ cherte Daten,
Fig. 4 ein Blockschaltbild eines Ausführungsbei­ spiels einer Halbleiterprüfvorrichtung,
Fig. 5 ein Blockschaltbild mit einer detaillierten Struktur des Zeitgenerators,
Fig. 6A die Beziehung zwischen der Anzahl der Anfor­ derungen für die Phasenverschiebung, die durch das Phasenänderungssignal spezifiziert ist, das ist die Anzahl von Impulsen des Phasenänderungssignals, und der bei dem Schiebetakt erzeugten Größe der Phasenver­ schiebung,
Fig. 6B die Ausrichtung der geraden Linie B,
Fig. 6C die Ausrichtung der geraden Linie C,
Fig. 7 ein Blockschaltbild der Schiebetakt- Zuführungseinheit gemäß einem Ausführungs­ beispiel der vorliegenden Erfindung,
Fig. 8 ein Blockschaltbild eines Ausführungsbei­ spiels des Phasenkomparators,
Fig. 9A, 9B und 9C Zeitdiagramme, welche die Zeiten des Schie­ betakts, des Verzögerungstakts und des Ver­ gleichssignals in dem Phasenkomparator, der mit Bezug auf Fig. 8 beschrieben wird, wie­ dergeben,
Fig. 10 ein Blockschaltbild eines Ausführungsbei­ spiel der Ergebnisbeurteilungseinheit,
Fig. 11A und 11B Zeitdiagramme des Verzögerungstakts und des Schiebetakts, wenn die in Verbindung mit Fig. 10 beschriebene zweite Beurteilungs­ einheit feststellt, daß die Phase des Ver­ zögerungstakts der des Schiebetakts ange­ paßt ist,
Fig. 12A und 12B Zeitdiagramme des Verzögerungstakts 138 und des Schiebetakts 152, wenn die in Verbin­ dung mit Fig. 10 beschriebene dritte Beur­ teilungseinheit feststellt, daß die Phase des Verzögerungstakts der des Schiebetakts angepaßt ist,
Fig. 13 ein Blockschaltbild eines Ausführungsbei­ spiels der Phasenänderungs-Steuereinheit,
Fig. 14 ein Blockschaltbild eines Ausführungsbei­ spiels der Linearisierungsspeicher- Steuereinheit,
Fig. 15 ein Flußdiagramm, das ein Verzögerungspfad- Erfassungsverfahren durch eine Verzögerungs­ zeit-Beurteilungsvorrichtung gemäß der vor­ liegenden Erfindung beschreibt,
Fig. 16A, 16B 16C und 16D die Beziehung zwischen der Phase des Verzögerungstakts und der des Schie­ betakts, gezeigt in dem Flußdiagramm nach Fig. 15.
Fig. 4 zeigt ein Blockschaltbild eines Ausführungs­ beispiels einer Halbleiterprüfvorrichtung. Gemäß Fig. 4 weist die Halbleiterprüfvorrichtung eine Musterer­ zeugungseinheit 32, eine Verzögerungssignal-Erzeu­ gungsvorrichtung 31, eine Vorrichtungskontakteinheit 36 und einen Komparator 38 auf.
Die Vorrichtungskontakteinheit 36 kommt in Kontakt mit Elektroden einer zu prüfenden Vorrichtung 40 und gibt ein Signal in die zu prüfende Vorrichtung 40 ein und aus dieser aus. Beispielsweise kann die Vorrich­ tungskontakteinheit 36 ein Verbinder oder dergleichen sein, welche elektrisch mit der zu prüfenden Vorrich­ tung 40 durch Einsetzen von dieser verbunden wird. Während die Vorrichtung 40 geprüft wird, ist sie in einer solchen Weise befestigt, daß sie elektrisch mit der Vorrichtungskontakteinheit 36 in Kontakt ist. Die Mustererzeugungseinheit 32 erzeugt Musterdaten 140, welche als ein in die zu prüfende Vorrichtung 40 ein­ tretendes Prüfmuster dienen, und erwartete Wertdaten 146, welche von der zu prüfenden Vorrichtung 40, in welche die Musterdaten 140 eingegeben wurden, auszu­ geben sind. Die Mustererzeugungseinheit 32 gibt die Musterdaten 140 zu einer Wellenform- Formungsvorrichtung 34 aus und gibt auch die erwarte­ ten Wertdaten 146 zu dem Komparator 38 aus. Darüber hinaus gibt die Mustererzeugungseinheit 34 ein Zeiteinstellsignal 134, welches zur Erzeugung eines Verzögerungstaktes 138 entsprechend der Leistungscha­ rakteristik der zu prüfenden Vorrichtung 40 dient, zu einem Zeitgenerator 42 aus.
Der Zeitgenerator 42 gibt den Verzögerungstakt 138 auf der Grundlage des Zeiteinstellsignals 134 zu der Wellenform-Formungsvorrichtung 34 aus. D. h. der Zeit­ generator 42 erzeugt den Verzögerungstakt 138 auf der Grundlage einer durch das Zeiteinstellsignal 134 ge­ setzten Verzögerungszeit derart, daß er zu der Wel­ lenform-Formungsvorrichtung 34 geliefert wird.
Die Wellenform-Formungsvorrichtung 34 formt die Mu­ sterdaten 140 auf der Grundlage des von dem Zeitgene­ rator 42 gelieferten Verzögerungstakts 138 und gibt geformte Musterdaten 142 entsprechend der Leistung­ scharakteristik der zu prüfenden Vorrichtung 40 zu der Vorrichtungskontakteinheit 36 aus. Die Vorrich­ tungskontakteinheit 36 gibt die geformten Musterdaten 142 zu der zu prüfenden Vorrichtung 40 aus. Ein Aus­ gangssignal 144, das von der zu prüfenden Vorrichtung 40, in welche die geformten Musterdaten 142 eingege­ ben sind, geliefert wird, wird über die Vorrichtungs­ kontakteinheit 36 in den Komparator 38 eingegeben. Die zu prüfende Vorrichtung 40 wird in der Weise ge­ prüft, daß das Ausgangssignal 144 mit den erwarteten Wertdaten 146 durch den Komparator 38 verglichen wird, so daß festgestellt wird, ob die geprüfte Vor­ richtung die akzeptierte Qualität hat oder nicht.
Fig. 5 ist ein Blockschaltbild, das eine detaillierte Struktur des Zeitgenerators 42 zeigt. Der Zeitgenera­ tor 42 enthält einen Bezugstaktgenerator 18, eine va­ riable Verzögerungsschaltung 10 und eine Verzöge­ rungszeit-Beurteilungsvorrichtung 48. Die Verzöge­ rungszeit-Beurteilungsvorrichtung 48 enthält eine Phasenvergleichseinheit 50, eine Schiebetakt- Zuführungseinheit 52, eine Beurteilungseinheit 54, eine Phasenänderungs-Steuereinheit 62, eine Lineari­ sierungsspeicher-Steuereinheit 66, eine Folgesteuer­ einheit 60 und eine Versetzungserfassungseinheit 64. Die Beurteilungseinheit 54 enthält einen Vergleichs­ signalzähler 56 und eine Ergebnisbeurteilungseinheit 58. Die Linearisierungsspeicher-Steuereinheit 66 ent­ hält einen Linearisierungsspeicher 16.
Der Bezugstaktgenerator 18 erzeugt einen Bezugstakt 130 und liefert diesen zu der variablen Verzögerungs­ schaltung 10 und der Schiebetakt-Zuführungseinheit 52, die in der Verzögerungszeit- Beurteilungsvorrichtung 48 vorgesehen ist. Die varia­ ble Verzögerungsschaltung 10 verzögert den Bezugstakt 130, so daß er als Verzögerungstakt 138 ausgegeben wird.
Die Phasenänderungs-Steuereinheit 62 erzeugt ein Pha­ senänderungssignal 156, welches einen Phasenschiebe­ wert 156 (Größe, um welche die Phase bewegt wird) spezifiziert. Die Schiebetakt-Zuführungseinheit 52 erzeugt einen Schiebetakt 152, dessen Phase um einen vorbestimmten Wert in Bezug auf die Phase des Be­ zugstaktes 130 verzögert ist. Die Schiebetakt- Zuführungseinheit 52 verschiebt die Phase jedes Mal um einen konstanten Wert, wenn ein einzelner Impuls des Phasenänderungssignals 156 in diese eingegeben wird. Es wird beispielsweise ein Fall betrachtet, in welchem, wenn der Schiebetakt 152 ein einziges Mal verschoben wird, die Phase des Schiebetakts 152 um 2 ps versetzt wird. Dann muß, um einen Schiebetakt 152 zu erhalten, dessen Phase um 10 ps verzögert ist, die Phase des Schiebetakts 152 5-mal verschoben werden.
Die Schiebetakt-Zuführungseinheit 52 benötigt eine bestimmte feste Zeitperiode bei der Erzeugung des Schiebetakts 152 mit einem Phasenschiebewert, der durch das Phasenänderungssignal 156 spezifiziert ist. Somit liefert, wenn eine bestimmte feste Zeitperiode nach dem Zeitpunkt der Zuführung des Phasenänderungs­ signals 156 vergangen ist, die Schiebetakt-Zufüh­ rungseinheit 52 ein Phasenverriegelungssignal 172, welches anzeigt, daß der Schiebetakt 152 einen vorbe­ stimmten Schiebewert hat, zu der Folgesteuereinheit 60.
Der Phasenkomparator 50 vergleicht die Phase des Schiebetakts 152 mit der des Verzögerungstakts 138, um ein Vergleichssignal 154 auszugeben. Bei diesem Ausführungsbeispiel vergleicht der Phasenkomparator 50 die Zeit zwischen einer Kante des Verzögerungs­ takts und einer Kante des Schiebetakts 152, um das Vergleichssignal 154 auszugeben.
Der Vergleichssignalzähler 56 in der Beurteilungsein­ heit 54 gibt einen Zählwert 164 aus, der durch Zählen der Anzahl von Impulsen für das Vergleichssignal 154 erhalten wurde, während der Periode, in welcher ein Zählfreigabesignal 166 von der Folgesteuereinheit 60 geliefert wird. Beispielsweise kann der Vergleichs­ signalzähler 56 ein Zähler sein, welcher die Impulse des Vergleichssignals 154 während der Periode, in der das Zählfreigabesignal 166 geliefert wird, zählt.
Eine Ergebnisbeurteilungseinheit 58 in der Beurtei­ lungseinheit 54 enthält die erste Beurteilungseinheit 78, die zweite Beurteilungseinheit 80 und die dritte Beurteilungseinheit 82. Die erste Beurteilungseinheit 78, die zweite Beurteilungseinheit 80 und die dritte Beurteilungseinheit 82 beurteilen jeweils, ob die Phase des Schiebetakts 152 der des Verzögerungstakts 138 angepaßt ist oder nicht, nach Empfang eines Beur­ teilungsstartsignals 182 von der Folgesteuereinheit 60. Die Ergebnisbeurteilungseinheit 58 liefert ein Beurteilungsergebnissignal 162, welches Anzeigt, ob die Phase des Verzögerungstakts 138 der des Schiebe­ takts 152 angepaßt oder nicht, zu der Phasenände­ rungs-Steuereinheit 62, der Versetzungserfassungsein­ heit 64 und der Linearisierungsspeicher-Steuereinheit 66. Wenn die Beurteilung darüber, ob die Phase des Verzögerungstakts 138 der des Schiebetakts 152 ange­ paßt ist oder nicht, beendet ist, sendet die Ergeb­ nisbeurteilungseinheit 58 ein Beurteilungsendsignal 174, welches anzeigt, daß die Ergebnisbeurteilungs­ einheit 58 für die nächste Beurteilung bereit ist, zu der Folgesteuereinheit 60. Die Versetzungserfassungs­ heit 64 gibt ein Versetzungserfassungssignal, welches anzeigt, ob die Phase des Verzögerungstakts 138 durch einen vorbestimmten Bezugspfad in der variablen Ver­ zögerungsschaltung 10 erzeugt wird oder nicht, zu der Ergebnisbeurteilungseinheit 58 und der Phasenände­ rungs-Steuereinheit 62 aus. Bei diesem Ausführungs­ beispiel ist der Bezugspfad als der minimale Verzöge­ rungspfad gesetzt, welcher das Eingangssignal mit der minimalen Verzögerungszeit verzögert. In der in Fig. 1 gezeigten variablen Verzögerungsschaltung 10 ist dies äquivalent mit dem Pfad, der erhalten wird, wenn alle Auswahlvorrichtungen 14a, 14b, 14c, . . . 14n das Eingangssignal "1" auswählen.
Wenn das Versetzungssignal anzeigt, daß die Phase des Verzögerungstakts 138, der durch den minimalen Verzö­ gerungspfad erzeugt wird, hierdurch erfaßt wird, gibt die Ergebnisbeurteilungseinheit 58 ein Pfadänderungs­ signal 158 aus, welches verlangt, daß die Linearisie­ rungsspeicher-Steuereinheit 66 den Verzögerungspfad ändert, basierend auf dem Beurteilungsergebnissignal 162.
Die Phasenänderungs-Steuereinheit 62 gibt ein Pha­ senänderungssignal 156 zu der Schiebetakt- Zuführungseinheit 52 aus, welches verlangt, daß die Phase des Schiebetakts 152 geändert wird gemäß dem von der Ergebnisbeurteilungseinheit 58 gelieferten Beurteilungsergebnissignal 162 und einem von der Ver­ setzungserfassungseinheit 64 gelieferten Versetzungs­ erfassungssignal 170. Die Phasenänderungs- Steuereinheit 62 gibt ein Beurteilungsfreigabesignal 168 zu der Ergebnisbeurteilungseinheit 58 aus, wel­ ches bestimmt, daß ein Bestimmungsprozess darüber, ob die Phase des Verzögerungstakts 138 der des Schiebe­ takts 152 angepaßt ist oder nicht, gestartet werden kann.
Die Linearisierungsspeicher-Steuereinheit 66 spei­ chert einen Verzögerungspfad, der den Verzögerungs­ pfad mit einem gewünschten Verzögerungswert spezifi­ ziert, in dem Linearisierungsspeicher 16 auf der Grundlage des Beurteilungsergebnissignals 162, wel­ ches anzeigt, daß die Phase des Verzögerungstakts 138 identisch mit der des Schiebetakts 152 ist. Darüber hinaus gibt auf der Grundlage eines von der Ergebnis­ beurteilungseinheit 58 gelieferten Pfadänderungs­ signals 158, das die Änderung des Verzögerungspfades verlangt, die Linearisierungsspeicher-Steuereinheit 66 Verzögerungspfaddaten 160 zu der variablen Verzö­ gerungsschaltung 10 aus. Darüber hinaus gibt die Li­ nearisierungsspeicher-Steuereinheit 66 ein die auto­ matische Linearisierung beendendes Signal 178 (wel­ ches in den Figuren einfach als Autolinearisierungs- Endsignal bezeichnet ist) zu der Folgesteuereinheit 60 aus, sobald die Verzögerungspfaddaten in dem ge­ samten Adressenraum des Linearisierungsspeichers 160 gespeichert sind.
Die Folgesteuereinheit 60 liefert das Zählfreigabesi­ gnal 166, welches dem Vergleichssignalzähler 56 an­ zeigt, daß das von der Phasenvergleichseinheit 50 ge­ lieferte Vergleichssignal 154 gezählt werden soll, zu dem Vergleichssignalzähler 56 auf der Grundlage des Beurteilungsendsignals 174, des Phasenverriegelungs­ signals 172 und des Signals 178 für eine automatische Beendigung der Linearisierung. Beispielsweise kann, nachdem bestätigt ist, daß der Verzögerungspfad nicht bestimmt wurde, die Phase des Schiebetakts 152 stabil ist, und daß die Ergebnisbeurteilungseinheit 58 in der Lage zur Beurteilung des nächsten ist, die Folge­ steuereinheit 60 das Zählfreigabesignal 166 zu dem Vergleichssignalzähler 56 liefern.
Die Folgesteuereinheit 60 kann einen nicht gezählten enthalten, welche die Anzahl der Impulse des Schiebe­ takts 152 zählt. Die Folgesteuereinheit 60 gibt den Vergleichszählwert 176 aus, welcher durch Messen der Anzahl von Impulsen des Schiebetakts 152 während der Zuführungsperiode des Zählfreigabesignals 166 erhal­ ten wurde, nachdem die Zuführung des Zählfreigabesi­ gnals 166 angehalten ist. Die Folgesteuereinheit 60 gibt ein Beurteilungsstartsignal 182 zu der Ergebnis­ beurteilungseinheit 58 aus, welches den Beginn der Beurteilung der Anpassung/Nichtanpassung der Phase verlangt.
Durch Ausbildung der Verzögerungszeit- Beurteilungsvorrichtung 48 gemäß dem vorliegenden Ausführungsbeispiel kann die Kombination von Verzöge­ rungselementen (12a bis 12n) der variablen Schaltung mit einem gewünschten Verzögerungswert jeweils in dem Linearisierungsspeicher 16 gespeichert werden. Der Zeitgenerator 42 wählt den Verzögerungspfad mit dem durch das Zeitsetzsignal 134 spezifizierten Verzöge­ rungswert aus auf der Grundlage der in dem Lineari­ sierungsspeicher 16 gespeicherten Verzögerungspfadda­ ten und liefert den durch das Zeitsetzsignal 134 spe­ zifizierten Verzögerungstakt 138 zu der Wellenform- Formungsvorrichtung 34.
Die Schiebetakt-Zuführungseinheit 52 muß einen Schie­ betakt 152 mit einem vorbestimmten Schiebewert erzeu­ gen. Jedoch könnte ein Schiebetakt 152 mit einem ge­ genüber dem vorbestimmten Verschiebewert unterschied­ lichen Verschiebewert erzeugt werden aufgrund von Herstellungsunregelmäßigkeiten.
Fig. 6A zeigt die Beziehung zwischen der Anzahl von Anforderungen für die durch das Phasenänderungssignal 156 spezifizierte Phasenverschiebung, d. h. der Anzahl von Impulsen des Phasenänderungssignals 156, und dem bei dem Schiebetakt 152 erzeugten Phasenverschiebe­ wert. Die mit A bezeichnete gerade Linie zeigt die Beziehung zwischen der idealen Anzahl der Phasen­ schiebeanforderungen und dem Verschiebewert an, wel­ che dann einen wünschenswerten Fall bedeutet, wenn bei einer Anzahl von Phasenschiebeanforderungen gleich 1 auch der Verschiebewert gleich 1 ist. In der mit B bezeichneten geraden Linie ist der Phasenschie­ bewert größer im Vergleich zur Linie A, während in der mit C bezeichneten geraden der Phasenschiebewert geringer ist im Vergleich zur Linie A. Wenn die Be­ ziehung zwischen der Anzahl von Phasenschiebeanforde­ rungen und dem Phasenschiebewert wie durch die Linie A oder die Linie B gezeigt ist, muß die Linie A oder die Linie B so ausgerichtet werden, daß sie dicht an die Linie A gelangt.
Fig. 6B zeigt, wie die gerade Linie B ausgerichtet wird. Um die gerade Linie B auszurichten, richtet ge­ mäß Fig. 6B die Verzögerungszeit- Beurteilungsvorrichtung 48 die gerade Linie B aus, indem der Phasenschiebewert unter Verwendung der An­ zahl von vorbestimmten Phasenschiebeanforderungen verringert wird. Fig. 6C zeigt, wie die gerade Linie C ausgerichtet wird. Um die gerade C auszurichten, richtet gemäß Fig. 6C die Verzögerungszeit- Beurteilungsvorrichtung 48 die gerade Linie C aus, indem der Phasenschiebewert unter Verwendung der An­ zahl von vorbestimmten Phasenschiebeanforderungen er­ höht wird.
Fig. 7 ist ein Blockschaltbild, das die Schiebetakt- Zuführungseinheit 52 gemäß einem vorliegenden Ausfüh­ rungsbeispiel zeigt. Die Schiebetakt- Zuführungseinheit 52 umfaßt eine Auswahlvorrichtung 22a, eine Auswahlvorrichtung 22b, eine Auswahlvor­ richtung 22c, ein ODER-Glied 27, eine Schiebetakt- Korrektureinheit 68, einen Schiebetaktgenerator 70, eine Phasenverriegelungs-Warteeinheit, einen Addierer 74 und ein Phasenschiebe-Setzregister 76.
In dieser Beschreibung werden die Ausdrücke "Ausrich­ ten" und "Korrigieren" miteinander auswechselbar ver­ wendet.
Die Schiebetakt-Korrektureinheit 68 ist vorgesehen, um den Fehler zu korrigieren, der zwischen einen ver­ schobenen Wert, welcher durch das Phasenänderungs­ signal 156 spezifiziert ist, und dem in dem tatsäch­ lichen Schiebetakt 152 bewirkt ist. Um die in Fig. 6B gezeigte Korrektur durchzuführen, wählt die Schiebe­ takt-Korrektureinheit 68 ein Eingangssignal 0 einer Auswahlvorrichtung 22c und ein Korrekturwert "0" wird über einen Eingang 1 der Auswahlvorrichtung 22b zu dem Addierer 74 ausgegeben. Um die in Fig. 6C gezeig­ te Korrektur durchzuführen, wählt die Schiebetakt- Korrektureinheit 68 einen Eingang 1 der Auswahlvor­ richtung 22c aus, so daß ein Korrekturwert "2" über den Eingang 2 der Auswahlvorrichtung 22b zu dem Ad­ dierer 74 ausgegeben wird. In dem Fall, in welchem keine Korrektur nötig ist, wählt die Schiebetakt- Korrektureinheit 68 einen Eingang 0 der Auswahlvor­ richtung 22b, so daß ein Phasenschiebewert "1" zu dem Addierer 74 ausgegeben wird.
Der Addierer 74 summiert einen von der Auswahlvor­ richtung 22b ausgegeben Wert und einen von dem Pha­ senschiebe-Setzregister 76 ausgegeben Setzwert, so daß der so summierte Wert zu einem Eingang 1 der Aus­ wahlvorrichtung 22a ausgegeben wird. Daher wird gemäß dem vorliegenden Ausführungsbeispiel in dem Fall, in welchem keine Korrektur erforderlich ist, eine Phase des Schiebetaktes 152 um eine Verschiebung erhöht.
Die Auswahlvorrichtung 22a ist so vorgesehen, daß zwei Einstellungen ausgewählt werden können, wobei eine Einstellung derart ist, daß der verschobene Wert einer Phase des Phasenschiebetakts 152 automatisch gesetzt wird, während eine andere Einstellung derart ist, daß sie manuell gesetzt wird unter Verwendung einer Prüfsteuervorrichtung (nicht gezeigt), welche eine gesamte Halbleiterprüfvorrichtung steuert. In dem Fall, in welchem der verschobene Wert der Phase des Schiebetakts 152 automatisch gesetzt wird, wird der Eingang 1 der Auswahlvorrichtung 22a ausgewählt. Somit speichert das Phasenschiebe-Setzregister 76 ei­ nen Ausgangswert des Addierers 74. Das Phasenschiebe- Setzregister 76 gibt den gespeicherten Setzwert zu dem Schiebetaktgenerator 70 zu dem Zeitpunkt des durch das ODER-Glied 26 gelieferten Phasenänderungs­ signals 156 aus. Der Schiebetaktgenerator 70 erzeugt einen Schiebetakt, dessen Phase verschoben ist, ba­ sierend auf dem von dem Phasenschiebe-Setzregister 76 gelieferten Setzwert. Die Periode des Schiebetaktes 152 ist vorzugsweise ein integrales Vielfaches von der des Bezugstaktes 130 und ist größer als der Ver­ zögerungswert der variablen Verzögerungsschaltung 10.
In dem Fall, in welchem der verschobene Wert der Pha­ se des Schiebetakts 152 unter Verwendung der Prüf­ steuervorrichtung (nicht gezeigt) manuell gesetzt wird, wird der Eingang 0 der Auswahlvorrichtung 22a ausgewählt. Ein Setzwert WDATA wird von der Prüfsteu­ ervorrichtung (nicht gezeigt) geliefert und über den Eingang 0 der Auswahlvorrichtung 22a in dem Phasen­ schiebe-Setzregister 76 gespeichert. Der in dem Pha­ senschiebe-Setzregister 76 gespeicherte Setzwert wird zu dem Schiebetaktgenerator 70 zu dem Zeitpunkt eines über das ODER-Glied 26 eingegebenen WCMD-Signals aus­ gegeben.
Wenn eine vorbestimmte Zeitperiode nach dem Zeitpunkt verstreicht, zu welchem das Phasenänderungssignal 156 geliefert wurde, gibt die Phasenverriegelungs- Warteeinheit 72 zu der Folgesteuereinheit 60 ein Pha­ senverriegelungssignal 172, welches anzeigt, daß der Schiebetakt 152 einen Verschiebewert hat, der durch den von dem Phasenschiebe-Setzregister 76 gelieferten Setzwert spezifiziert ist.
Fig. 8 ist ein Blockschaltbild, das ein Ausführungs­ beispiel des Phasenkomparators 50 zeigt. Der Phasen­ komparator 50 umfaßt ein Flip Flop 96 und ein UND- Glied 21. Das Flip Flop 96 nimmt einen Spannungswert auf, der an einem D-Anschluß (Dateneingabebereich) des Flip Flops 96 gegeben ist durch den von der va­ riablen Verzögerungsschaltung 10 ausgegebenen Verzö­ gerungstakt 138 zu dem Zeitpunkt der ansteigenden Kante eines Impulses des von der Schiebetakt- Zuführungseinheit 52 gelieferten Schiebetakts 152, und gibt seinen logischen Wert von einem Q-Anschluß des Flip Flop 96 aus. Das Flip Flop 96 kann den Schiebetakt 152 an dem Dateneingabebereich des Flip Flops aufnehmen, und es kann den Verzögerungstakt 138 an einem Takteingabebereich des Flip Flops 96 aufneh­ men. Das UND-Glied 21 gibt eine logische Multiplika­ tion eines von dem Flip Flop 96 ausgegebenen Aus­ gangswertes und eines logischen Wertes, welcher den Schiebetakt 152 umkehrt, in derselben Periode wie den Schiebetakt 152 aus.
Die Fig. 9A, 9B und 9C sind Zeitdiagramme, die den Zeitverlauf des Schiebetakts 152, des Verzögerungs­ takts 138 und des Vergleichssignals 154 in dem mit Bezug auf Fig. 8 beschriebenen Phasenkomparator 50 zeigen. Fig. 9A und Fig. 9B zeigen, daß eine Phase des Verzögerungstakts 138 derjenigen des Schiebetakts 152 nicht angepaßt ist. Fig. 9C zeigt, daß eine Phase des Verzögerungstakts 138 der des Schiebetakts 152 angepaßt ist. In diesen Zeitdiagrammen ist die Peri­ ode des Schiebetakts 152 das Zweifache von der des Bezugstaktes 130. In dem Fall von Fig. 9A ist der ge­ zählte Wert 164 gleich der Anzahl von Impulsen in dem Schiebetakt 152 in der Periode, während der ein Zähl­ freigabesignal 166 geliefert wird. In dem Fall von Fig. 9B wird der gezählte Wert 164 gleich 0.
Andererseits gibt in dem Fall von Fig. 9C das Flip Flop 96 einen logischen Wert aus, der auf einem Span­ nungswert des Verzögerungstakts 138 in einer Im­ pulsanstiegsperiode des Verzögerungstakts 138 ba­ siert. Somit wird das Vergleichssignal 154 unbe­ stimmt, d. h. der logische Wert von entweder "1" oder "0" ist nicht fest bestimmt. Somit ist er nicht kon­ stant "1" oder "0". Das Verhältnis, welches der logi­ sche Wert "1" oder "0" gegenüber den von dem Flip Flop 96 ausgegebenen logischen Werten einnimmt, wird bestimmt durch eine Schwelle des Flip Flop 96. Wenn somit der gezählte Wert 164, der durch Zählen der Vergleichssignale 154 erhalten wurde, innerhalb eines vorbestimmten Bereichs ist, stellt eine Ergebnisbeur­ teilungseinheit 58, daß die Phase des Verzögerungs­ taktes 138 der des Schiebetakts 152 angepaßt ist. Wenn beispielsweise der Vergleichszählwert 176 gleich 100 ist, kann der vorbestimmte Bereich auf 1 bis 99 gesetzt werden.
Fig. 10 ist ein Blockschaltbild, das ein Ausführungs­ beispiel der Ergebnisbeurteilungseinheit 58 zeigt. Die in Fig. 10 gezeigten Konfigurationen, die diesel­ ben Bezugszahlen wie in Fig. 5 aufweisen, haben die­ selbe oder eine ähnliche Funktion und Arbeitsweise entsprechend denen in Fig. 5. Die Ergebnisbeurtei­ lungseinheit 58 weist auf: eine erste Beurteilungs­ einheit 78; eine zweite Beurteilungseinheit 80; eine dritte Beurteilungseinheit 82; eine Phasenanpassungs- Beurteilungseinheit 84; und eine Beurteilungsergeb­ nissignal-Ausgabeeinheit 86. Die erste Beurteilungs­ einheit 78 enthält: Größenkomparatoren 88a und 88b; ein Maximalgrenzenregister 108a; und ein Minimalgren­ zenregister 108b. Die zweite Beurteilungseinheit 80 enthält ein J-K-Flip Flop 90a und ein ENOR-Glied 92. die dritte Beurteilungseinheit 82 enthält ein J-K- Flip Flop 90b und ein NOR-Glied 94. Die Phasenanpas­ sungs-Beurteilungseinheit 84 enthält: UND-Glieder 20a, 20b und 20c; ein ODER-Glied 27; und ein Beurtei­ lungsschaltungs-Auswahlregister 110. Die Beurtei­ lungsergebnissignal-Ausgabeeinheit 86 enthält UND- Glieder 20d und 20e.
Wenn der von der Vergleichssignal-Zähleinheit 56 ge­ lieferte gezählte Wert innerhalb des in Verbindung mit Fig. 9 beschriebenen vorbestimmten Bereichs ist, stellt die erste Beurteilungseinheit 78 fest, daß die Phase des Verzögerungstaktes 138 der des Schiebetak­ tes 152 angepaßt ist. Das Maximalgrenzenregister 108a speichert einen oberen Grenzwert, der eine obere Grenze des vorbestimmten Bereichs anzeigt. Der Grö­ ßenkomparator 88a vergleicht den von der Vergleichs­ signal-Zähleinheit 56 gelieferten gezählten Wert 164 mit dem in dem Maximalgrenzenregister 108a gespei­ cherten oberen Grenzwert, so daß der logische Wert "1" ausgegeben wird, wenn der gezählte Wert 164 ge­ ringer ist als der in dem Maximalgrenzenregister 108a gespeicherte obere Grenzwert.
Das Minimalgrenzenregister 108b speichert einen unte­ ren Grenzwert des vorbestimmten Bereichs. Der Größen­ komparator 88b vergleicht den von der Vergleichs­ signal-Zähleinheit 56 gelieferten gezählten Wert 164 mit dem im Minimalgrenzenregister 108b gespeicherten unteren Grenzwert, so daß der logische Wert "1" aus­ gegeben wird, wenn der gezählte Wert 164 größer als der im Minimalgrenzenregister 108b gespeicherte unte­ re Grenzwert. Wenn beispielsweise der vorbestimmte Bereich so eingestellt ist, daß er größer als 1 und geringer als 99 ist, wird 99 in dem Maximalgrenzenre­ gister 108a gespeichert, während 1 in dem Minimal­ grenzenregister 108b gespeichert wird.
Das UND-Glied 20a gibt eine logische Multiplikation der Ausgangswerte der Größenkomparatoren 88a und 88b und des Ausgangswertes des Beurteilungsschaltungs- Auswahlregisters 110 über das ODER-Glied 27 zu der Beurteilungsergebnissignal-Ausgabeeinheit 86 aus. Wenn angenommen wird, daß die Ausgangswerte beider Größenkomparatoren 88a und 88b gleich "1" und der Ausgangswert des Beurteilungsschaltungs- Auswahlregisters 110 gleich "1" sind, dann wird fest­ gestellt, daß die Phase des Verzögerungstaktes 138 der des Schiebetaktes 152 angepaßt ist.
Das UND-Glied 20d gibt zu einer Linearisierungsspei­ cher-Steuereinheit 66 der Phasenänderungs- Steuereinheit 62 und der Versetzungserfassungseinheit 64 das Beurteilungsergebnissignal 162 aus, welches die logische Multiplikation von (1), (2) und (3) ist, wobei
  • 1. ein Ausgangswert des ODER-Glieds 27,
  • 2. ein von der Phasenänderungs-Steuereinheit 62 ge­ liefertes Beurteilungsfreigabesignal 168, und
  • 3. ein von der Folgesteuereinheit 60 geliefertes Beurteilungsstartsignal 182
sind.
Das UND-Glied 20e gibt jeweils zu der Folgesteuerein­ heit 60 und Linearisierungsspeicher-Steuereinheit 66 ein Beurteilungsendsignal 174 und das Pfadänderungs­ signal 158 aus, welche die logischen Multiplikationen von (4), (5), (6) und (7) sind, wobei
  • 1. ein invertierter Wert des Ausgangswertes des ODER-Glieds 27,
  • 2. ein von der Versetzungserfassungseinheit 64 ge­ liefertes Versetzungserfassungssignal 170,
  • 3. das von der Phasenänderungs-Steuereinheit 62 ge­ lieferte Beurteilungsfreigabesignal 168, und
  • 4. das von der Folgesteuereinheit 60 gelieferte Be­ urteilungsstartsignal 182
sind.
Die zweite Beurteilungseinheit 80 stellt fest, daß die Phase des Verzögerungstaktes 138 der des Schiebe­ taktes 152 angepaßt ist, wenn der gezählte Wert der Impulsanzahl des Vergleichssignals 154 gleich 0 ist (d. h. der gezählte Wert 164 ist 0) in der vorbestimm­ ten Periode, während welcher das Zählfreigabesignal 166 geliefert wird, und der gezählte Wert der Im­ pulsanzahl des Vergleichssignals 154 in der letzteren Periode wird der Vergleichszählwert 176, welcher gleich der Impulsanzahl des Schiebetaktes 152 ist, der zu der Phasenvergleichseinheit 50 geliefert wird in der Periode, während der das Zählfreigabesignal 166 zu der Vergleichssignal-Zähleinheit 56 geliefert wird.
Darüber hinaus stellt die dritte Beurteilungseinheit 82 fest, daß die Phase des Verzögerungstaktes 138 der des Schiebetaktes 152 angepaßt ist, wenn der gezählte Wert der Impulsanzahl des Vergleichssignals 154 der Vergleichszählwert 176 in der vorbestimmten Periode, während der das Zählfreigabesignal 166 zugeführt wird, ist, und der gezählte Wert der Impulsanzahl des Vergleichssignals 154 in der letzteren Periode wird 0.
Wenn der gezählte Wert 164 dem Vergleichszählwert 176 angepaßt ist, gibt das ENOR-Glied 92 den logischen Wert "1" zu dem UND-Glied 20b, einem K-Eingang des J- K-Flip Flops 90a und einem J-Eingang des J-K-Flip Flops 90b aus. Dann gibt das J-K-Flip Flop 90b den logischen Wert "1" zu dem UND-Glied 20c zu der Zeit des Beurteilungsstartsignals 182.
Wenn der gezählte Wert 164 gleich 0 ist, gibt das NOR-Glied 94 den logischen Wert "1" zu dem UND-Glied 20c, einem J-Eingang des J-K-Flip Flops 90a und einem K-Eingang des J-K-Flip Flops 90b aus. Dann gibt das J-K-Flip Flop 90b den logischen Wert "1" zu dem UND- Glied 20b zu der Zeit des Beurteilungsstartsignals 182 aus.
Wenn der Ausgangswert des J-K-Flip Flops 90a der lo­ gische Wert "1" ist und der Ausgangswert des ENOR- Glieds 92 der logische Wert "1" wird, stellt die zweite Beurteilungseinheit 80 fest, daß die Phase des Verzögerungstaktes 138 der des Schiebetaktes 152 an­ gepaßt ist.
Wenn der Ausgangswert des J-K-Flip Flops 90b der lo­ gische Wert "1" ist und der Ausgangswert des NOR- Glieds 94 der logische Wert "1" wird, stellt die dritte Beurteilungseinheit 82 fest, daß die Phase des Verzögerungstaktes 138 der des Schiebetakts 152 ange­ paßt ist.
Das Beurteilungsschaltungs-Auswahlregister 110 gibt ein Signal zu den UND-Gliedern 20a, 20b und 20c aus, das irgendwelche der Beurteilungen der ersten Beur­ teilungseinheit 78, der zweiten Beurteilungseinheit 80 und der dritten Beurteilungseinheit 82 wirksam ist (sind). Es ist bevorzugt, daß die erste Beurteilungs­ einheit 78 und die zweite Beurteilungseinheit 80 wirksam sind, wenn das Versetzungserfassungssignal 170 den logischen Wert "0" hat, während die erste Be­ urteilungseinheit 78 und die dritte Beurteilungsein­ heit 82 wirksam sind, wenn das Versetzungserfassungs­ signal 170 den logischen Wert "1" hat.
Fig. 11A und Fig. 11B zeigen Zeitverläufe des Verzö­ gerungstakts 138 und des Schiebetakts 152, wenn die in Verbindung mit Fig. 10 beschriebene zweite Beur­ teilungseinheit 80 feststellt, daß die Phase des Ver­ zögerungstakts 138 der des Schiebetakts 152 angepaßt ist.
Fig. 11A zeigt den Zeitverlauf des Schiebetakts 152 und des Verzögerungstakts 138 in einer bestimmten Pe­ riode. Wenn die Phase des Schiebetakts 152 und die des Verzögerungstakts 138 wie in Fig. 11A gezeigt sind, ist der gezählte Wert 164 gleich 0. Somit wird festgestellt, daß die Phase des Verzögerungstaktes 138 nicht der des Schiebetaktes 152 angepaßt ist.
Auf der Grundlage der obigen Feststellung, daß keine Phasenanpassung vorliegt, wird die Phase des Schiebe­ taktes 152 geändert. Wenn der Verschiebewert des Schiebetakts 152 bei jeder Änderung relativ groß ist, wird ein Zeitverlauf wie in Fig. 11B gezeigt erhal­ ten, wodurch der gezählte Wert 164 dem Vergleichs­ zählwert 176 gleicht. Wenn der gezählte Wert 164 sich von 0 auf den Vergleichszählwert 176 ändert, stellt die zweit Beurteilungseinheit 80 fest, daß die Phase des Verzögerungstakts 138 der des Schiebetakts 152 angepaßt ist.
Fig. 12A und Fig. 12B zeigen Zeitverläufe des Verzö­ gerungstakts 138 und des Schiebetakts 152, wenn die in Verbindung mit Fig. 10 beschriebene dritte Beur­ teilungseinheit 82 feststellt, daß die Phase des Ver­ zögerungstakts 138 der des Schiebetakts 152 angepaßt ist.
Fig. 12A zeigt die Zeitverläufe des Schiebetakts 152 und des Verzögerungstakts 138 in einer bestimmten Pe­ riode. Wenn die Phase des Schiebetakts 152 und die des Verzögerungstakts 138 die in Fig. 12A gezeigten sind, wird der gezählte Wert 164 gleich dem Ver­ gleichszählwert 176. Somit wird festgestellt, daß die Phase des Verzögerungstakts 138 nicht der des Schie­ betakts 152 angepaßt ist.
Auf der Grundlage der obigen Feststellung, daß keine Phasenanpassung vorliegt, wird der Verzögerungspfad geändert. Wenn der Verschiebewert des Verzögerungs­ pfades sich in großem Maße ändert, wird ein Zeitver­ lauf wie in Fig. 12B gezeigt erhalten, wodurch der gezählte Wert 164 gleich 0 wird. Wenn der gezählte Wert 164 sich von dem Vergleichszählwert 176 auf 0 ändert, stellt die dritte Beurteilungseinheit 82, daß die Phase des Verzögerungstakts 138 der des Schiebe­ takts 152 angepaßt ist.
Fig. 13 ist ein Blockschaltbild, das ein Ausführungs­ beispiel der Phasenänderungs-Steuereinheit 62 zeigt. Die in Fig. 13 gezeigten Konfigurationen, welche mit denselben Bezugszahl wie in Fig. 5 bezeichnet sind, weisen dieselbe oder ähnliche Funktion und Arbeits­ weise entsprechend denen in Fig. 5 auf. Die Phasenän­ derungs-Steuereinheit 62 enthält NAND-Glieder 100a und 100b sowie eine Phasenvergleichsintervall- Zähleinheit 98.
Das Versetzungserfassungssignal 170 wird in die Pha­ senvergleichsintervall-Zähleinheit 98 und das NAND- Glied 100b eingegeben. Wenn der logische Wert "0" an­ zeigt, daß das Versetzungserfassungssignal 170 nicht die Phase des durch den Minimalverzögerungspfad er­ zeugten Verzögerungstakts erfaßt, liefert die Pha­ senänderungs-Steuereinheit 62 ein Phasenänderungs­ signal 156 zu dem Schiebetaktgenerator 52, welches verlangt, daß die Phase des Schiebetakts 152 geändert wird.
Wenn das Versetzungserfassungssignal 170 den logi­ schen "1" hat, werden Daten einer gewünschten Verzö­ gerungszeit durch die Phasenvergleichsintervall- Zähleinheit 98 geladen. Wenn beispielsweise die Phase des Schiebetakts um einen Wert entsprechend 10 ps verschoben wird und dann eine Phase äquivalent 2 ps durch einen Schiebegang verschoben wird, wird 5 in den Zähler geladen und jedesmal, wenn das Phasenände­ rungssignal 156 (ein Impuls) ausgegeben wird, herun­ tergezählt. Wenn der gezählte Wert gleich 0 wird, liefert die Phasenvergleichsintervall-Zähleinheit 98 ein Beurteilungsfreigabesignal 168 zu der Ergebnisbe­ urteilungseinheit 58, welches anzeigt, daß das Pha­ senänderungssignal 156, welches verlangt, daß die Phase des Schiebetakts 152 um den gewünschten Verzö­ gerungswert verschoben wird, ausgegeben wird (logi­ scher Wert "1"). Wenn das Beurteilungsergebnissignal 162, welches anzeigt (durch den logischen Wert "1"), daß die Phase des Verzögerungstakts 138 der des Schiebetakts 152 angepaßt ist, in die Phasenver­ gleichsintervall-Zähleinheit 98 eingegeben wird, wer­ den Daten betreffend die neu gewünschte Verzögerungs­ zeit durch die Phasenvergleichsintervall-Zähleinheit 98 in den Zähler geladen. Dann gibt die Phasenände­ rungs-Steuereinheit 62 das Phasenänderungssignal 156 in die Schiebezuführungseinheit 52 aus.
Fig. 14 ist ein Blockschaltbild, das ein Ausführungs­ beispiel der Linearisierungsspeicher-Steuereinheit 66 zeigt. Die in Fig. 14 gezeigten Konfigurationen, die mit denselben Bezugszahlen wie in Fig. 5 bezeichnet sind, weisen dieselbe oder eine ähnliche Funktion und Arbeitsweise entsprechend denen in Fig. 5 auf. Die Linearisierungsspeicher-Steuereinheit 66 weist auf: ein Verzögerungselement 13; einen Linearisierungs­ speicher 16; ein UND-Glied 29; Auswahlvorrichtungen 23a und 23b; einen Adressengenerator 102; einen Ver­ zögerungspfad-Datengenerator 104; ein Auswahlregi­ ster; und einen Inverter 116.
Das Auswahlregister 106 ist vorgesehen, um die Ein­ gangsanschlüsse der Auswahlvorrichtung 23a und der Auswahlvorrichtung 23b zu schalten. Währen einer Prü­ fung der Halbleitervorrichtung werden ein Eingangs­ signal "1" der Auswahlvorrichtung 23a und ein Ein­ gangssignal "0" der Auswahlvorrichtung 23b ausgewählt auf der Grundlage der Daten des Auswahlregisters 106. Während der Prüfung der Halbleitervorrichtung wird die Adresse, welche die Verzögerungspfaddaten mit ei­ nem gewünschten Verzögerungswert speichert, über die Auswahlvorrichtung 23a zu dem Linearisierungsspeicher 16 geliefert. Der Linearisierungsspeicher 16 gibt die an der Adresse gespeicherten Verzögerungspfaddaten 160 zu der variablen Verzögerungsschaltung 10 aus.
Während der Beurteilung des Verzögerungspfads werden ein Eingangssignal "0" der Auswahlvorrichtung 23a und ein Eingangssignal "1" der Auswahlvorrichtung 23b auf der Grundlage von Daten des Auswahlregisters 106 aus­ gewählt. Ein Pfadänderungssignal 158 wird in den Ver­ zögerungspfadgenerator 104 eingegeben. Wenn das Pfa­ dänderungssignal 158 zu dem Verzögerungspfadgenerator 104 geliefert, erzeugt der Verzögerungspfadgenerator 104 Daten, welche den Verzögerungspfad spezifizieren, um zu einem Dateneingang Dn des Linearisierungsspei­ chers 16 und dem Eingang 1 der Auswahlvorrichtung 23b geliefert zu werden.
Der Adressengenerator 102 gibt die Adresse, die die Verzögerungspfaddaten speichert, über die Auswahlvor­ richtung 23a zu einem Adresseneingang An des Lineari­ sierungsspeichers 16 aus, basierend auf dem Beurtei­ lungsergebnissignal 162 (logischer Wert "1"), welches anzeigt, daß die Phasen angepaßt sind. Da das Beur­ teilungsergebnissignal 162 über das Verzögerungsele­ ment 13 in den Adressengenerator 102 eingegeben wird, wird das Beurteilungsergebnissignal 162 um den Verzö­ gerungswert des Verzögerungselements 13 verzögert. Hierdurch gibt, nachdem die Verzögerungspfaddaten in dem Linearisierungsspeicher 16 gespeichert sind, der Adressengenerator 102 als nächstes eine Adresse aus, um die Verzögerungspfaddaten zu speichern.
Wenn das Beurteilungsergebnissignal 162 die Anpassung der Phasen anzeigt (logischer Wert "1"), speichert der Linearisierungsspeicher 16 die Verzögerungspfad­ daten, welche an dem Dateneingang Dn des Linearisie­ rungsspeichers 16 eingegeben werden, an einer Adres­ se, die durch eine Adresse An des Linearisierungs­ speichers 16 spezifiziert ist.
Wenn die Verzögerungspfaddaten in allen Adressenräu­ men des Linearisierungsspeichers 16 gespeichert sind, gibt das UND-Glied 29 ein Signal 178 über die Beendi­ gung der automatischen Linearisierung zu der Folge­ steuereinheit 60 aus, welches anzeigt, daß die Beur­ teilung des Verzögerungspfades beendet ist. Bei dem vorliegenden Ausführungsbeispiel wird die logische Multiplikation der 5 Bit-Adresse genommen. Wenn somit 32 Verzögerungspfade in dem Linearisierungsspeicher 16 gespeichert sind, wird das Signal 178 über die Be­ endigung der automatischen Linearisierung ausgegeben.
Fig. 15 ist ein Flußdiagramm, welches ein Verzöge­ rungspfad-Erfassungsverfahren durch eine Verzöge­ rungszeit-Beurteilungsvorrichtung 48 gemäß dem vor­ liegenden Ausführungsbeispiel beschreibt. Die in Fig. 14 gezeigten Konfigurationen, welche dieselben Be­ zugszahlen wie in Fig. 5 tragen, weisen dieselbe oder eine ähnliche Funktion und Arbeitsweise entsprechend denen in Fig. 5 auf. Nachfolgend wird ein Verfahren zum Erfassen von Verzögerungspfaden mit vorbestimmten Verzögerungswerten für jede Konstruktion beschrieben.
Im Schritt 300 wird der minimale Verzögerungspfad der variablen Verzögerungsschaltung 10 ausgewählt. Im Schritt 301 vergleicht der Phasenkomparator 50 eine Phase des Verzögerungstakts 138 und die des Schiebe­ takts 152 und gibt das Vergleichssignal 154 aus (Pha­ senvergleichsschritt).
Im Schritt 302 wird auf der Grundlage des Vergleichs­ signals 154 festgestellt, ob die Phase des Verzöge­ rungstakts 138 der des Schiebetakts 152 angepaßt ist oder nicht. Dann wird das Beurteilungsergebnissignal 162 zu der Phasenänderungs-Steuereinheit 62, der Ver­ setzungserfassungseinheit 64 und der Linearisierungs­ speicher-Steuereinheit 66 ausgegeben (Beurteilungs­ schritt).
Wenn die Phase des Verzögerungstakts 138 der des Schiebetakts 152 nicht angepaßt ist, gibt die Pha­ senänderungs-Steuereinheit 62 das Phasenänderungs­ signal 156 zu der Schiebetakt-Zuführungseinheit 52 im Schritt 303 aus. Die Schiebetakt-Zuführungseinheit 52 verschiebt die Phase des Schiebetakts 152 auf der Grundlage des Phasenänderungssignals 156 (Phasen­ schiebeschritt). Der Schiebetakt 152, dessen Phase um einen vorbestimmten Wert verschoben ist, wird wieder im Schritt 301 mit der Phase des Verzögerungstakts 138 verglichen. Der Phasenvergleichsschritt (Schritt 302) wird wiederholt, bis die Phase des Verzögerungs­ takts 138 der des Schiebetakts 152 angepaßt ist.
Wenn die Phase des Verzögerungstakts 138 der des Schiebetakts 152 angepaßt ist, gibt die Versetzungs­ erfassungseinheit 64 ein Versetzungserfassungssignal 170 (logischer Wert "1") zu der Ergebnisbeurteilungs­ einheit 58 und der Phasenänderungs-Steuereinheit 62 aus. Dann speichert im Schritt 304 die Linearisie­ rungsspeicher-Steuereinheit 66 die Verzögerungspfad­ daten über den Minimalverzögerungspfad in dem Linea­ risierungsspeicher 16 (Versetzungserfassungsschritt). Danach erhöht die Linearisierungsspeicher- Steuereinheit 66 die Adresse des Linearisierungsspei­ chers 16. Die Phasenänderungs-Steuereinheit gibt zu der Schiebetakt-Zuführungseinheit 52 das Phasenände­ rungssignal 156 aus, welches die Änderung der Phase des Schiebetakts 152 verlangt, basierend auf dem Be­ urteilungsergebnissignal 162 und dem Versetzungser­ fassungssignal 170, das die Anpassung der Phasen an­ zeigt.
Im Schritt 305 gibt die Schiebetakt-Zuführungseinheit 52 einen Schiebetakt 152 aus, dessen Phase basierend auf dem Phasenänderungssignal 156 um einen vorbe­ stimmten Wert verschoben ist (Phasenschiebeschritt). Der eine Impuls des Phasenänderungssignals 156 zeigt an, daß die Phase des Schiebetakts 152 um den vorbe­ stimmten Wert zu verschieben ist; somit gibt, wenn die Phase des Schiebetakts um das Fünffache des vor­ bestimmten Wertes zu verschieben ist, die Phasenände­ rungs-Steuereinheit 62 das Phasenänderungssignal 156 von "5" Impulsen zu der Schiebetakt-Zuführungseinheit 52 aus. Dann wird 5 in einen Abwärtszähler der Pha­ senänderungs-Steuereinheit 62 geladen. Die Phasenän­ derungs-Steuereinheit 62 verringert den Zählerwert jedesmal, wenn das Phasenänderungssignal 156 von die­ ser ausgegeben wird. Im Schritt 306 wird beurteilt, ob der Zählwert gleich 0 ist oder nicht. Wenn der Zählerwert gleich 0 wird, gibt die Phasenänderungs- Steuereinheit 62 das Beurteilungsfreigabesignal 168 zu der Ergebnisbeurteilungseinheit 58 aus.
Im Schritt 107 vergleicht der Phasenkomparator 50 die Phase des Verzögerungstakts 138 mit der des Schiebe­ takts 152, um das Vergleichssignal 154 auszugeben (Phasenvergleichsschritt). Im Schritt 308 stellt die Beurteilungseinheit 54 auf der Grundlage des Ver­ gleichssignals 154 fest, ob die Phase des Verzöge­ rungstakts der des Schiebetakts 152 angepaßt ist oder nicht, so daß das Beurteilungsergebnissignal 162 zu der Phasenänderungs-Steuereinheit 62, der Verset­ zungserfassungseinheit 64 und der Linearisierungs­ speicher-Steuereinheit 66 ausgegeben wird (Beurtei­ lungsschritt).
Im Schritt 309 gibt, wenn die Phase des Verzögerungs­ takts 138 der des Schiebetakts 152 nicht angepaßt ist, die Beurteilungseinheit 54 das Phasenänderungs­ signal 158 zu der Linearisierungsspeicher- Steuereinheit 66 aus. Die Linearisierungsspeicher- Steuereinheit 66 ändert den Verzögerungspfad der va­ riablen Verzögerungsschaltung 10 auf der Grundlage des Pfadänderungssignals 158 (Verzögerungspfadände­ rungsschritt). Schritt 307 wird wiederholt, bis die durch Änderung des Verzögerungspfades erhaltene Phase des Verzögerungstakts 138 der Phase des Schiebetakts 152 angepaßt ist.
Wenn die Phase des Verzögerungstakts 138 der des Schiebetakts 152 angepaßt ist, speichert die Lineari­ sierungsspeicher-Steuereinheit 66 im Schritt 310 Da­ ten des gegenwärtigen Verzögerungspfades in dem Line­ arisierungsspeicher 16 (Verzögerungspfadspezifizie­ rungsschritt). Im Schritt 311 stellt die Linearisie­ rungsspeicher-Steuereinheit 66 fest, ob der Lineari­ sierungsspeicher 16 voll ist oder nicht. Wenn die Ka­ pazität des Linearisierungsspeichers 16 nicht er­ schöpft ist, werden die obigen Schritt 305 bis 311 wiederholt, um die Verzögerungspfaddaten in dem Line­ arisierungsspeicher 16 zu speichern.
Wenn die Kapazität des Linearisierungsspeichers 16 erschöpft ist, gibt die Linearisierungsspeicher- Steuereinheit 66 im Schritt 312 das Signal 178 zu der Folgesteuereinheit 60 aus, das die Beendigung der au­ tomatischen Linearisierung anzeigt. Wenn das Signal 178 ausgegeben wird, beendet die Verzögerungszeit- Beurteilungsvorrichtung 48 einen automatischen Linea­ risierungsprozess.
Die Fig. 16A, 16B, 16C und 16D zeigen die Beziehung zwischen der Phase des Verzögerungstakts 138 und der des Schiebetakts 152, die in dem Flußdiagramm nach Fig. 15 beschrieben ist. In diesen Figuren sind nur die ansteigenden Kanten hiervon gezeigt. Fig. 16A be­ schreibt ein Phasenschiebeverfahren in den Schritten 300 bis 304 nach Fig. 15. Die Phase des Verzögerungs­ takts 138, welche durch den Minimalverzögerungspfad der variablen Verzögerungsschaltung 10 verzögert ist, wird mit der Phase des Schiebetakts 152 derart ver­ glichen, daß die Phase des Schiebetakts 152 verscho­ ben wird, bis beiden Phasen angepaßt sind. Dann gibt, wenn die Phase des Verzögerungstakts 138 der des Schiebetakts 152 angepaßt ist, die Versetzungserfas­ sungseinheit 64 das Versetzungserfassungssignal 170 aus (logischer Wert "1"), welches anzeigt, daß der Verzögerungswert des Minimalverzögerungspfads be­ stimmt ist.
Fig. 16B beschreibt ein Phasenschiebeverfahren nach den Schritten 305 und 306 in Fig. 15. Die Phase des Schiebetakts 152 wird auf der Grundlage einer ge­ wünschten Verzögerungszeit verschoben. Wenn bei­ spielsweise ein Verzögerungspfad mit einem Verzöge­ rungswert von 10 ps bestimmt ist, wird die Phase des Schiebetakts 152 um den Wert äquivalent 10 ps ver­ schoben.
Fig. 16C und Fig. 16D beschreiben ein Phasenschiebe­ verfahren nach den Schritten 307 bis 311 in Fig. 15. Der Verzögerungspfad wird verändert, bis die Phase des Verzögerungstakts 138 der des Schiebetakts 152 angepaßt ist.
Wenn die Phase des Verzögerungstakts 138 der des Schiebetakts 152 angepaßt ist, speichert die Lineari­ sierungsspeicher-Steuereinheit 66 Daten des gegenwär­ tigen Verzögerungspfades in dem Linearisierungsspei­ cher 16 und erhöht die Adresse des Linearisierungs­ speichers 16. Die Verzögerungszeit- Beurteilungsvorrichtung 48 wiederholt die obigen Vor­ gänge der Fig. 16C und 16D, bis kein Speicherraum mehr im Linearisierungsspeicher 16 verfügbar ist. Da­ her wird durch Ausbildung der Verzögerungszeit- Beurteilungsvorrichtung gemäß den vorliegenden Aus­ führungsbeispielen der Verschiebewert des Schiebe­ takts 152 allmählich erhöht, so daß die Kombination der Verzögerungselemente (z. B. 12a bis 12n) der va­ riablen Verzögerungsschaltung 10 entsprechend den je­ weiligen Verschiebewerten jeweils in dem Linearisie­ rungsspeicher 16 gespeichert werden kann.
Wie aus der obigen Beschreibung ersichtlich ist, be­ urteilt die vorliegende Erfindung einen Verzögerungs­ pfad mit einem gewünschten Verzögerungswert und kann die Verzögerungspfaddaten, welche die Verzögerungs­ pfade mit den gewünschten Verzögerungswerten spezifi­ zieren, in dem Linearisierungsspeicher speichern.

Claims (18)

1. Vorrichtung zum Einstellen der Verzögerung eines Eingangssignals mit einer Beurteilungsvorrich­ tung (54), welche beurteilt, ob eine Verzöge­ rungszeit, die von einer Verzögerungsschaltung (10) zum Verzögern des Eingangssignals verzögert ist, gleich einer gewünschten Verzögerungszeit ist oder nicht, einer Schiebetakt-Zuführungs­ einheit (52), welche einen Bezugstakt empfängt und einen Schiebetakt liefert, dessen Phase um die gewünschte Verzögerungszeit gegenüber dem Bezugstakt verzögert ist, und
eine Phasenvergleichseinheit (50), welche die Phase des von der Schiebetakt-Zuführungseinheit (52) ausgegebenen Schiebetakts mit der Phase ei­ nes durch Verzögern des Bezugstaktes in der Ver­ zögerungsschaltung (10) erhaltenen Verzögerungs­ takts vergleicht, um ein Vergleichssignal aus­ zugeben,
gekennzeichnet durch
eine Phasenänderungs-Steuereinheit (62), die ein Phasenänderungssignal zu der Schiebetakt- Zuführungseinheit (52) liefert, welches eine Än­ derung der Phase des Schiebetaktes um einen vor­ bestimmten Wert durch die Schiebetakt- Zuführungseinheit (52) bewirkt, und
einen Linearisierungsspeicher (16), der Daten eines Verzögerungspfades der Verzögerungsschal­ tung (10) mit einer Verzögerungszeit gleich der gewünschten Verzögerungszeit speichert, wobei die Verzögerungszeit proportional zu einer Zu­ nahme einer Adresse des Linearisierungsspeichers (16) entsprechend der durch die Phasenänderungs- Steuereinheit (62) bewirkten Änderung der Phase des Schiebetakts zunimmt.
2. Vorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, dass die Phasenvergleichseinheit (50) ein Flip Flop (96) mit einem Dateneingang, an welchem der Verzögerungstakt eingegeben wird, und einem Takteingang, an welchem der Schiebe­ takt eingegeben wird, enthält.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, dass die Beurteilungsvorrichtung (54) aufweist:
eine Vergleichssignal-Zähleinheit (56), welche einen gezählten Wert ausgibt, der durch Zählen des Impulses in einem vorbestimmten Zeitinter­ vall erhalten wurde; und
eine Ergebnisbeurteilungseinheit (58), welche auf der Grundlage des gezählten Wertes bestimmt, ob die Phase des Verzögerungstaktes der des Schiebetaktes angepasst ist oder nicht.
4. Vorrichtung nach Anspruch 3, dadurch gekenn­ zeichnet, dass die Ergebnisbeurteilungseinheit (58) eine erste Beurteilungseinheit (78) ent­ hält, welche anhand der Bedingung, dass der ge­ zählte Wert innerhalb eines vorbestimmten Be­ reichs liegt, feststellt, dass die Phase des Verzögerungstakts der des Schiebetakts angepasst ist.
5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Verzögerungs­ schaltung (10) mehrere Verzögerungspfade ent­ hält, welche das Eingangssignal verzögern, und dass die Verzögerungsschaltung (10) die Verzöge­ rungspfade für den Fall verändert, dass der Schiebetakt dem Verzögerungstakt nicht angepasst ist.
6. Verzögerungszeit-Beurteilungsvorrichtung nach einem der Ansprüche 3 bis 5, dadurch gekenn­ zeichnet, dass die Ergebnisbeurteilungseinheit (58) weiterhin enthält:
eine zweite Beurteilungseinheit (80), in welcher der gezählte Wert in dem vorbestimmten Zeitin­ tervall gleich 0 ist und welche feststellt, dass die Phase des Verzögerungstakts der des Schiebe­ takts angepasst ist in dem Fall, dass zu einer späteren Zeit der vorbestimmten Zeitintervalle der gezählte Wert gleich der Impulsanzahl des Schiebetakts in den vorbestimmten Zeitinterval­ len wird.
7. Verzögerungszeit-Beurteilungsvorrichtung nach einem der Ansprüche 3 bis 6, dadurch gekenn­ zeichnet, dass die Ergebnisbeurteilungseinheit weiterhin aufweist:
eine dritte Beurteilungseinheit (82), welche feststellt, dass die Phase des Verzögerungstakts der des Schiebetakts angepasst ist in dem Fall, dass der gezählte Wert der Anzahl von Impulsen des Schiebetakts in dem vorbestimmten Zeitinter­ vall gleich ist und dass zu einer späteren Zeit der gezählte Wert in dem vorbestimmten Zeitin­ tervall gleich 0 wird.
8. Vorrichtung nach einem der Ansprüche 1 bis 7, gekennzeichnet durch eine Linearisierungsspei­ cher-Steuereinheit (66), welche den Linearisie­ rungsspeicher (16) anweist, die gewünschte Ver­ zögerungszeit und die die Verzögerungspfade spe­ zifizierenden Daten in dem Fall, dass die Phase des Schiebetakts der des Verzögerungstakts ange­ passt ist, zu speichern.
9. Vorrichtung nach einem der Ansprüche 3 bis 8, gekennzeichnet durch eine Folgesteuereinheit (60), welche die Vergleichssignal-Zähleinheit (56) anweist, das Vergleichssignal während einer vorbestimmten Zeitdauer zu zählen.
10. Verfahren zum Einstellen der Verzögerung eines Eingangssignals mit den Schritten:
Beurteilen, ob eine Verzögerungszeit einer Ver­ zögerungsschaltung (10) zum Verzögern des Ein­ gangssignals gleich einer gewünschten Verzöge­ rungszeit ist oder nicht;
Erzeugen eines Schiebetakts, welcher eine Phase eines Bezugstakts um einen vorbestimmten Wert auf der Grundlage der gewünschten Verzögerungs­ zeit verzögert;
Vergleichen der Phase des Verzögerungstakts, welcher durch Verzögern des Bezugstakts durch die Verzögerungsschaltung (10) erhalten wurde, mit der des Schiebetakts;
Erzeugen eines Phasenänderungssignals, das eine Änderung der Phase des Schiebetaktes um einen vorbestimmten Wert bewirkt; und
Speichern der Daten eines Verzögerungspfades der Verzögerungsschaltung (10) mit einer Verzöge­ rungszeit gleich der gewünschten Verzögerungs­ zeit in einem Linearisierungsspeicher (16), wo­ bei die Verzögerungszeit proportional zu einer Zunahme einer Adresse des Linearisierungsspei­ chers (16) entsprechend der Änderung der Phase des Schiebetaktes zunimmt.
11. Verfahren nach Anspruch 10, dadurch gekennzeich­ net, dass ein Vergleichssignal in einer Weise gebildet wird, dass ein Kantenzeitpunkt des Ver­ zögerungstakts mit dem des Schiebetakts vergli­ chen wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeich­ net, dass das Vergleichssignal in Form eines Im­ pulses ausgegeben wird.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Phase des Schiebetakts derart geändert wird, dass sie der Phase des Verzögerungstakts angepasst wird, wenn die Phase des Schiebetakts der des Verzögerungs­ takts nicht angepasst ist.
14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Periode des Schiebetakts ein integrales Vielfaches des Be­ zugstakts ist.
15. Verfahren nach Anspruch 14, dadurch gekennzeich­ net, dass die Periode des Schiebetakts größer ist als ein Verzögerungswert der Verzögerungs­ schaltung (10).
16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass der Schiebetakt proportional zur Zunahme der Anzahl der Anforde­ rungen zur Phasenverschiebung für die Einstel­ lung der Verzögerungszeit derart erhöht wird, dass die Verzögerungszeit proportional zur Zu­ nahme der Anzahl der Anforderungen zur Phasen­ verschiebung zunimmt.
17. Verfahren nach einem der Ansprüche 10 bis 16 für den Fall, dass die Verzögerungsschaltung (10) mehrere Verzögerungspfade enthält, welche das Eingangssignal um unterschiedliche Zeiten verzö­ gern, gekennzeichnet durch:
Änderung der Verzögerungspfade, und Wiederholen des Vergleichens der Phasen, des Feststellens und des Änderns der Verzögerungs­ pfade, bis die Phase des Verzögerungstakts der des Schiebetakts angepasst ist.
18. Verwendung der Vorrichtung nach einem der An­ sprüche 1 bis 9 für die Erzeugung eines Verzöge­ rungstaktes in einer Halbleitervorrichtungs- Prüfvorrichtung.
DE10023483A 1999-05-10 2000-05-10 Vorrichtung und Verfahren zum Einstellen der Verzögerung eines Eingangssignals Expired - Fee Related DE10023483C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12866599 1999-05-10
JP37146899A JP4394788B2 (ja) 1999-05-10 1999-12-27 遅延時間判定装置

Publications (2)

Publication Number Publication Date
DE10023483A1 DE10023483A1 (de) 2000-11-23
DE10023483C2 true DE10023483C2 (de) 2003-07-10

Family

ID=26464273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10023483A Expired - Fee Related DE10023483C2 (de) 1999-05-10 2000-05-10 Vorrichtung und Verfahren zum Einstellen der Verzögerung eines Eingangssignals

Country Status (3)

Country Link
US (1) US6651179B1 (de)
JP (1) JP4394788B2 (de)
DE (1) DE10023483C2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526211B2 (ja) * 2001-06-12 2010-08-18 株式会社アドバンテスト 可変遅延回路の線形化方法、タイミング発生器及び半導体試験装置
US7146517B2 (en) * 2002-05-02 2006-12-05 Cray, Inc. Clock pulse shaver with selective enable pulse width
JP4109951B2 (ja) * 2002-10-01 2008-07-02 株式会社アドバンテスト マルチストローブ装置、試験装置、及び調整方法
JP4425537B2 (ja) * 2002-10-01 2010-03-03 株式会社アドバンテスト 試験装置、及び試験方法
US7406646B2 (en) 2002-10-01 2008-07-29 Advantest Corporation Multi-strobe apparatus, testing apparatus, and adjusting method
JP4002811B2 (ja) 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
JP2004170314A (ja) 2002-11-21 2004-06-17 Advantest Corp 試験装置、試験方法、及び電流測定器
CN100563103C (zh) * 2003-12-18 2009-11-25 爱德万测试株式会社 延迟电路以及测试装置
US7257508B2 (en) * 2005-09-09 2007-08-14 Advantest Corporation Timing generator, and timing generating method
JPWO2010021131A1 (ja) * 2008-08-19 2012-01-26 株式会社アドバンテスト 試験装置および試験方法
CN114496050B (zh) * 2020-10-27 2024-12-06 长鑫存储技术有限公司 存储器、存储器测试系统以及存储器测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989000311A1 (en) * 1987-06-30 1989-01-12 Unisys Corporation Automatic clock de-skewing on a circuit board
US5118957A (en) * 1988-10-11 1992-06-02 Canon Kabushiki Kaisha Method and apparatus for precisely detecting surface position of a patterned wafer
DE4132325A1 (de) * 1991-09-27 1993-04-08 Siemens Nixdorf Inf Syst Anordnung zum automatischen taktabgleich bei integrierten schaltkreisen
DE69408763T2 (de) * 1993-09-27 1998-06-25 Nokia Technology GmbH, 75175 Pforzheim Digitale Verzögerungsleitung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036528A (en) * 1990-01-29 1991-07-30 Tandem Computers Incorporated Self-calibrating clock synchronization system
US5118975A (en) 1990-03-05 1992-06-02 Thinking Machines Corporation Digital clock buffer circuit providing controllable delay
US5838179A (en) * 1996-07-03 1998-11-17 General Signal Corporation Clock compensation circuit
US5990714A (en) * 1996-12-26 1999-11-23 United Microelectronics Corporation Clock signal generating circuit using variable delay circuit
US6127865A (en) * 1997-05-23 2000-10-03 Altera Corporation Programmable logic device with logic signal delay compensated clock network
US5920207A (en) * 1997-11-05 1999-07-06 Hewlett Packard Company Asynchronous phase detector having a variable dead zone
US6232806B1 (en) * 1998-10-21 2001-05-15 International Business Machines Corporation Multiple-mode clock distribution apparatus and method with adaptive skew compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989000311A1 (en) * 1987-06-30 1989-01-12 Unisys Corporation Automatic clock de-skewing on a circuit board
US5118957A (en) * 1988-10-11 1992-06-02 Canon Kabushiki Kaisha Method and apparatus for precisely detecting surface position of a patterned wafer
DE4132325A1 (de) * 1991-09-27 1993-04-08 Siemens Nixdorf Inf Syst Anordnung zum automatischen taktabgleich bei integrierten schaltkreisen
DE69408763T2 (de) * 1993-09-27 1998-06-25 Nokia Technology GmbH, 75175 Pforzheim Digitale Verzögerungsleitung

Also Published As

Publication number Publication date
US6651179B1 (en) 2003-11-18
DE10023483A1 (de) 2000-11-23
JP4394788B2 (ja) 2010-01-06
JP2001027660A (ja) 2001-01-30

Similar Documents

Publication Publication Date Title
DE10045568B4 (de) Ereignisgestütztes Halbleiterprüfsystem
DE10082751C2 (de) Zeitkalibrierverfahren für IC-Tester und das Kalibrierverfahren verwendender IC-Tester mit Kalibrierfunktion
DE60020982T2 (de) Vorrichtung zum automatischen ausgleich eines spreizspektrum -taktgenerators und verfahren dazu
DE10116380B4 (de) Halbleiterprüfsystem
DE69225262T2 (de) Verfahren zur Messung der Länge einer Übertragungsleitung
DE60204597T2 (de) Kompakter automatischer tester (ate) mit zeitstempel-system
DE69014701T2 (de) Verfahren zum Betreiben einer programmierbaren Verzögerungsschaltung und programmierbare Verzögerungsschaltung.
DE2625545A1 (de) Automatische taktimpuls-abgleichvorrichtung
DE10023483C2 (de) Vorrichtung und Verfahren zum Einstellen der Verzögerung eines Eingangssignals
DE10101899A1 (de) Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen
DE112004002222T5 (de) Taktwiedergewinnungsschaltung und Kommunikationsvorrichtung
DE112007001984T5 (de) Signalerzeugungsvorrichtung, Prüfvorrichtung und Schaltungsanordnung
DE102007044131A1 (de) Speichersteuerung, Speicherschaltung und Speichersystem mit einer Speichersteuerung und einer Speicherschaltung
DE112007000253T5 (de) Prüfvorrichtung und Prüfverfahren
DE69520960T2 (de) Zeitgeber für ein automatisches testsystem mit hohen datenraten
DE112005000210T5 (de) Impulsbreiten-Einstellschaltung, Impulsbreiten-Einstellverfahren und Halbleiterprüfvorrichtung
DE112005001645T5 (de) Präzise Zeitmessvorrichtung und Verfahren dafür
DE10132241B4 (de) Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen
DE10297436T5 (de) Zeitgenerator und Prüfvorrichtung
DE112004000601T5 (de) Ereignisbasiertes Prüfverfahren zur Beseitigung taktbezogener Fehler in integrierten Schaltkreisen
EP0585806A2 (de) Digitaler Phasenkomparator und Phasenregelkreis
DE19534735C2 (de) Taktflankenformungsschaltung und -verfahren für IC-Prüfsystem
DE112004002615B4 (de) Verfahren zur Kalibrierung eines Zeitsteuertakts
DE60122960T2 (de) Digitale eingebaute Selbsttestschaltungsanordnung für Phasenregelschleife
DE102006025648A1 (de) Vorrichtung zum Messen eines Jitters und Verfahren zum Messen eines Jitters

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111201