[go: up one dir, main page]

DE10022982A1 - Semiconductor component and method for its production - Google Patents

Semiconductor component and method for its production

Info

Publication number
DE10022982A1
DE10022982A1 DE10022982A DE10022982A DE10022982A1 DE 10022982 A1 DE10022982 A1 DE 10022982A1 DE 10022982 A DE10022982 A DE 10022982A DE 10022982 A DE10022982 A DE 10022982A DE 10022982 A1 DE10022982 A1 DE 10022982A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
substrate
resin
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10022982A
Other languages
German (de)
Inventor
Mikio Baba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE10022982A1 publication Critical patent/DE10022982A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W72/30
    • H10W74/012
    • H10W74/15
    • H10W76/153
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32Component parts, details or accessories; Auxiliary operations
    • B29C43/58Measuring, controlling or regulating
    • B29C2043/5825Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H10W72/072
    • H10W72/073
    • H10W72/856
    • H10W72/877
    • H10W90/724
    • H10W90/734

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Ein Halbleiterbauelement mit einem Halbleiterchip wird an einem Harzsubstrat über ein Unterfüllungsharz auf Flip-Chip-Weise montiert. Bei diesem Halbleiterbauelement weisen auf den seitlichen Endflächen des Halbleiterchips durch das Einspritzen des Unterfüllungsharzes gebildete Hohlkehlen eine Länge auf, die größer ist als der Abstand von der Oberfläche des Harzsubstrats zu der Rückseite des Halbleiterchips. Infolgedessen wird das Verziehen des isolierenden Substrats beim Härten des Unterfüllungsharzes zwischen dem Halbleiterchip und dem isolierenden Substrat reduziert, wodurch die Abblätterung des Unterfüllungsharzes vermieden wird.A semiconductor device with a semiconductor chip is mounted on a resin substrate via an underfill resin in a flip-chip manner. In this semiconductor device, fillets formed on the side end surfaces of the semiconductor chip by injecting the underfill resin have a length greater than the distance from the surface of the resin substrate to the back of the semiconductor chip. As a result, the warpage of the insulating substrate when the underfill resin is hardened between the semiconductor chip and the insulating substrate is reduced, thereby preventing the underfill resin from peeling off.

Description

Die Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu seiner Herstellung. Insbesondere betrifft die Erfindung ein Halbleiterbauelement mit einem auf seiner Leiterplatte auf Flip-Chip-Weise montierten Halbleiterchip und ein Verfahren zu seiner Herstellung.The invention relates to a semiconductor component and a Process for its manufacture. In particular, the Invention a semiconductor device with one on it Printed circuit board mounted in a flip-chip manner and a process for its manufacture.

Herkömmlicherweise ist ein Halbleiterbauelement mit einem auf seiner Leiterplatte (PWB = printed wiring board) auf Flip-Chip-Weise montierten Halbleiterchip bekannt.Conventionally, a semiconductor device with a on its printed circuit board (PWB = printed wiring board) Known flip-chip mounted semiconductor chip.

Fig. 1 ist eine Schnittansicht eines herkömmlichen Halb­ leiterbauelements dieser Art. Wie in Fig. 1 gezeigt, weist das Halbleiterbauelement 1 ein isolierendes Substrat (PWB) 2 auf, das aus einem Harz, wie beispielsweise Polyimid, be­ steht. Zur Verstärkung sind auf dieses isolierende Substrat 2 Verstärkungsplatten 7, beispielsweise aus Kupfer (Cu), geklebt. Ein Flip-Chip 4 mit Lötkontakthügeln 3 ist mit der aktiven Seite nach unten auf diesem isolierenden Substrat 2 montiert, und zwar in dem Gebiet, das von den Verstärkungs­ platten 7 nicht bedeckt ist. Diese Lötkontakthügel 3 und die Vorlötung auf dem isolierenden Substrat 2 werden ge­ schmolzen und miteinander verbunden, um eine elektrische Verbindung zwischen dem Flip-Chip 4 und dem isolierenden Substrat 2 herzustellen. Fig. 1 is a sectional view of a conventional semiconductor device of this type. As shown in Fig. 1, the semiconductor device 1 has an insulating substrate (PWB) 2 which is made of a resin such as polyimide. For reinforcement are on said insulating substrate 2, reinforcement plates 7, for example, glued, copper (Cu). A flip chip 4 with solder bumps 3 is mounted with the active side down on this insulating substrate 2 , in the area that is not covered by the reinforcement plates 7 . This solder bump 3 and the pre-soldering on the insulating substrate 2 are melted and connected to each other to produce an electrical connection between the flip chip 4 and the insulating substrate 2 .

Beispielsweise beträgt der Abstand zwischen dem Flip-Chip 4 und dem isolierenden Substrat 2 120 µm, die Rastermaße zwi­ schen Kontakthügeln betragen 240 µm, und die Anzahl der Kontakthügel liegt bei 3000. Der Chip 4 hat eine Größe von 13 mm im Quadrat und eine Dicke von 0,68 mm.For example, the distance between the flip chip 4 and the insulating substrate 2 is 120 microns, the pitch between rule's bumps are 240 microns, and the number of bumps is 3000. The chip 4 has a size of 13 mm square and a thickness of 0.68 mm.

Bei der Herstellung dieses Halbleiterbauelements 1 wird eine entsprechende Menge Harz vom Epoxidtyp als ein Unter­ füllungsharz 5 in das Lötverbindungsgebiet zwischen dem isolierenden Substrat 2 und dem Flip-Chip 4 eingespritzt. Das Unterfüllungsharz 5 wird dann bei einer entsprechenden Temperatur, wie beispielsweise 150°C, gehärtet. Durch das Härten werden die Überläufe des Unterfüllungsharzes 5, oder die Hohlkehlen 5a, so geformt, daß sie sich von den Seiten des Flip-Chips 4 auf das isolierende Substrat 2 erstrecken.In the manufacture of this semiconductor device 1 , a corresponding amount of epoxy type resin is injected as an under fill resin 5 into the solder joint area between the insulating substrate 2 and the flip chip 4 . The underfill resin 5 is then cured at an appropriate temperature, such as 150 ° C. By curing the overflows of the underfill resin 5, or the flutes 5 are a, formed so as to extend from the sides of the flip chip 4 on the insulating substrate. 2

Nach dem Einspritzen des Unterfüllungsharzes 5 wird eine Silberpaste (Ag-Paste) mit elektrischer Leitfähigkeit als ein Klebeharz 6a auf die Rückseite (die obere Oberfläche) des Flip-Chips 4 aufgetragen. Hier wird ein aus der glei­ chen Silberpaste bestehendes Klebeharz 6b auch auf die Oberseite der Verstärkungsplatten 7, die auf beiden Seiten des isolierenden Substrats 2 angeordnet sind, aufgetragen. Danach wird ein aus Cu bestehender Deckel 8 auf die Rück­ seite (die obere Oberfläche) des Flip-Chips 4 und die Ver­ stärkungsplatten 7 plaziert. Dann werden die Klebeharze 6a und 6b gehärtet, um den Deckel 8 an dem Flip-Chip 4 und den Verstärkungsplatten 7 zu fixieren.After injecting the underfill resin 5 , a silver paste (Ag paste) with electrical conductivity is applied as an adhesive resin 6 a to the back (the upper surface) of the flip chip 4 . Here, an adhesive resin 6 b consisting of the same silver paste is also applied to the top of the reinforcing plates 7 , which are arranged on both sides of the insulating substrate 2 . Thereafter, a cover 8 made of Cu is placed on the rear side (the upper surface) of the flip chip 4 and the reinforcing plates 7 . Then the adhesive resins 6 a and 6 b are hardened in order to fix the cover 8 to the flip chip 4 and the reinforcing plates 7 .

Nachdem der Deckel 8 angebracht worden ist, werden Lötku­ geln 9 auf der unteren Oberfläche des isolierenden Sub­ strats 2, auf der der Flip-Chip 4 nicht montiert ist, mon­ tiert, um das Halbleiterbauelement 1 zu erhalten, das ein Ball Grid Array Package (BGA) vom Flip-Chip-Typ umfaßt.After the cover 8 has been attached, solder balls 9 are mounted on the lower surface of the insulating substrate 2 , on which the flip chip 4 is not mounted, in order to obtain the semiconductor component 1 , which is a ball grid array package ( BGA) of the flip-chip type.

Zuverlässigkeitstests, wie beispielsweise ein Temperaturzy­ klustest, die an dem Halbleiterbauelement 1 durchgeführt wurden, haben jedoch gezeigt, daß das als ein Interposer dienende isolierende Substrat 2 sich verzogen hat und Span­ nungen an dem Gebiet zwischen dem Flip-Chip 4 und dem iso­ lierenden Substrat 2, in das das Unterfüllungsharz 5 einge­ spritzt wird, verursacht hat und dadurch die Abblätterung des Unterfüllungsharzes 5 erleichtert hat.However, reliability tests, such as a temperature cycle test, which were carried out on the semiconductor component 1 , have shown that the insulating substrate 2 serving as an interposer has warped and voltages in the region between the flip chip 4 and the insulating substrate 2 , into which the underfill resin 5 is injected, has caused and thereby has facilitated the exfoliation of the underfill resin 5 .

Daneben neigten die an das Unterfüllungsharz 5 angelegten Spannungen dazu, Risse c zu erzeugen, die von den Hohlkeh­ len 5a zu der Innenseite des isolierenden Substrats 2 lau­ fen.In addition, the voltage applied to the underfill resin 5 voltages tended cracks c to produce the len of the Hohlkeh 5 a fen lau to the inner side of the insulating substrate. 2

Das Vorliegen einer derartigen Abblätterung und Risse er­ zeugen Probleme, wie beispielsweise einen aus einem offenen Versagen resultierenden Bruch. Die Abblätterungsrate lag nach 300 Zyklen des Temperaturzyklustests bei ungefähr 10% (5 von 53 Proben).The presence of such exfoliation and cracks create problems, such as one from an open one Failure resulting breakage. The exfoliation rate was after 300 cycles of the temperature cycle test at approximately 10% (5 out of 53 samples).

Es kommt zu der Abblätterung des Unterfüllungsharzes 5, wenn die auf den Chipseiten gebildeten Hohlkehlen 5a des Unterfüllungsharzes 5 eine Länge aufweisen, die kleiner ist als die Chipdicke, und die Hohlkehlen 5a unter dem Chip liegen. In einem derartigen Fall sind der Flip-Chip 4 und das isolierende Substrat 2 größeren Spannungen ausgesetzt, die aus der Differenz beim Wärmeausdehnungskoeffizient wäh­ rend des Härtens des Unterfüllungsharzes 5 resultieren. Der Flip-Chip 4 und das isolierende Substrat 2 verziehen sich infolgedessen stark.This leads to delamination of the underfill resin 5 when the flutes formed on the chip side 5a of the underfill resin 5 have a length smaller the fillets 5a are than the chip thickness, and below the chip. In such a case, the flip chip 4 and the insulating substrate 2 are subjected to larger voltages resulting from the difference in the coefficient of thermal expansion during the curing of the underfill resin 5 . As a result, the flip chip 4 and the insulating substrate 2 warp considerably.

Insbesondere unter den gegenwärtigen Halbleiterchips gewin­ nen diejenigen mit dicht gepackter Verdrahtung unter Ver­ wendung von flexiblen Harzsubstraten die Oberhand. Herkömm­ liche Glassubstrate, denen es an Flexibilität mangelt, können mit einer solchen dicht gepackten Verdrahtung nicht fertig werden. Deshalb sind Bemühungen, die die Wärmeaus­ dehnung begleitenden Spannungen in den Griff zu kriegen, unabdingbar.Especially among the current semiconductor chips those with tightly packed wiring under Ver the use of flexible resin substrates. Conventional glass substrates that lack flexibility, cannot with such tightly packed wiring getting ready. That is why efforts are out of heat to get a grip on tension accompanying tension, indispensable.

Eine Aufgabe der vorliegenden Erfindung besteht in der Be­ reitstellung eines Halbleiterbauelements und eines Verfah­ rens zu seiner Herstellung, bei denen verhindert werden kann, daß sich das isolierende Substrat beim Härten des Un­ terfüllungsharzes zwischen dem Halbleiterchip und dem iso­ lierenden Substrat verzieht, so daß eine Abblätterung des Unterfüllungsharzes verhindert wird.An object of the present invention is to provide Provision of a semiconductor component and a process rens to its manufacture, which are prevented may that the insulating substrate when curing the Un Terfüllungseses between the semiconductor chip and the iso warping substrate warps so that exfoliation of the Underfill resin is prevented.

Um die obige Aufgabe zu erzielen, wird das Halbleiterbau­ element gemäß der vorliegenden Erfindung bereitgestellt, das folgendes umfaßt: einen Halbleiterchip, der an einem Substrat über ein Unterfüllungsharz auf Flip-Chip-Weise montiert ist, wobei eine auf einer seitlichen Endfläche des Halbleiterchips durch das Einspritzen des Unterfüllungshar­ zes gebildete Hohlkehle eine Länge aufweist, die größer ist als der Abstand von der Oberfläche des Substrats zu der Rückseite des Halbleiterchips.To achieve the above task, semiconductor construction element provided according to the present invention, comprising: a semiconductor chip attached to a Substrate over an underfill resin in a flip-chip manner is mounted, one on a side end surface of the Semiconductor chips by injecting the underfill har zes formed fillet has a length that is greater than the distance from the surface of the substrate to that Back of the semiconductor chip.

Wegen der oben beschriebenen Konfiguration ist die Hohlkeh­ le eines Halbleiterbauelements, das einen auf einem Sub­ strat über ein Unterfüllungsharz auf Flip-Chip-Weise mon­ tierten Halbleiterchip umfaßt, auf der seitlichen Endfläche des Halbleiterchips durch das Einspritzen des Unterfül­ lungsharzes gebildet, und zwar in einer Länge, die größer ist als der Abstand von der Oberfläche des Substrats zu der Rückseite des Halbleiterchips. Dies kann verhindern, daß sich das isolierende Substrat während des Härtens des Un­ terfüllungsharzes zwischen dem Halbleiterchip und dem iso­ lierenden Substrat verzieht, wodurch die Abblätterung des Unterfüllungsharzes verhindert wird.Because of the configuration described above, the fillet is le of a semiconductor device that one on a sub strat over an underfill resin in a flip-chip fashion mon Tected semiconductor chip includes on the side end surface of the semiconductor chip by injecting the underfill Formed resin, in a length that is greater is as the distance from the surface of the substrate to that Back of the semiconductor chip. This can prevent the isolating substrate during the hardening of the Un Terfüllungseses between the semiconductor chip and the iso warping substrate warping, causing the exfoliation of the Underfill resin is prevented.

Darüber hinaus kann das oben beschriebene Halbleiterbauele­ ment durch ein Verfahren zur Herstellung eines Halbleiter­ bauelements gemäß der vorliegenden Erfindung hergestellt werden. In addition, the semiconductor device described above ment by a method of manufacturing a semiconductor Component manufactured according to the present invention become.  

Die Natur, das Prinzip und die Nützlichkeit der Erfindung gehen aus der folgenden ausführlichen Beschreibung bei Lek­ türe in Verbindung mit den beiliegenden Zeichnungen hervor, in denen gleiche Teile durch gleiche Bezugszahlen oder Zei­ chen bezeichnet sind.The nature, principle and usefulness of the invention go from the following detailed description at Lek doors in conjunction with the accompanying drawings, in which the same parts have the same reference numbers or numbers Chen are designated.

In den beiliegenden Zeichnungen zeigen:In the accompanying drawings:

Fig. 1 eine Schnittansicht eines herkömmlichen Halbleiter­ bauelements; Fig. 1 is a sectional view of a conventional semiconductor device;

Fig. 2 eine Schnittansicht, die die Konfiguration des Halbleiterbauelements gemäß einer ersten Ausfüh­ rungsform der vorliegenden Erfindung zeigt; Fig. 2 is a sectional view, the approximate shape, the configuration of the semiconductor device according to a first exporting the present invention;

Fig. 3A bis 3E Prozeßdiagramme, die das Verfahren zur Herstellung des Halbleiterbauelements von Fig. 2 zeigen; Figs. 3A to 3E process diagrams showing the method of manufacturing the semiconductor device of Fig. 2;

Fig. 4 eine Schnittansicht, die die allgemeine Konfigura­ tion des Halbleiterbauelements gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt; Fig. 4 of the semiconductor device according shows a sectional view tion general configura a second embodiment of the present invention;

Fig. 5 eine Schnittansicht, die die Konfiguration des Halbleiterbauelements gemäß einer dritten Ausfüh­ rungsform der vorliegenden Erfindung zeigt; Fig. 5 is a sectional view according to the approximate shape of a third exporting of the present invention showing the configuration of the semiconductor device;

Fig. 6A und 6B eine Draufsicht auf ein erstes Beispiel bzw. eine Draufsicht auf ein zweites Beispiel, die die in dem Halbleiterbauelement von Fig. 5 gebil­ deten Hohlkehlen zeigen; und . 6A and 6B are a plan view of a first example and a plan view of a second example, the showing in the semiconductor device of Figure 5 gebil Deten flutes. and

Fig. 7 eine Schnittansicht, die die in dem Halbleiterbau­ element von Fig. 5 gebildeten Hohlkehlen zeigt. Fig. 7 is a sectional view showing the fillet formed in the semiconductor device of Fig. 5.

Im folgenden werden bevorzugte Ausführungsformen der vor­ liegenden Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.The following are preferred embodiments of the above lying invention with reference to the accompanying Described drawings.

Fig. 2 ist eine Schnittansicht, die die Konfiguration des Halbleiterbauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt. Wie in Fig. 2 gezeigt, weist das Halbleiterbauelement 10 ein zum Beispiel aus Po­ lyimid bestehendes isolierendes Harzsubstrat (PWB) 11 auf. Ein Halbleiterchip 12 vom Flip-Chip-Typ ist mit der aktiven Seite nach unten auf diesem isolierenden Substrat 11 mon­ tiert. Zusätzlich ist ein aus Metall bestehender Verstär­ kungsrahmen 14 auf dem isolierenden Substrat 11 angeordnet, so daß er den Halbleiterchip 12 umgibt. Dann ist über den Halbleiterchip 12 und den Verstärkungsrahmen 14 ein aus Cu bestehender Deckel 13 gelegt. Das aus dem isolierenden Sub­ strat 11, dem Halbleiterchip 12, dem Verstärkungsrahmen 14 und dem Deckel 13 bestehende Halbleiterbauelement 10 weist die Erscheinungsform einer rechteckigen Platte auf. Der Verstärkungsrahmen 14 ist zwischen dem isolierenden Sub­ strat 11 und dem Deckel 13 angeordnet, um das isolierende Substrat 11 zum Schutz des Halbleiterchips 12 zu verstär­ ken. Fig. 2 is a sectional view showing the configuration of the semiconductor device according to a first embodiment of the present invention. As shown in FIG. 2, the semiconductor device 10 has an insulating resin substrate (PWB) 11 made of, for example, polyimide. A semiconductor chip 12 of the flip-chip type is installed with the active side down on this insulating substrate 11 . In addition, a metal reinforcing frame 14 is arranged on the insulating substrate 11 so that it surrounds the semiconductor chip 12 . Then a cover 13 made of Cu is placed over the semiconductor chip 12 and the reinforcement frame 14 . The existing from the insulating substrate 11 , the semiconductor chip 12 , the reinforcing frame 14 and the lid 13 semiconductor device 10 has the appearance of a rectangular plate. The reinforcement frame 14 is arranged between the insulating sub strate 11 and the lid 13 to the insulating substrate 11 to protect the semiconductor chip 12 ken.

Das isolierende Harzsubstrat 11 und der Verstärkungsrahmen 14 sind durch ein Klebeharz 15 aneinander gebondet. Der Halbleiterchip 12 und der Deckel 13 sind durch ein Klebe­ harz 16 aneinander gebondet. Der Deckel 13 und der Verstär­ kungsrahmen 14 sind durch ein Klebeharz 17 aneinander ge­ bondet. Diese Klebeharze 15, 16 und 17 verwenden eine Ag- Paste, beispielsweise vom Siliziumtyg, Epoxidtyp oder vom Thermoplastharztyp.The insulating resin substrate 11 and the reinforcement frame 14 are bonded to each other by an adhesive resin 15 . The semiconductor chip 12 and the lid 13 are bonded together by an adhesive resin 16 . The cover 13 and the reinforcing frame 14 are bonded to one another by an adhesive resin 17 . These adhesive resins 15 , 16 and 17 use an Ag paste, for example of the silicon type, epoxy type or of the thermoplastic resin type.

Der Halbleiterchip 12 weist Lötkontakthügel 18 auf und ist mit der aktiven Seite nach unten auf dem isolierenden Sub­ strat 11 montiert, wobei die Lötkontakthügel 18 nach unten weisen. Bei diesem Montieren werden die Lötkontakthügel 18 auf dem Halbleiterchip 12 und die Vorlötung auf dem isolie­ renden Harzsubstrat 11 geschmolzen und miteinander verbun­ den, um zwischen dem Halbleiterchip 12 und dem Harzsubstrat 11 eine elektrische Verbindung herzustellen.The semiconductor chip 12 has solder bumps 18 and is mounted with the active side down on the insulating substrate 11 , the solder bumps 18 pointing downward. With this mounting, the solder bumps 18 on the semiconductor chip 12 and the pre-soldering on the insulating resin substrate 11 are melted and connected to each other to make an electrical connection between the semiconductor chip 12 and the resin substrate 11 .

Eine entsprechende Menge Harz vom Epoxidtyp wird als ein Unterfüllungsharz 19 in das Lötverbindungsgebiet einge­ spritzt, in dem die Lötkontakthügel 18 zwischen dem Halb­ leiterchip 12 und dem isolierenden Substrat 11 angeordnet sind. Das Einspritzen des Unterfüllungsharzes 19 bildet die Überläufe des Unterfüllungsharzes 19, oder die Hohlkehlen 20, auf den Seiten des Halbleiterchips 12. Die Hohlkehlen 20 weisen im Profil die Form eines allgemein rechtwinkligen Dreiecks auf, mit der einen oberen Eckteil 20a und einen unteren Eckteil 20b verbindenden Linie als der Hypotenuse. An dem oberen Eckteil 20a treffen die obere Oberfläche und eine seitliche Endfläche des Halbleiterchips 12 aufeinan­ der. Der untere Eckteil 20b ist der Endpunkt, der sich von dem Halbleiterchip 12 aus entlang des isolierenden Sub­ strats 11 erstreckt. Dieses rechtwinklige Dreieck weist die Basislänge L und die Höhe H1 auf.A corresponding amount of epoxy type resin is injected as an underfill resin 19 into the solder joint area in which the solder bumps 18 are arranged between the semiconductor chip 12 and the insulating substrate 11 . The injection of the underfill resin 19 forms the overflows of the underfill resin 19 , or the fillets 20 , on the sides of the semiconductor chip 12 . The fillets 20 have in profile the shape of a generally right-angled triangle, with the line connecting an upper corner part 20 a and a lower corner part 20 b as the hypotenuse. At the upper corner part 20 a, the upper surface and a side end face of the semiconductor chip 12 meet one another. The lower corner part 20 b is the end point, which extends from the semiconductor chip 12 along the insulating substrate 11 . This right triangle has the base length L and the height H1.

Das Unterfüllungsharz 19 wird hinsichtlich der Einspritz­ menge angepaßt, so daß der Abstand von einer seitlichen Endfläche des Halbleiterchips 12 zu dem unteren Eckteil 20b der Hohlkehle 20, oder eine Hohlkehlenlänge L, größer wird als der Abstand von der Oberfläche des isolierenden Sub­ strats 11 zu der oberen Oberfläche des Halbleiterchips 12, oder eine Chiphöhe H1.The underfill resin 19 is adjusted with respect to the injection quantity, so that the distance from a lateral end surface of the semiconductor chip 12 to the lower corner part 20 b of the fillet 20 , or a fillet length L, is greater than the distance from the surface of the insulating substrate 11 to the top surface of the semiconductor chip 12 , or a chip height H1.

Hierbei ist die Chiphöhe H1 die Summe aus der Dicke des Halbleiterchips 12 und der Dicke eines Lötkontakthügels 18, d. h. der Spalt zwischen dem Halbleiterchip 12 und dem iso­ lierenden Harzsubstrat 11.Here, the chip height H1 is the sum of the thickness of the semiconductor chip 12 and the thickness of a solder bump 18 , that is, the gap between the semiconductor chip 12 and the insulating resin substrate 11 .

Bei der vorliegenden Erfindung wird das Einspritzen des Un­ terfüllungsharzes so gesteuert, daß L < H1 wird.In the present invention, the injection of the Un Interfilling resin controlled so that L <H1.

Das Einspritzen des Unterfüllungsharzes kann auch so ge­ steuert werden, daß L < H2 wird, wobei H2 die Höhe des Halbleiterchips 12 in der höchsten Position in der Mitte seiner oberen Oberfläche von einem nicht verzogenen Bereich auf der Oberfläche des isolierenden Substrats 11 in der Nähe des Verstärkungsrahmens 14 ist; mit anderen Worten ist H2 die maximale Differenz der Erhebung zwischen dem Halb­ leiterchip 12 und dem Substrat 11. Hierbei ist L < H2.The injection of the underfill resin can also be controlled so that L <H2, where H2 is the height of the semiconductor chip 12 in the highest position in the middle of its upper surface from a non-warped area on the surface of the insulating substrate 11 near the Reinforcement frame 14 ; in other words, H2 is the maximum difference in elevation between the semiconductor chip 12 and the substrate 11 . Here L <H2.

Auf derartige Weisen wird die Hohlkehlenlänge L gemäß dem Verformungsgrad des isolierenden Harzsubstrats 11 angepaßt.In such ways, the fillet length L is adjusted according to the degree of deformation of the insulating resin substrate 11 .

Beispielsweise weisen das isolierende Harzsubstrat 11, der Halbleiterchip 12 und das Unterfüllungsharz 19 die folgen­ den Wärmeausdehnungskoeffizienten α (ppm/°C) auf. Das heißt, das isolierende Harzsubstrat 11 weist einen Wärme­ ausdehnungskoeffizienten von α = 18 auf. Der Halbleiterchip 12 weist einen Wärmeausdehnungskoeffizienten von α = 3 auf. Das Unterfüllungsharz 19 weist einen Wärmeausdehnungskoef­ fizienten von α = 20 bis 32 auf. Daneben weist das Unterfül­ lungsharz 19 eine Viskosität von 13-40 (Pa.s) auf.For example, the insulating resin substrate 11 , the semiconductor chip 12 and the underfill resin 19 which follow the thermal expansion coefficient α (ppm / ° C). That is, the insulating resin substrate 11 has a coefficient of thermal expansion of α = 18. The semiconductor chip 12 has a thermal expansion coefficient of α = 3. The underfill resin 19 has a coefficient of thermal expansion of α = 20 to 32. In addition, the underfilling resin 19 has a viscosity of 13-40 (Pa.s).

Auf der unteren Oberfläche des isolierenden Substrats 11 sind mehrere Lötkugeln 21 angeordnet. Diese Lötkugeln 21 sind über die ganze Fläche des isolierenden Substrats 11 hinweg angeordnet.A plurality of solder balls 21 are arranged on the lower surface of the insulating substrate 11 . These solder balls 21 are arranged over the entire surface of the insulating substrate 11 .

Dieses Halbleiterbauelement 10 ist so konfiguriert, daß der Spalt zwischen dem Halbleiterchip 12 und dem isolierenden Harzsubstrat 11 120 µm beträgt, die Rastermaße zwischen Kontakthügeln 240 µm betragen, die Anzahl der Kontakthügel bei 3000 liegt, die Chipgröße 13 mm pro Seite ist und die Chipdicke 0,68 mm beträgt.This semiconductor component 10 is configured so that the gap between the semiconductor chip 12 and the insulating resin substrate 11 is 120 μm, the pitch between contact bumps is 240 μm, the number of contact bumps is 3000, the chip size is 13 mm per side and the chip thickness is 0 , Is 68 mm.

Die Fig. 3A bis 3E sind Schnittansichten, die in der schrittweisen Reihenfolge das Verfahren zur Herstellung des Halbleiterbauelements von Fig. 2 zeigen. Wie in Fig. 3A gezeigt, wird zunächst das rechteckige Harzsubstrat 11 vor­ bereitet. Dieses Harzsubstrat 11 weist mehrere auf seiner oberen Oberfläche angeordnete Kontaktstellen 22 und mehrere auf seiner unteren Oberfläche im voraus angeordnete Elek­ troden 23 auf. Die Kontaktstellen 22 und die Elektroden 23 sind elektrisch über nicht gezeigte Verdrahtungslagen in­ nerhalb des Harzsubstrats 11 mit solchen verbunden, die einander entsprechen. Figs. 3A to 3E are sectional views showing the progressive sequence in the method of manufacturing the semiconductor device of FIG. 2. As shown in FIG. 3A, the rectangular resin substrate 11 is first prepared. This resin substrate 11 has a plurality of pads 22 arranged on its upper surface and a plurality of electrodes 23 arranged in advance on its lower surface. The contact points 22 and the electrodes 23 are electrically connected via wiring layers, not shown, within the resin substrate 11 to those which correspond to one another.

Daneben wird der Verstärkungsrahmen 14, an dem der Deckel 13 später fixiert wird, durch das Klebeharz 15 an die Rän­ der um das Harzsubstrat 11 gebondet. Dieser Verstärkungs­ rahmen 14 hat die Funktion, zwischen dem Harzsubstrat 11 und dem Deckel 13 zur Installation des Halbleiterchips 12 Raum bereitzustellen.In addition, the reinforcing frame 14 , to which the cover 13 is later fixed, is bonded to the edges of the resin substrate 11 by the adhesive resin 15 . This reinforcing frame 14 has the function of providing space between the resin substrate 11 and the lid 13 for installing the semiconductor chip 12 .

Dann wird, wie in Fig. 3B gezeigt, der Halbleiterchip 12 mit der aktiven Seite nach unten auf dem Harzsubstrat 11 plaziert, wobei die Lötkontakthügel 18 an den entsprechen­ den Kontaktstellen 22 positioniert sind. Nach der Plazie­ rung werden die Lötkontakthügel 18 geschmolzen und durch Aufschmelzen mit den externen Elektroden 22 verbunden.Then, as shown in Figure 3B. Shown, the semiconductor chip 12 is placed with the active side down on the resin substrate 11, wherein the solder bumps are positioned at the contact points correspond to 22 18. After Plazie tion, the solder bumps 18 are melted and connected to the external electrodes 22 by melting.

Folglich ist der Halbleiterchip 12, wie in Fig. 3C ge­ zeigt, auf dem Harzsubstrat 11 auf Flip-Chip-Weise mon­ tiert. Dann wird eine Flußmittelreinigung durchgeführt.As a result, as shown in FIG. 3C, the semiconductor chip 12 is mounted on the resin substrate 11 in a flip-chip manner. Flux cleaning is then performed.

Wie in Fig. 3D gezeigt, wird, um zu verhindern, daß sich die Lötkontakthügel 18 ablösen, das eine Fließfähigkeit aufweisende Unterfüllungsharz 19 dann in das Lötverbin­ dungsgebiet zwischen dem Halbleiterchip 12 und dem Harzsub­ strat 11 eingespritzt und auf das Substrat 11 aufgetragen. Das eingespritzte Unterfüllungsharz 19 breitet sich über den ganzen Bereich des Halbleiterchips 12 aus, da der Spalt zwischen dem Halbleiterchip 12 und dem Harzsubstrat 11 ex­ trem klein ist.As shown in FIG. 3D, in order to prevent the solder bumps 18 from peeling off, the underfill resin 19 having a flowability is then injected into the soldering joint region between the semiconductor chip 12 and the resin substrate 11 and applied to the substrate 11 . The injected underfill resin 19 spreads over the entire area of the semiconductor chip 12 , since the gap between the semiconductor chip 12 and the resin substrate 11 is extremely small.

Hierbei wird das Unterfüllungsharz 19 hinsichtlich der Ein­ spritzmenge so angepaßt, daß die Hohlkehlen 20 eine Hohl­ kehlenlänge L aufweisen, die größer ist als die Chiphöhe H1, oder die Entfernung von der Oberfläche des Harzsub­ strats 11 zu der Rückseite des Halbleiterchips 12, wie bei­ spielsweise 1 bis 1,5 mm. In diesem Fall wird die Hohlkeh­ lenlänge L auf ungefähr 1 mm bezüglich der Chiphöhe H1 an­ gepaßt (120 µm + 0, 68 mm = 0,8 mm).Here, the underfill resin 19 is adjusted with respect to the injection quantity so that the fillets 20 have a fillet length L which is greater than the chip height H1, or the distance from the surface of the resin substrate 11 to the back of the semiconductor chip 12 , as in example 1 to 1.5 mm. In this case, the hollow length L is adjusted to approximately 1 mm with respect to the chip height H1 (120 μm + 0.68 mm = 0.8 mm).

Dann wird das Unterfüllungsharz 19 zum Härten bei einer entsprechenden Temperatur von zum Beispiel 150°C ausgehär­ tet (wärmebehandelt).Then, the underfill resin 19 is hardened (cured) at a corresponding temperature of, for example, 150 ° C.

Hierbei wird das Chipverbindungsgebiet des Harzsubstrats 11 unter dem Halbleiterchip 12 zu einem Hügel verformt, wobei die maximale Verwerfung in der Größenordnung von 60 µm liegt.Here, the chip connection area of the resin substrate 11 is deformed into a hill under the semiconductor chip 12 , the maximum warpage being of the order of 60 μm.

Wie in Fig. 3E gezeigt, werden die Klebeharze 16 und 17, die jeweils aus einer Ag-Paste vom Siliziumtyp mit niedri­ ger Elastizität bestehen, auf die obere Oberfläche (die Seite, die der durch das aktive Element gebildeten Seite entgegengesetzt ist) des Halbleiterchips 12 und die obere Oberfläche des Verstärkungsrahmens 14 aufgetragen. Nachdem der Deckel 13 über dem Halbleiterchip 12 und dem Verstär­ kungsrahmen 14 plaziert ist, wird das ganze Gehäuse ausge­ härtet. Dies härtet die Klebeharze 16 und 17, um den Deckel 13 an dem Halbleiterchip 12 und dem Verstärkungsrahmen 14 zu fixieren.As shown in Fig. 3E, the adhesive resins 16 and 17 , each made of a silicon-type Ag paste with low elasticity, are on the upper surface (the side opposite to the side formed by the active element) of the semiconductor chip 12 and the upper surface of the reinforcement frame 14 is applied. After the cover 13 is placed over the semiconductor chip 12 and the reinforcing frame 14 , the entire housing is hardened out. This hardens the adhesive resins 16 and 17 to fix the lid 13 to the semiconductor chip 12 and the reinforcing frame 14 .

Danach werden Lötkugeln 21 auf der unteren Fläche des Harz­ substrats 11 montiert, auf der der Halbleiterchip 12 nicht montiert ist, um mit den externen Elektroden 23 verbunden zu werden. Auf diese Weise wird das Halbleiterbauelement 10 erhalten, das ein BGA-Gehäuse vom Flip-Chip-Typ umfaßt.Thereafter, solder balls 21 are mounted on the lower surface of the resin substrate 11 on which the semiconductor chip 12 is not mounted to be connected to the external electrodes 23 . In this way, the semiconductor device 10 is obtained, which comprises a flip-chip type BGA package.

Kurz gesagt kann die Hohlkehlenlänge L des auf den Seiten des Halbleiterchips 12 gebildeten Unterfüllungsharzes 19 größer als die Chiphöhe H1 (oder die Chiphöhe H2) ausge­ führt werden, um die Abblätterung des zwischen den Halblei­ terchip 12 und das Harzsubstrat 11 eingespritzten Unterfül­ lungsharzes 19 zu vermeiden. Durch die Vermeidung der Ab­ blätterung kann verhindert werden, daß die Risse c (siehe Fig. 1) von den Endpunkten der Hohlkehlen 20, oder den un­ teren Eckteilen 20b, in das Harzsubstrat 11 laufen.In short, the fillet length L of the underfill resin 19 formed on the sides of the semiconductor chip 12 can be made larger than the chip height H1 (or the chip height H2) in order to prevent the peeling of the underfill resin 19 injected between the semiconductor chip 12 and the resin substrate 11 . By avoiding the exfoliation can be prevented that the cracks c (see Fig. 1) from the end points of the fillets 20 , or the lower corner parts 20 b, run into the resin substrate 11 .

Der oben beschriebene Halbleiterchip 12 wurde Temperaturzy­ klustests unterzogen, in denen der Chip wiederholt abwech­ selnd auf eine Raumtemperatur gekühlt und bis zu einer vor­ bestimmten hohen Temperatur aufgeheizt wurde. Das Ergebnis zeigte, daß die Abblätterungsrate nach 300 Zyklen des Tem­ peraturzyklustests 0% (keine von 97 Proben) betrug. Der Grund dafür liegt darin, daß die größer als die Chiphöhe H1 ausgeführte Hohlkehlenlänge L eine Reduktion (Verteilung) der an den Halbleiterchip 12 und das Harzsubstrat 11 ange­ legten Spannungen gestattet.The semiconductor chip 12 described above was subjected to temperature cycle tests in which the chip was repeatedly alternately cooled to a room temperature and heated up to a predetermined high temperature. The result showed that the exfoliation rate after 300 cycles of the temperature cycle test was 0% (none of 97 samples). The reason for this is that the fillet length L executed larger than the chip height H1 allows a reduction (distribution) of the voltages applied to the semiconductor chip 12 and the resin substrate 11 .

Als Alternative kann auf das Einspritzen des Unterfüllungs­ harzes 19 das Auftragen der Klebeharze 16 und 17 auf die obere Oberfläche des Halbleiterchips 12 bzw. die obere Oberfläche des Verstärkungsrahmens 14 folgen. In diesem Fall können die Klebeharze 15, 16 und 17 zusammen mit dem Unterfüllungsharz 19 ausgehärtet werden, so daß das Unter­ füllungsharz 19 und die Klebeharze 15, 16 und 17 zur glei­ chen Zeit gehärtet werden.As an alternative, the injection of the underfill resin 19 can be followed by the application of the adhesive resins 16 and 17 on the upper surface of the semiconductor chip 12 or the upper surface of the reinforcing frame 14 . In this case, the adhesive resins 15 , 16 and 17 can be cured together with the underfill resin 19 so that the sub fill resin 19 and the adhesive resins 15 , 16 and 17 are cured at the same time.

Folglich werden, obwohl Spannungen während des Härtens der auf die jeweiligen Teile aufgetragenen Harze erzeugt wer­ den, durch das gleichzeitige Härten die Spannungserzeu­ gungsvorgänge synchronisiert, so daß die Spannungen einan­ der kompensieren. Dies kann verhindern, daß örtliche Span­ nungen auf das Harzsubstrat 11 und den Halbleiterchip 12 einwirken.Consequently, although stresses are generated during the curing of the resins applied to the respective parts, the simultaneous hardening synchronizes the stress generation processes so that the stresses compensate each other. This can prevent local voltages from acting on the resin substrate 11 and the semiconductor chip 12 .

Nunmehr erfolgt unter Bezugnahme auf Fig. 4 eine Beschrei­ bung einer zweiten Ausführungsform der vorliegenden Erfin­ dung. Fig. 4 ist eine Schnittansicht, die ein Halbleiter­ bauelement 25 gemäß der zweiten Ausführungsform zeigt. Bei dem Halbleiterbauelement 25 wird, wie in Fig. 4 gezeigt, das in das Lötverbindungsgebiet zwischen dem Halbleiterchip 12 und dem Harzsubstrat 11 eingespritzte Unterfüllungsharz 19 durch Verwendung einer nicht gezeigten Form gehärtet, so daß die Hohlkehlen 26 ein rechteckiges Profil aufweisen, anstatt das eines im allgemeinen rechtwinkligen Dreiecks. Die anderen Konfigurationen und Funktionen sind die glei­ chen wie diejenigen des Halbleiterbauelements 10 (siehe Fig. 2).A description will now be given of a second embodiment of the present invention with reference to FIG. 4. Fig. 4 is a sectional view showing a semiconductor device 25 according to the second embodiment. In the semiconductor device 25 , as shown in FIG. 4, the underfill resin 19 injected into the solder connection area between the semiconductor chip 12 and the resin substrate 11 is hardened by using a mold not shown, so that the grooves 26 have a rectangular profile instead of one in the general right-angled triangle. The other configurations and functions are the same as those of the semiconductor device 10 (see FIG. 2).

Dementsprechend werden die Hohlkehlen 26 zu einer den Halb­ leiterchip 12 umgebenden dicken Wand gebildet. Dadurch sind die Hohlkehlen 26 so geformt, daß sie mit der Oberfläche des Halbleiterchips 12 fast bündig sind. In der vorliegen­ den Ausführungsform ist die Hohlkehlenlänge L (ungefähr 1 mm) auch größer als die Chiphöhe H1 (oder die Chiphöhe H2) von der oberen Oberfläche des Harzsubstrats 11 zu der obe­ ren Oberfläche des Halbleiterchips 12.Accordingly, the fillets 26 are formed into a thick wall surrounding the semiconductor chip 12 . As a result, the fillets 26 are shaped such that they are almost flush with the surface of the semiconductor chip 12 . In the present embodiment, the fillet length L (about 1 mm) is also larger than the chip height H1 (or the chip height H2) from the upper surface of the resin substrate 11 to the upper surface of the semiconductor chip 12 .

Wie erörtert worden ist, wird erfindungsgemäß die Hohlkeh­ lenlänge L (die Länge der Überläufe des Unterfüllungsharzes 19, das als das in das Lötverbindungsgebiet zwischen dem Harzsubstrat 11 und dem Halbleiterchip 12 einzuspritzende verstärkende Harz dient, von den Seiten des Halbleiterchips 12) so angepaßt, daß sie größer ist als die Chiphöhe, so daß die Chipabblätterung und dergleichen, was aus der Ver­ werfung des Harzsubstrats 11 resultiert, in dem BGA-Halbleiterbauelement 10 vom Flip-Chip-Typ vermieden werden.As discussed, the Hohlkeh according to the invention lenlänge L (the length of the overflows of the underfill resin 19, when the in the Lötverbindungsgebiet between the resin substrate 11 and the semiconductor chip 12 serves injected reinforcing resin from the sides of the semiconductor chip 12) adapted so that it is larger than the chip height, so that chip delamination and the like resulting from the warpage of the resin substrate 11 are avoided in the flip-chip type BGA semiconductor device 10 .

Infolgedessen können die zwischen den mehreren Harzen mit unterschiedlichen Wärmeausdehnungskoeffizienten wirkenden Spannungen verteilt werden. Dies verhindert, daß sich das Harzsubstrat 11 bei der Gelegenheit verzieht, wenn das Un­ terfüllungsharz 19 zwischen dem Halbleiterchip 12 und dem Harzsubstrat 11 gehärtet wird, was es ermöglicht, die Ab­ blätterung des Unterfüllungsharzes 19 und die Risse c in dem Harzsubstrat 11 zu vermeiden. As a result, the stresses acting between the plural resins having different coefficients of thermal expansion can be distributed. This prevents the resin substrate 11 from warping on the occasion when the underfill resin 19 between the semiconductor chip 12 and the resin substrate 11 is cured, which makes it possible to prevent the underfill resin 19 from peeling and the cracks c in the resin substrate 11 .

Dementsprechend wird das Auftreten der Abblätterung und Verzerrung verhindert, wie in den herkömmlichen Beispielen gezeigt, wodurch das Halbleiterbauelement mit einer Lötkon­ takthügelstruktur hinsichtlich Produktivität und Zuverläs­ sigkeit verbessert werden kann.Accordingly, the occurrence of the exfoliation and Prevents distortion, as in the conventional examples shown, whereby the semiconductor device with a Lötkon Clock bump structure in terms of productivity and reliability liquid can be improved.

Dies ist besonders effektiv für den Halbleiterchip 12 mit dicht gepackter Verdrahtung unter Verwendung des flexiblen Harzsubstrats 11, was gegenwärtig in den Mittelpunkt rückt. Das heißt, der Halbleiterchip 12 mit dicht gepackter Ver­ drahtung unter Verwendung des flexiblen Harzsubstrats 11 enthält bis zu ungefähr 3000 bis 5000 Anschlußstifte, wäh­ rend ein Flüssigkristalltreiber mit einem Glassubstrat un­ gefähr 40 bis 50 Stifte enthält. Was die Chipgröße be­ trifft, ist der Halbleiterchip 12 ungefähr 13 bis 17 mm im Quadrat, wohingegen der Flüssigkristalltreiber ungefähr 9 mm im Quadrat ist. Da die Verspannungen proportional zu Flächenverhältnissen sind, besteht zwischen den daran anzu­ legenden Verspannungen eine große Differenz.This is particularly effective for the semiconductor chip 12 with tightly packed wiring using the flexible resin substrate 11 , which is currently the focus. That is, the semiconductor chip 12 with tightly packed wiring using the flexible resin substrate 11 contains up to about 3000 to 5000 pins, while a liquid crystal driver with a glass substrate contains about 40 to 50 pins. As for the chip size, the semiconductor chip 12 is approximately 13 to 17 mm square, whereas the liquid crystal driver is approximately 9 mm square. Since the tension is proportional to the area ratio, there is a large difference between the tension to be applied.

Nun erfolgt eine Beschreibung einer dritten Ausführungsform der vorliegenden Erfindung. Fig. 5 ist eine Schnittan­ sicht, die die Konfiguration des Halbleiterbauelements ge­ mäß der dritten Ausführungsform der vorliegenden Erfindung zeigt. Fig. 6A und 6B zeigen die in dem Halbleiterbau­ element von Fig. 5 gebildeten Hohlkehlen. Fig. 6A ist eine Draufsicht auf ein erstes Beispiel, und Fig. 6B ist eine Draufsicht auf ein zweites Beispiel.A description will now be given of a third embodiment of the present invention. Fig. 5 is a view Schnittan showing the configuration of the semiconductor device accelerator as the third embodiment of the present invention. 6A and 6B show. The semiconductor assembly in the element of Fig. 5 flutes formed. FIG. 6A is a top view of a first example, and FIG. 6B is a top view of a second example.

Wie in Fig. 5 gezeigt, ist ein Halbleiterbauelement 30 an dem Chipverbindungsgebiet des isolierenden Substrats 11 un­ ter dem Halbleiterchip 12 hohl ausgeführt. Dann werden aus Harz mit hoher Viskosität bestehende Hohlkehlen 31 in die im allgemeinen rechtwinklig-dreieckigen Teile zwischen den Seiten des Halbleiterchips 12 und der Oberfläche des Sub­ strats 11 gebildet. Die anderen Konfigurationen sind die gleichen wie diejenigen des Halbleiterbauelements 10 (siehe Fig. 2). Hierbei kann das Chipverbindungsgebiet, wo der Halbleiterchip 12 und das Substrat 11 einander zugewandt sind, mit einem Unterfüllungsharz mit einem niedrigeren Wärmeausdehnungskoeffizienten gefüllt werden, anstatt hohl zu bleiben.As shown in FIG. 5, a semiconductor device 30 is made hollow at the chip connection area of the insulating substrate 11 below the semiconductor chip 12 . Then, high-viscosity resin fillets 31 are formed in the generally rectangular-triangular parts between the sides of the semiconductor chip 12 and the surface of the substrate 11 . The other configurations are the same as those of the semiconductor device 10 (see FIG. 2). Here, the chip connection area where the semiconductor chip 12 and the substrate 11 face each other can be filled with an underfill resin having a lower coefficient of thermal expansion, instead of remaining hollow.

In diesem Fall werden die Hohlkehlen 31 unter den vier Ecken des Halbleiterchips 12 gebildet, mit Ausnahme der zentralen Teile der vier Seiten, wie in Fig. 6A gezeigt, oder sie werden unter den zentralen Teilen der vier Seiten des Halbleiterchips 12 gebildet, mit Ausnahme der vier Ecken, wie in Fig. 6B gezeigt. Bei der vorliegenden Aus­ führungsform hat die Hohlkehlenlänge L einen willkürlichen Wert, wohingegen diejenigen, die größer sind als die Chip­ höhe H1 (oder die Chiphöhe H2) den Effekt wie in der in Fig. 2 gezeigten Ausführungsform verstärken.In this case, the fillets 31 are formed under the four corners of the semiconductor chip 12 except for the central parts of the four sides as shown in FIG. 6A, or they are formed under the central parts of the four sides of the semiconductor chip 12 except for the four corners as shown in Fig. 6B. In the present embodiment, the fillet length L has an arbitrary value, whereas those larger than the chip height H1 (or the chip height H2) enhance the effect as in the embodiment shown in FIG. 2.

In der vorliegenden Ausführungsform ist das Chipverbin­ dungsgebiet des Harzsubstrats 11 unter dem Halbleiterchip 12 nicht mit einem Unterfüllungsharz belegt, das bei der Härtung Spannungen erzeugt, und selbst wenn es mit einem Unterfüllungsharz belegt ist, weist das Unterfüllungsharz einen niedrigeren Wärmeausdehnungskoeffizienten auf. Dem­ entsprechend wird zwischen dem Harzsubstrat 11 und dem Halbleiterchip 12 keine Spannung erzeugt, oder wenn, dann wird nur eine geringe Spannung erzeugt, wodurch keine Ver­ werfung oder dergleichen, die aus der Erzeugung von Span­ nungen resultiert, bewirkt wird oder ein kleiner Effekt be­ wirkt wird.In the present embodiment, the chip connection area of the resin substrate 11 under the semiconductor chip 12 is not covered with an underfill resin that generates stress upon curing, and even if it is covered with an underfill resin, the underfill resin has a lower coefficient of thermal expansion. Accordingly, no voltage is generated between the resin substrate 11 and the semiconductor chip 12 , or if so, only a low voltage is generated, whereby no warping or the like resulting from the generation of voltages is effected or a small effect is effected becomes.

Beispielsweise weisen die Hohlkehlen 31 und das Unterfül­ lungsharz mit niedrigerem Wärmeausdehnungskoeffizienten, falls eingespritzt, die folgenden Wärmeausdehnungskoeffizi­ enten α (ppm/°C) auf. Das heißt, das eine hohe Viskosität aufweisende Harz für die Hohlkehlen 31 hat α = 10 und eine Viskosität von 100 (Pa.s). Das Unterfüllungsharz mit nied­ rigerem Wärmeausdehnungskoeffizienten hat α = 7-10. For example, the fillets 31 and the underfill resin with a lower coefficient of thermal expansion, if injected, have the following coefficients of thermal expansion α (ppm / ° C). That is, the high viscosity resin for the fillets 31 has α = 10 and a viscosity of 100 (Pa.s). The underfill resin with a lower coefficient of thermal expansion has α = 7-10.

Fig. 7 ist eine Schnittansicht, die die Bildung der Hohl­ kehlen in dem Halbleiterbauelement von Fig. 5 zeigt. Wie in Fig. 7 gezeigt, werden die Hohlkehlen 31 durch Tropfen eines Harzes mit hoher Viskosität aus einer Harzlieferdüse 32 auf die vier Ecken oder die vier Seiten neben dem Löt­ verbindungsgebiet gebildet. Die Harzlieferdüse 32 ist über den seitlichen Endflächen des Halbleiterchips 12 positio­ niert, um entlang den seitlichen Endflächen des Halbleiter­ chips 12 vertikal bewegbar zu sein. FIG. 7 is a sectional view showing the formation of the grooves in the semiconductor device of FIG. 5. As shown in FIG. 7, the fillets 31 are formed by dropping a high viscosity resin from a resin supply nozzle 32 onto the four corners or the four sides adjacent to the solder joint area. The Harzlieferdüse 32 is defined on the lateral end faces of the semiconductor chip 12 positio to be movable vertically along the side end surfaces of the semiconductor chips 12th

In einem Fall, in dem ein Unterfüllungsharz mit niedrigerem Wärmeausdehnungskoeffizienten in das Lötverbindungsgebiet zwischen dem Harzsubstrat 11 und dem Halbleiterchip 12 ein­ gespritzt wird, kann das Unterfüllungsharz mit niedrigerem Wärmeausdehnungskoeffizienten durch ein Entlüftungsloch in die aus Harz mit hoher Viskosität bestehenden Hohlkehlen 31 eingespritzt werden.In a case where an underfill resin having a lower coefficient of thermal expansion is injected into the solder joint area between the resin substrate 11 and the semiconductor chip 12 , the underfill resin having a lower coefficient of thermal expansion can be injected through a vent hole into the fillets 31 made of high-viscosity resin.

Wie erörtert worden ist, bleibt in dem in Fig. 5-7 ge­ zeigten Halbleiterbauelement 30 das Chipverbindungsgebiet des Harzsubstrats 11 unter dem Halbleiterchip 12 hohl (siehe Fig. 5) oder wird mit dem Unterfüllungsharz mit niedrigerem Wärmeausdehnungskoeffizienten gefüllt und wird mit den Hohlkehlen 31 aus Harz mit hoher Viskosität verse­ hen. Das Chipverbindungsgebiet des Harzsubstrats 11 ist in­ folgedessen nicht mit einem Unterfüllungsharz belegt, das beim Härten Spannungen erzeugt, oder selbst bei Belegung mit etwas Harz hat das Unterfüllungsharz einen niedrigeren Wärmeausdehnungskoeffizienten. Dies erzeugt keine Verwer­ fung oder dergleichen, die aus der Erzeugung von Spannungen resultieren, oder es bewirkt einen kleinen Effekt.As discussed, in the semiconductor device 30 shown in FIGS . 5-7, the chip connection area of the resin substrate 11 under the semiconductor chip 12 remains hollow (see FIG. 5) or is filled with the underfill resin having a lower coefficient of thermal expansion and is filled with the fillets 31 Use high viscosity resin. As a result, the chip connection area of the resin substrate 11 is not covered with an underfill resin that generates stress when hardened, or even when covered with some resin, the underfill resin has a lower coefficient of thermal expansion. This does not produce warping or the like resulting from the generation of stress, or it has a small effect.

Man beachte, daß die vorliegende Erfindung nicht auf ein Halbleiterbauelement mit BGA-Struktur beschränkt ist, wie in jeder der oben beschriebenen Ausführungsformen, und sich ebenso auf ein Halbleiterbauelement mit einer Chip-Size- Package-Struktur (CSP) anwenden läßt.Note that the present invention is not limited to one Semiconductor device with BGA structure is limited, such as in each of the embodiments described above, and themselves  likewise to a semiconductor component with a chip size Package structure (CSP) can be applied.

Wie oben beschrieben worden ist, weist gemäß der vorliegen­ den Erfindung das Halbleiterbauelement, das einen auf einem Substrat über ein Unterfüllungsharz auf Flip-Chip-Weise montierten Halbleiterchip umfaßt, Hohlkehlen auf, die an den seitlichen Endflächen des Halbleiterchips durch das Einspritzen des Unterfüllungsharzes gebildet sind. Hierbei ist die Länge der Hohlkehlen größer als der Abstand von der Oberfläche des Substrats zu der Rückseite des Halbleiter­ chips ausgeführt. Dies reduziert das Verziehen des isolie­ renden Substrats bei der Härtung des Unterfüllungsharzes zwischen dem Halbleiterchip und dem isolierenden Substrat, wodurch es ermöglicht wird, die Abblätterung des Unterfül­ lungsharzes zu verhindern sowie die Risse in dem Harzsub­ strat zu vermeiden. Deshalb kann das Halbleiterbauelement mit einer Lötkontakthügelstruktur hinsichtlich Produktivi­ tät und Zuverlässigkeit verbessert werden.As has been described above, according to the present the invention, the semiconductor device, the one on a Substrate over an underfill resin in a flip-chip manner assembled semiconductor chip includes, fillets on which the side end faces of the semiconductor chip through the Injecting the underfill resin are formed. Here the length of the fillets is greater than the distance from the Surface of the substrate to the back of the semiconductor chips executed. This reduces warping of the isolie substrate when curing the underfill resin between the semiconductor chip and the insulating substrate, making it possible for the underfill to peel off prevent resin and cracks in the resin sub to avoid strat. Therefore, the semiconductor device with a solder bump structure in terms of productivity efficiency and reliability can be improved.

Es ist zwar beschrieben worden, was gegenwärtig als bevor­ zugte Ausführungsformen der Erfindung angesehen wird, doch versteht sich, daß daran verschiedene Modifikationen vorge­ nommen werden können, und die beigefügten Ansprüche sollen alle derartigen Modifikationen abdecken, die in den eigent­ lichen Gedanken und Schutzbereich der Erfindung fallen.It has been described what is currently considered to be preferred embodiments of the invention is considered, however it is understood that various modifications are featured can be taken, and the appended claims are intended cover all such modifications that are in the actual Lichen thoughts and scope of the invention.

Claims (10)

1. Halbleiterbauelement, das folgendes umfaßt:
ein Substrat;
einen an dem Substrat montierten Halbleiterchip; und
ein zwischen dem Substrat und dem Halbleiterchip auf Flip-Chip-Weise bereitgestelltes Unterfüllungsharz, wobei eine auf einer seitlichen Endfläche des Halbleiterchips durch das Einspritzen des Unterfüllungsharzes gebildete Hohlkehle eine Länge von L in Richtung entlang der Sub­ stratoberfläche aufweist, wobei die Länge L größer ist als der Abstand H1 zwischen der oberen Oberfläche des Hal­ bleiterchips und der Oberfläche des Substrats.
1. A semiconductor device comprising:
a substrate;
a semiconductor chip mounted on the substrate; and
an underfill resin provided between the substrate and the semiconductor chip in a flip-chip manner, wherein a fillet formed on a side end surface of the semiconductor chip by injecting the underfill resin has a length of L toward the substrate surface, the length L being greater than the distance H1 between the upper surface of the semiconductor chip and the surface of the substrate.
2. Halbleiterbauelement nach Anspruch 1, bei dem die Länge L der Hohlkehle größer ist als die Differenz der Erhebung H2 zwischen der höchsten Position auf der oberen Oberfläche des Halbleiterchips und einem nicht verzogenen Bereich auf der Oberfläche des Substrats.2. The semiconductor device according to claim 1, wherein the length L the fillet is greater than the difference in elevation H2 between the highest position on the top surface of the semiconductor chip and a non-warped area the surface of the substrate. 3. Halbleiterbauelement nach Anspruch 1, bei dem das Sub­ strat ein Harzsubstrat ist.3. A semiconductor device according to claim 1, wherein the sub strat is a resin substrate. 4. Halbleiterbauelement nach Anspruch 3, das folgendes um­ faßt:
einen das Substrat und den Halbleiterchip miteinander
verbindenden Lötkontakthügel; und
einen durch ein Klebeharz sowohl an die Rückseite des Halbleiterchips als auch die obere Oberfläche eines den Halbleiterchip umgebenden Verstärkungsrahmens gebondeten Deckel.
4. A semiconductor device according to claim 3, which comprises the following:
the substrate and the semiconductor chip together
connecting solder bump; and
a cover bonded by an adhesive resin both to the back of the semiconductor chip and to the upper surface of a reinforcing frame surrounding the semiconductor chip.
5. Halbleiterbauelement nach Anspruch 3, bei dem das Unter­ füllungsharz durch Verwendung einer Form gehärtet wird, und zwar zu einer den Halbleiterchip umgebenden integralen Wand.5. The semiconductor device according to claim 3, wherein the sub filling resin is hardened by using a mold, and  to an integral surrounding the semiconductor chip Wall. 6. Halbleiterbauelement nach Anspruch 3, bei dem der Wärme­ ausdehnungskoeffizient des Unterfüllungsharzes auf einen Wert zwischen dem Wärmeausdehnungskoeffizient des Substrats und dem Wärmeausdehnungskoeffizient des Halbleiterchips eingestellt ist.6. The semiconductor device according to claim 3, wherein the heat expansion coefficient of the underfill resin to one Value between the coefficient of thermal expansion of the substrate and the thermal expansion coefficient of the semiconductor chip is set. 7. Halbleiterbauelement nach Anspruch 3, bei dem das Unter­ füllungsharz aus dem Verbindungsgebiet zwischem dem Sub­ strat und dem Halbleiterchip entfernt wird, so daß die Hohlkehle ausschließlich an der Peripherie des Halbleiter­ chips gebildet wird.7. The semiconductor device according to claim 3, wherein the sub filling resin from the connection area between the sub strat and the semiconductor chip is removed so that the Fillet only on the periphery of the semiconductor chips is formed. 8. Halbleiterbauelement nach Anspruch 7, bei dem ein Unter­ füllungsharz mit einem niedrigeren Wärmeausdehnungskoeffi­ zienten in das Gebiet, aus dem das Unterfüllungsharz ent­ fernt worden ist, eingespritzt wird.8. The semiconductor device according to claim 7, wherein a sub filling resin with a lower coefficient of thermal expansion ect in the area from which the underfill resin ent has been removed, is injected. 9. Verfahren zur Herstellung eines Halbleiterbauelements, mit den folgenden Schritten:
Montieren eines Halbleiterchips auf ein Substrat auf Flip-Chip-Weise;
Verbinden des Substrats und des Halbleiterchips mit­ einander über einen Kontakthügel durch Aufschmelzen;
nachfolgendes Auftragen eines Unterfüllungsharzes zwischen das Substrat und den Halbleiterchip, wobei die Harzmenge so angepaßt wird, daß eine auf einer Seite des Halbleiterchips durch das Auftragen des Unterfüllungsharzes ausgebildete Hohlkehle eine Länge aufweist, die größer ist als die Entfernung von der Oberfläche des Substrats zu der Rückseite des Halbleiterchips; und
Härten des aufgetragenen Unterfüllungsharzes.
9. A method of manufacturing a semiconductor device, comprising the following steps:
Mounting a semiconductor chip on a substrate in a flip-chip manner;
Connecting the substrate and the semiconductor chip to one another via a contact bump by melting;
subsequently applying an underfill resin between the substrate and the semiconductor chip, the amount of resin being adjusted so that a fillet formed on one side of the semiconductor chip by applying the underfill resin has a length greater than the distance from the surface of the substrate to the back the semiconductor chip; and
Harden the applied underfill resin.
10. Verfahren zur Herstellung eines Halbleiterbauele­ ments gemäß Anspruch 9, bei dem bei dem Schritt des Auftra­ gens des Unterfüllungsharzes die Hohlkehle an der Peripherie des Halbleiterchips gebildet wird, mit Ausnahme des Verbindungsgebiets zwischen dem Substrat und dem Halb­ leiterchip.10. Method for producing a semiconductor device ment according to claim 9, wherein in the step of the order against the underfill resin the fillet on the  Periphery of the semiconductor chip is formed, with the exception the connection area between the substrate and the half conductor chip.
DE10022982A 1999-05-12 2000-05-11 Semiconductor component and method for its production Withdrawn DE10022982A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13100599A JP3384359B2 (en) 1999-05-12 1999-05-12 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
DE10022982A1 true DE10022982A1 (en) 2001-04-12

Family

ID=15047744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10022982A Withdrawn DE10022982A1 (en) 1999-05-12 2000-05-11 Semiconductor component and method for its production

Country Status (2)

Country Link
JP (1) JP3384359B2 (en)
DE (1) DE10022982A1 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4390541B2 (en) 2003-02-03 2009-12-24 Necエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP4620515B2 (en) * 2005-04-11 2011-01-26 ルネサスエレクトロニクス株式会社 Interposer, semiconductor device using the same, and method for manufacturing semiconductor device
JP4753642B2 (en) * 2005-07-04 2011-08-24 株式会社リコー Manufacturing method of electronic component mounting body
JP4658007B2 (en) * 2006-09-11 2011-03-23 シャープ株式会社 Semiconductor device
JP2008078382A (en) 2006-09-21 2008-04-03 Toshiba Corp Semiconductor device and its manufacturing method
JP2008141122A (en) 2006-12-05 2008-06-19 Denso Corp Resin molded electronic component and method for manufacturing the same
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
JP5168160B2 (en) 2009-01-15 2013-03-21 ソニー株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5250524B2 (en) 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP2012054417A (en) * 2010-09-01 2012-03-15 Panasonic Corp Mounting structure of electronic component and method of manufacturing the same
JP5897486B2 (en) * 2013-03-14 2016-03-30 株式会社東芝 Semiconductor device
JP5576528B2 (en) * 2013-04-15 2014-08-20 ルネサスエレクトロニクス株式会社 Semiconductor device
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
JP7512027B2 (en) * 2019-11-06 2024-07-08 キヤノン株式会社 Manufacturing method of electronic module, electronic module, and electronic device
KR102894105B1 (en) 2020-07-13 2025-12-02 삼성전자주식회사 Semiconductor package
US12094836B2 (en) * 2020-09-25 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having heat dissipation structure of curved profile and a manufacturing method thereof

Also Published As

Publication number Publication date
JP3384359B2 (en) 2003-03-10
JP2000323624A (en) 2000-11-24

Similar Documents

Publication Publication Date Title
DE69525280T2 (en) Manufacturing method of a film carrier type semiconductor device provided with bumps
DE10022982A1 (en) Semiconductor component and method for its production
DE69414753T2 (en) Assembly device and method for connecting miniaturized electronic components by means of bump connections
DE10295972B4 (en) Non-molded package for a semiconductor device and method of manufacture
DE69132685T2 (en) Semiconductor arrangement consisting of a TAB tape and its manufacturing process
DE10045043B4 (en) Semiconductor component and method for its production
DE10163799B4 (en) Semiconductor chip mounting substrate and method of manufacturing such a mounting substrate
DE69518958T2 (en) Injection molded BGA package
DE60309422T2 (en) Multi-chip module and manufacturing process
DE102009044605B4 (en) A method of manufacturing a semiconductor package using a carrier with a bump
DE10154853A1 (en) Flip-chip type semiconductor die mounting method for DRAM manufacture, involves fixing semiconductor die to lead frame through contact points on die, bumps formed over contact points and solder layer deposited on lead frame
DE19644297A1 (en) Semiconductor device
DE19640225A1 (en) Semiconductor module with housing for integrated circuit
DE19940633A1 (en) IC package
DE102007002707A1 (en) System in package module
DE19848834A1 (en) Applying integrated circuit flip-chip to substrate
DE10333841A1 (en) Semiconductor component in semiconductor chip size with flip-chip outer contacts and method for producing the same
EP1324389B1 (en) Semiconductor component in a chip format and method for the production thereof
DE10236689A1 (en) Semiconductor device
DE102004001829A1 (en) Semiconductor device
DE10234951A1 (en) Production of a semiconductor module used e.g. in computers comprises applying a structured connecting layer on a substrate, applying active and/or passive switching units, connecting using a filler and applying electrical connecting units
DE69722661T2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
EP3399546A1 (en) Electronic assembly having a built-in component between two substrates and method for the production of same
DE68914927T2 (en) Plastic-wrapped type semiconductor device and method of manufacturing the same.
DE10059176C2 (en) Intermediate carrier for a semiconductor module, semiconductor module produced using such an intermediate carrier, and method for producing such a semiconductor module

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8130 Withdrawal