DE10017481A1

DE10017481A1 - Transistor-Schutzschaltung mit einer Verstärkungsschaltung für eine H-Brückenschaltung

Info

Publication number: DE10017481A1
Application number: DE10017481A
Authority: DE
Inventors: Shigeki Ikezu
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 1999-04-07
Filing date: 2000-04-07
Publication date: 2000-10-19
Also published as: JP2000295085A; US6388855B1; JP3324555B2

Abstract

Eine Transistor-Schutzschaltung für eine H-Brückenschaltung weist einen ersten bis vierten Puffer und eine Verstärkungsschaltung auf. Die H-Brückenschaltung weist einen ersten P-Kanal-Transistor und einen ersten N-Kanal-Transistor, die in Serie zwischen eine erste Leistungsversorgung und eine Masse geschaltet sind, und einen zweiten P-Kanal-Transistor und einen zweiten N-Kanal-Transistor, die in Serie zwischen die erste Leistungsversorgung und die Masse geschaltet sind, auf. Der erste Puffer invertiert ein erstes Steuersignal, das einer Gate-Elektrode des ersten P-Kanal-Transistors zugeführt wird, und der zweite Puffer invertiert ein zweites Steuersignal, das einer Gate-Elektrode des ersten N-Kanal-Transistors zugeführt wird. Weiterhin invertiert der dritte Puffer ein drittes Steuersignal, das einer Gate-Elektrode des zweiten P-Kanal-Transistors zugeführt wird, und der vierte Puffer invertiert ein viertes Steuersignal, das einer Gate-Elektrode des zweiten N-Kanal-Transistors zugeführt wird. Das dritte und das vierte Steuersignal sind invertierte Signale des ersten und des zweiten Steuersignals. Die Verstärkungsschaltung läßt auf der Grundlage des ersten bis vierten Steuersignals selektiv einen Strom in eine von der ersten bis vierten Leitung und aus dieser fließen.

Description

Die vorliegende Erfindung betrifft eine Schutzschaltung eines Transistors.

In den letzten Jahren wurde die Gate-Länge mit der Ver besserung der Prozeßtechnik verkleinert, so daß die Schalt geschwindigkeit eines Leistungs-MOS-Transistors erhöht wurde. Dadurch werden die ansteigende Flanke und die abfallende Flanke des Ausgangsstroms des Leistungs-MOS-Transistors steil. Daher werden beim Leistungs-MOS-Transistor verschie dene Probleme, wie die Änderung der Leistungsversorgungs spannung und das Ausstrahlen von Rauschen, durch die steile Änderung des Ausgangsstroms hervorgerufen.

Wie in den Fig. 1 und 2 dargestellt ist, werden die Gate-Elektroden der Leistungs-MOS-Transistoren 1 und 2 mit jeweiligen Gate-Signalen von Invertierern (Puffern) 8 und 9 angesteuert. Daher werden die Größen der Ausgangstransistoren in den Puffern 8 und 9 herkömmlicherweise so eingestellt, daß die Ausgangswiderstände groß gemacht werden. Statt dessen werden zwischen die Puffer 8 und 9 und die Gate-Elektroden der Leistungs-MOS-Transistoren 1 und 2 hohe Widerstände eingefügt, um die Gate-Signale durch den Widerstand und die Kapazitäten 16 und 17 zwischen den Gate- und Drain-Elektroden der Leistungs-MOS-Transistoren 1 und 2 sanft zu machen. Dadurch werden die Anstiegszeit und die Abfallzeit in den Ausgangs-Stromwellenformen der Leistungs-MOS-Transistoren 1 und 2 lang gemacht.

Beim ersten herkömmlichen Beispiel ist jedoch die Fähig keit zum Ansteuern der Gate-Elektrode des Leistungs-MOS- Transistors verringert. Wenn die Spannung eines Lastverbin dungsanschlusses stark geändert wird, fließt ein Lade- und Entladestrom durch die Kapazität 16 oder 17 zwischen der Gate-Elektrode und den Drain-Elektroden. In diesem Fall werden die Spannungspegel a1' und a2', sowie b1' und b2' der Gate-Signale ga und gb leicht geändert, wie in Fig. 8 darge stellt ist. Dadurch wird ein fehlerhafter Vorgang ausgeführt, wodurch der Leistungs-MOS-Transistor 1 oder der Leistungs- MOS-Transistor 2 durchgeschaltet wird, so daß zwischen der Leistungsversorgung und der Masse ein Strom fließt. Wenn die Gate-Spannungen die Durchbruchspannungen der Leistungs-MOS- Transistoren 1 und 2 übersteigen, werden diese möglicherweise zerstört.

In Zusammenhang mit der oben angegebenen Beschreibung sei bemerkt, daß eine H-Brücken-Schutzschaltung aus JP-A-1-91620 bekannt ist. In dieser Entgegenhaltung besteht eine H-Brüc kenschaltung aus einer Gleichstromversorgung und vier Halb leiterbauelementen. Eine Steuerschaltung steuert jedes der vier Halbleiterbauelemente so, daß es sich in einem leitenden oder nicht leitenden Zustand befindet, so daß ein Motor in Vorwärts- oder in Rückwärtsrichtung gedreht wird. Eine Stopp schaltung erfaßt eine in der Gleichstromversorgung erzeugte Überspannung oder Stoßspannung und steuert alle vier Halb leiterbauelemente derart, daß sie in den nicht leitenden Zustand versetzt werden. Eine Überstrom-Erfassungsschaltung erfaßt einen durch irgendeines der vier Halbleiterbauelemente fließenden Überstrom. Wenn die Überstrom-Erfassungsschaltung den Überstrom erfaßt, steuert die Stoppschaltung alle vier Halbleiterbauelemente derart, daß sie in den nicht leitenden Zustand versetzt werden.

Weiterhin ist eine Halbleiter-Schaltungsvorrichtung aus JP-A-2-58372 bekannt. In dieser Entgegenhaltung wird ein Feldeffektelement mit isoliertem Gate vom vertikalen Typ als Pull-up-Element verwendet, bei dem ein Halbleitersubstrat als ein Drain- oder ein Anodenanschluß verwendet wird. Weiterhin wird ein Feldeffektelement mit isoliertem Gate als ein Pull- down-Element verwendet, das in einem N-leitenden Bereich gebildet ist, der durch einen P-leitenden Bereich getrennt ist.

Weiterhin ist eine Durchgangsstrom-Verhinderungsschaltung aus der JP-A-4-331492 bekannt. Bei dieser Entgegenhaltung besteht eine H-Brückenschaltung aus zwei P-Kanal-MOS- Transistoren (9, 10) und zwei N-Kanal-MOS-Transistoren (11, 12). Eine Durchgangsstrom-Verhinderungsschaltung besteht aus einer ersten und einer zweiten Pufferschaltung (16), bei denen eine Anstiegszeit eines Ausgangssignals länger ist als eine Abfallzeit des Ausgangssignals, einer dritten und einer vierten Pufferschaltung (18), bei denen eine Abfallzeit eines Ausgangssignals länger ist als eine Anstiegszeit des Aus gangssignals, und einer fünften und einer achten Pufferschal tung (17, 19), bei denen eine Anstiegszeit eines Ausgangs signals einer Abfallzeit des Ausgangssignals gleicht. Es gibt daher keine Betriebsperiode für alle MOS-Transistoren (9 bis 12). Demgemäß kann der Durchgangsstrom verhindert werden. Ein Hochfrequenzbetrieb der H-Brückenschaltung wird ermöglicht, falls die Tastgrade der Treibersignale (1 und 2) unter Berücksichtigung der Nichtbetriebsperiode bestimmt werden.

Weiterhin ist eine Schutzschaltung gegen eine elektrosta tische Entladung (ESD) aus JP-A-8-55958 bekannt. In dieser Entgegenhaltung besteht die ESD-Schutzschaltung aus einer ersten n⁺-leitenden Diode, deren Kathode an eine Kontakt stelle angeschlossen ist und deren Anode an eine Substrat masse angeschlossen ist. Die erste Diode besteht aus einem Substrat von einem p^--leitenden Typ oder einem p^--auf-p⁺- leitenden epitaktischen Typ oder einem auf das Substrat aufgebrachten n⁺-leitenden Bereich. Weiterhin besteht die erste Diode aus einem p⁺-leitenden Bereich, der auf das Substrat aufgebracht und an die Substratmasse angeschlossen ist, und einem Feldoxid-Filmbereich, der gebildet ist, um den n⁺-leitenden Bereich elektrisch von dem p⁺-leitenden Bereich zu isolieren. Weiterhin besteht die erste Diode aus einer N- Wanne, die den n⁺-leitenden Bereich umgibt, um das Erzeugen einer Lawine in der ersten Diode ansprechend auf eine an die Kontaktstelle angelegte Eingangsspannung, die niedriger ist als eine vorgegebene Spannung, zu verhindern.

Weiterhin ist eine Schwingspulenmotor-Rückkopplungs steuerschaltung aus JP-A-8-163885 bekannt. In dieser Entge genhaltung besteht die Schwingspulenmotor-Rückkopplungs steuerschaltung aus einer H-Brückenschaltung (10), einer Steuereinrichtung (20) und einer Rückkopplungsschleife (60). Die Rückkopplungsschleife (60) verhindert das Erhöhen der an den Schwingspulenmotor angelegten Spannung infolge der elek tromotorischen Gegenkraft.

Eine Aufgabe der vorliegenden Erfindung besteht daher darin, eine Transistor-Schutzschaltung bereitzustellen.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Transistor-Schutzschaltung bereitzustellen, die einen fehlerhaften Betrieb eines Transistors und die Zerstö rung des Transistors verhindern kann.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Transistor-Schutzschaltung bereitzustellen, die das Erzeugen des zwischen einer Leistungsversorgung und der Masse fließenden Stroms verhindern kann.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Transistor-Schutzschaltung bereitzustellen, bei der die Stromansteuerfähigkeit an einer Gate-Elektrode eines Transistors erhöht ist.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Transistor-Schutzschaltung bereitzustellen, die mit einem Invertierer, einem RS-Zwischenspeicher und einem Verstärkungstransistor versehen ist.

Diese Aufgaben werden mit den Merkmalen aus den Ansprü chen gelöst.

Die Erfindung wird weiter in Zusammenhang mit den Zeich nungen beschrieben:

Fig. 1 ist ein herkömmliches Beispiel einer Ansteuer schaltung für eine H-Brückenschaltung,

Fig. 2 ist ein Schaltungsdiagramm eines Ersatzschaltbilds des herkömmlichen Beispiels der Ansteuerschaltung für die H-Brückenschaltung,

die Fig. 3A bis 3F sind Zeitablaufdiagramme von Betriebssignalen in der Ansteuerschaltung aus Fig. 1,

die Fig. 4A bis 4D sind Zeitablaufdiagramme, in denen Betriebssignale in der Ansteuerschaltung aus Fig. 2 darge stellt sind,

Fig. 5 ist ein Schaltungsdiagramm, in dem der Aufbau einer Transistor-Schutzschaltung für eine H-Brückenschaltung gemäß einer Ausführungsform der vorliegenden Erfindung darge stellt ist,

Fig. 6 ist ein Schaltungsdiagramm eines Ersatzschaltbilds der Transistor-Schutzschaltung für die H-Brückenschaltung gemäß der Ausführungsform der vorliegenden Erfindung,

die Fig. 7A bis 7E sind Zeitablaufdiagramme von Betriebssignalen in der Brückenschaltung aus Fig. 5, und

die Fig. 8A bis 8E sind Zeitablaufdiagramme von Betriebssignalen in der Brückenschaltung aus Fig. 6.

Nachfolgend wird eine Transistor-Schutzschaltung für eine H-Brückenschaltung gemäß der vorliegenden Erfindung detail liert mit Bezug auf die anliegende Zeichnung beschrieben.

Fig. 5 ist ein Schaltungsdiagramm, in dem der Aufbau der H-Brückenschaltung dargestellt ist, die aus der Transistor- Schutzschaltung gemäß einer Ausführungsform der vorliegenden Erfindung besteht. Fig. 6 ist ein Schaltungsdiagramm, das ein Ersatzschaltbild von Fig. 5 zeigt.

Wie in Fig. 5 dargestellt ist, besteht die H-Brücken schaltung aus einem P-Kanal-Leistungs-MOS-Transistor 1, einem N-Kanal-Leistungs-MOS-Transistor 2, einem P-Kanal-Leistungs- MOS-Transistor 3, einem N-Kanal-Leistungs-MOS-Transistor 4 und einer Last 7. Der P-Kanal-Leistungs-MOS-Transistor 1 und der N-Kanal-Leistungs-MOS-Transistor 2 sind in Serie zwischen eine Leistungsversorgung 5 und die Masse 6 geschaltet. Der P-Kanal-Leistungs-MOS-Transistor 3 und der N-Kanal-Leistungs- MOS-Transistor 4 sind auch in Serie zwischen die Leistungs versorgung 5 und die Masse 6 geschaltet. Die Last 7 ist zwischen einen Schaltungspunkt zwischen dem P-Kanal- Leistungs-MOS-Transistor 1 und dem N-Kanal-Leistungs-MOS- Transistor 2 und einen Schaltungspunkt zwischen dem P-Kanal- Leistungs-MOS-Transistor 3 und dem N-Kanal-Leistungs-MOS- Transistor 4 geschaltet.

Eine Transistor-Schutzschaltung steuert die H-Brücken schaltung an. Die Transistor-Schutzschaltung besteht aus einer ersten Schaltung zum Ansteuern der Leistungs-MOS-Tran sistoren 1 und 2 und einer zweiten Schaltung zum Ansteuern der Leistungs-MOS-Transistoren 1 und 2. Der Aufbau der ersten Schaltung gleicht demjenigen der zweiten Schaltung. Daher wird nur die erste Schaltung der Transistor-Schutzschaltung für die Leistungs-MOS-Transistoren 1 und 2 beschrieben.

Die erste Schaltung der Transistor-Schutzschaltung besteht aus Invertierern 8 und 9, einem Invertierer 14, einem RS-Zwischenspeicher 15 und Verstärkungstransistoren 12 und 13. Die Invertierer (Puffer) 8 und 9 invertieren Ansteuer signale a und b 10 und 11, die den Gate-Elektroden der Leistungs-MOS-Transistoren 1 und 2 über Leitungen 34 und 35 als Gate-Signale ga bzw. gb zugeführt werden. Der Invertierer 14 invertiert das Ansteuersignal 11 und legt es an einen R-Anschluß des RS-Zwischenspeichers 15 an. Das Ansteuersignal a 10 wird einem S-Anschluß des RS-Zwischenspeichers 15 zuge führt. Eine Q-Ausgabe des RS-Zwischenspeichers 15 wird den Gate-Elektroden der Verstärkungstransistoren 12 und 13 als Ansteuersignal zugeführt. Der Verstärkungstransistor 12 ist zwischen der Leistungsversorgung 5 und der Leitung 34 vorge sehen, und der Verstärkungstransistor 13 ist zwischen der Masse 6 und der Leitung 35 vorgesehen. Die Leistungsversor gung des Verstärkungstransistors 12 kann der Leistungsversor gung 5 gleichen oder von dieser verschieden sein. Der Ver stärkungstransistor 12 führt der Gate-Elektrode des Leistungs-MOS-Transistors 1 über die Leitung 34 Strom zu. Weiterhin führt der Verstärkungstransistor 13 über die Leitung 35 Strom von der Gate-Elektrode des Leistungs-MOS- Transistors 2 zu. Demgemäß ist die Transistor-Schutzschaltung so ausgelegt, daß die Stromansteuerfähigkeit für die Gate- Elektroden der Leistungs-MOS-Transistoren 1 und 2 verbessert ist. Auf diese Weise werden die Spannungsänderungen der Gate- Signale ga und gb der Leistungs-MOS-Transistoren 1 und 2 unterdrückt.

Weiterhin zeigt Fig. 6 ein Ersatzschaltbild der Transi stor-Schutzschaltung und der H-Brückenschaltung gemäß der Ausführungsform der vorliegenden Erfindung. In dieser Figur besteht die Transistor-Schutzschaltung aus Widerstandselemen ten 18, 19, 20 und 21, und es sind Kapazitäten 16 und 17 dargestellt. Die Widerstandselemente 18 und 19 sind die Innenwiderstände der Invertierer 8 und 9. Die Widerstands elemente 20 und 21 sind Einschaltwiderstände der Verstär kungstransistoren 12 und 13. Die Kapazitäten 16 und 17 sind Kapazitäten zwischen der Gate-Elektrode und der Drain-Elek trode des Leistungs-MOS-Transistors 1 und zwischen der Gate- Elektrode und der Drain-Elektrode des Leistungs-MOS-Transi stors 2. In diesem Fall ist das Invertierer-Widerstands element 18 viel größer als das Einschaltwiderstandselement 20 des Verstärkungstransistors, und das Inverter-Ausgangswider standselement 19 ist viel größer als das Ein schaltwiderstandselement 21 des Verstärkungstransistors.

Als nächstes wird der Betrieb der Transistor-Schutzschal tung und der H-Brückenschaltung beschrieben.

Zuerst werden die in den Fig. 7A und 7B dargestellten Ansteuersignale a und b den Invertierern 8 bzw. 9 zugeführt. Demgemäß erzeugen die Invertierer 8 und 9 die Gate-Signale ga und gb, die den Gate-Elektroden der Leistungs-MOS-Transisto ren zugeführt werden, wie in den Fig. 7D und 7E darge stellt ist. Weiterhin werden die Ansteuersignale a und b dem RS-Zwischenspeicher 15 direkt bzw. über den Invertierer 14 zugeführt. Demgemäß erzeugt der RS-Zwischenspeicher 15 das Ansteuersignal c, das den Gate-Elektroden der Verstärkungs transistoren 12 und 13 zugeführt wird, wie in Fig. 7C darge stellt ist. In diesem Fall werden die Verzögerungszeiten t1 und t2 für die Ansteuersignale a und b derart festgelegt, daß die Leistungs-MOS-Transistoren 1 und 2 nicht gleichzeitig eingeschaltet werden. Es kann demgemäß verhindert werden, daß ein Strom zwischen der Leistungsversorgung 5 und der Masse 6 fließt. Das heißt, daß die Spannungsänderungen der Gate- Signale ga und gb der Leistungs-MOS-Transistoren 1 und 2 durch die Erhöhung der Stromansteuerfähigkeit unterdrückt werden. Weiterhin kann die Erzeugung eines Durchgangsstroms zwischen der Leistungsversorgung 5 und der Masse 6 durch das gleichzeitige Durchschalten der Leistungs-MOS-Transistoren 1 und 2 verhindert werden.

Die Kapazitäten 16 und 17 sind auf der Grundlage der Größen der Leistungs-MOS-Transistoren 1 und 2 bestimmte feste Werte. Wenn die Invertierer-Ausgangswiderstandselemente 18 und 19 daher groß gemacht werden, werden die Stromansteuer fähigkeiten der Invertierer 8 und 9 verringert. Demgemäß ändern sich die Gate-Signale ga und gb langsam, so daß die Kapazitäten 16 und 17 langsam geladen oder entladen werden. Auf diese Weise werden die ansteigende Flanke und die abfal lende Flanke bei den Schaltvorgängen der Leistungs-MOS- Transistoren 1 und 2 sanft gemacht.

Es wird angenommen, daß sich die Leistungs-MOS-Transisto ren 1 und 2 im Ausschaltzustand befinden, wie in Fig. 8D durch t2 dargestellt ist. Gleichzeitig liegt das Gate-Signal ga auf dem hohen Pegel und liegt das Gate-Signal gb auf dem niedrigen Pegel, wie in den Fig. 8D und 8E dargestellt ist. Es wird als nächstes angenommen, daß nur der Leistungs- MOS-Transistor 2 vom Ausschaltzustand zum Einschaltzustand geändert wird, während sich der Leistungs-MOS-Transistor 1 im Ausschaltzustand befindet. Weil das Gate-Signal gb in diesem Fall auf den hohen Pegel geht, so daß der Leistungs-MOS- Transistor 2 durchgeschaltet wird, geht die Spannung des Schaltungspunkts 31 in Fig. 6 auf die Spannung der Masse 6. Weiterhin ändert sich die Spannung an einem Anschluß 32 der Kapazität 16 von der Leistungsversorgungsspannung zur Masse hin.

Daher sollte die Kapazität 16 zu diesem Zeitpunkt geladen werden. Die Stromansteuerfähigkeit der Invertierers 8 für den Leistungs-MOS-Transistor 1 ist jedoch verringert, wie oben erwähnt wurde. Daher kann der Invertierer 8 der Kapazität 16 nicht sofort Strom als das Gate-Signal ga zuführen. Aus diesem Grund wird die Spannung am Anschluß 32 der Kapazität 16 zur Masse hin heruntergezogen.

Wenn die Gate-Spannung in diesem Fall einen Schwellen pegel des Leistungs-MOS-Transistors 1 übersteigt, wird der Leistungs-MOS-Transistor 1 in herkömmlicher Weise für einen sehr kurzen Zeitraum durchgeschaltet. Demgemäß fließt der Durchgangsstrom zwischen der Leistungsversorgung und der Masse, weil sich der Leistungs-MOS-Transistor 2 im durchge schalteten Zustand befindet.

Bei der vorliegenden Erfindung liegt das Ansteuersignal c jedoch auf dem hohen Pegel, wie in Fig. 8C dargestellt ist. Daher wird ein Ladestrom von der Leistungsversorgung der Gate-Elektrode des Leistungs-MOS-Transistors 1 zugeführt, so daß die Kapazität 16 geladen wird. Daher übersteigt die Spannung am Anschluß 32 der Kapazität 16 nie die Schwellen spannung des Leistungs-MOS-Transistors 1 und wird nie zur Masse hin herabgezogen. Gleichzeitig kann der Durchgangsstrom zwischen der Leistungsversorgung und der Masse unterdrückt werden. Auf diese Weise wird die Stromansteuerfähigkeit des Gate-Signals ga durch den Verstärkungstransistor 12 verbes sert.

Es wird weiterhin angenommen, daß sich die Leistungs-MOS- Transistoren 1 und 2 im gesperrten Zustand befinden, wie in Fig. 8D durch t1 dargestellt ist. Gleichzeitig befindet sich das Gate-Signal ga auf dem hohen Pegel und befindet sich das Gate-Signal gb auf dem niedrigen Pegel, wie in den Fig. 8D und 8E dargestellt ist. Es wird als nächstes angenommen, daß nur der Leistungs-MOS-Transistor 1 vom gesperrten Zustand zum durchgeschalteten Zustand wechselt, während sich der Leistungs-MOS-Transistor 2 im gesperrten Zustand befindet. In diesem Fall geht die Spannung des Schaltungspunkts 31 in Fig. 6 auf die Spannung der Leistungsversorgung 6, weil das Gate-Signal ga auf den niedrigen Pegel geht, so daß der Leistungs-MOS-Transistor 1 durchgeschaltet wird. Weiterhin ändert sich die Spannung an einem 31 der Anschlüsse der Kapazität 17 von einer Spannung zur Leistungsversorgungs spannung hin.

Daher sollte die Kapazität 17 zu diesem Zeitpunkt geladen werden. Die Stromansteuerfähigkeit des Invertierers 9 für den Leistungs-MOS-Transistor 2 wird verringert, wie oben erwähnt wurde. Daher kann der Invertierer 9 nicht sofort Strom als das Gate-Signal gb von der Kapazität 17 fließen lassen. Aus diesem Grund wird die Spannung am Anschluß 33 der Kapazität 17 zur Leistungsversorgungsspannung hin hochgezogen.

Wenn die Gate-Spannung in diesem Fall einen Schwellenwert des Leistungs-MOS-Transistors 2 übersteigt, wird der Leistungs-MOS-Transistor 2 in herkömmlicher Weise für eine sehr kurze Zeit durchgeschaltet. Demgemäß fließt der Durch gangsstrom zwischen der Leistungsversorgung und der Masse, weil sich der Leistungs-MOS-Transistor 2 im durchgeschalteten Zustand befindet.

Bei der vorliegenden Erfindung liegt das Ansteuersignal c jedoch auf dem hohen Pegel, wie in Fig. 8C dargestellt ist. Daher wird ein Ladestrom von der Gate-Elektrode des Lei stungs-MOS-Transistors 2 zur Masse 6 fließen gelassen, so daß die Kapazität 17 geladen wird. Daher übersteigt die Spannung am Anschluß 33 der Kapazität 17 die Schwellenspannung des Leistungs-MOS-Transistors 2 und wird nie zur Leistungsversor gungsspannung hin hochgezogen. Gleichzeitig kann der Durch gangsstrom zwischen der Leistungsversorgung und der Masse unterdrückt werden. Auf diese Weise wird die Stromansteuer fähigkeit des Gate-Signals gb durch den Verstärkungstransi stor 13 verbessert.

Weiterhin lassen die Verstärkungstransistoren 12 und 13 einen Entladestrom von den Kapazitäten 16 und 17 fließen, wenn die Leistungs-MOS-Transistoren gesperrt sind.

Wie oben beschrieben wurde, kann gemäß der vorliegenden Erfindung die Spannungsänderung des an den Leistungs-MOS- Transistor angelegten Gate-Signals unterdrückt werden. Wei terhin kann ein fehlerhafter Betrieb des Leistungs-MOS-Tran sistors verhindert werden. Demgemäß können die Erzeugung des Durchgangsstroms zwischen der Leistungsversorgung und den Massen und die Zerstörung des Leistungs-MOS-Transistors verhindert werden.

Claims

1. Transistor-Schutzschaltung für eine H-Brückenschaltung, bei der ein erster P-Kanal-Transistor (1) und ein erster N-Kanal-Transistor (2) zwischen einer ersten Leistungsversor gung (5) und einer Masse (6) bereitgestellt sind, um über einen ersten Schaltungspunkt in Serie zusammengeschaltet zu werden, und wobei ein zweiter P-Kanal-Transistor (3) und ein zweiter N-Kanal-Transistor (4) zwischen der ersten Leistungs versorgung und der Masse bereitgestellt sind, um über einen zweiten Schaltungspunkt in Serie zusammengeschaltet zu wer den, wobei eine Last zwischen den ersten Schaltungspunkt und den zweiten Schaltungspunkt geschaltet ist und wobei die Transistor-Schutzschaltung aufweist:
einen ersten bis vierten Puffer (8, 9), wobei der erste Puffer (8) ein erstes Steuersignal invertiert, das einer Gate-Elektrode des ersten P-Kanal-Transistors über eine erste Leitung zuzuführen ist, wobei der zweite Puffer (9) ein zweites Steuersignal invertiert, das einer Gate-Elektrode des ersten N-Kanal-Transistors über eine zweite Leitung zuzufüh ren ist, wobei der dritte Puffer (8) ein drittes Steuersignal invertiert, das einer Gate-Elektrode des zweiten P-Kanal- Transistors über eine dritte Leitung zuzuführen ist, wobei der vierte Puffer (9) ein viertes Steuersignal invertiert, das einer Gate-Elektrode des zweiten N-Kanal-Transistors über eine vierte Leitung zuzuführen ist und wobei das dritte und das vierte Steuersignal invertierte Signale des ersten und des zweiten Steuersignals sind, und
eine Verstärkungsschaltung (14, 15, 12, 13), die auf der Grundlage des ersten bis vierten Steuersignals selektiv einen Strom in eine von der ersten bis vierten Leitung oder aus dieser fließen läßt.

2. Schaltung nach Anspruch 1, wobei die Verstärkungsschal tung einen ersten Strom zur ersten Leitung fließen läßt, wenn der erste N-Kanal-Transistor ansprechend auf das zweite Steuersignal durchgeschaltet wird, während sich der erste P-Kanal-Transistor ansprechend auf das erste Steuersignal im gesperrten Zustand befindet, einen zweiten Strom von der zweiten Leitung fließen läßt, wenn der erste P-Kanal-Transi stor ansprechend auf das erste Steuersignal durchgeschaltet wird, während sich der erste N-Kanal-Transistor ansprechend auf das zweite Steuersignal im gesperrten Zustand befindet, einen dritten Strom zur dritten Leitung fließen läßt, wenn der zweite N-Kanal-Transistor ansprechend auf das vierte Steuersignal durchgeschaltet wird, während sich der zweite P-Kanal-Transistor ansprechend auf das dritte Steuersignal im gesperrten Zustand befindet, und einen vierten Strom von der vierten Leitung fließen läßt, wenn der zweite P-Kanal-Transi stor ansprechend auf das dritte Steuersignal durchgeschaltet wird, während sich der zweite N-Kanal-Transistor ansprechend auf das vierte Steuersignal im gesperrten Zustand befindet.

3. Schaltung nach Anspruch 1 oder 2, wobei die Verstärkungs schaltung aufweist:
eine erste Verstärkungsschaltung (14, 15, 12, 13), die für den ersten P-Kanal-Transistor und den ersten N-Kanal- Transistor bereitgestellt ist, um auf der Grundlage des ersten und des zweiten Steuersignals selektiv einen Strom in die erste Leitung und aus der zweiten Leitung fließen zu lassen, und
eine zweite Verstärkungsschaltung (14, 15, 12, 13), die für den zweiten P-Kanal-Transistor und den zweiten N-Kanal- Transistor bereitgestellt ist, um auf der Grundlage des dritten und des vierten Steuersignals selektiv einen Strom in die dritte Leitung und aus der vierten Leitung fließen zu lassen.

4. Schaltung nach Anspruch 3, wobei die erste Verstärkungs schaltung den ersten Strom zur ersten Leitung fließen läßt, wenn der erste N-Kanal-Transistor ansprechend auf das zweite Steuersignal durchgeschaltet wird, während sich der erste P-Kanal-Transistor ansprechend auf das erste Steuersignal im gesperrten Zustand befindet, und einen zweiten Strom aus der zweiten Leitung fließen läßt, wenn der erste P-Kanal-Transi stor ansprechend auf das erste Steuersignal durchgeschaltet wird, während sich der erste N-Kanal-Transistor ansprechend auf das zweite Steuersignal im gesperrten Zustand befindet, und
die zweite Verstärkungsschaltung einen dritten Strom zur dritten Leitung fließen läßt, wenn der zweite N-Kanal-Transi stor ansprechend auf das vierte Steuersignal durchgeschaltet wird, während sich der zweite P-Kanal-Transistor ansprechend auf das dritte Steuersignal im gesperrten Zustand befindet, und einen vierten Strom aus der vierten Leitung fließen läßt, wenn der zweite P-Kanal-Transistor ansprechend auf das dritte Steuersignal durchgeschaltet wird, während sich der zweite N-Kanal-Transistor ansprechend auf das vierte Steuersignal im gesperrten Zustand befindet.

5. Schaltung nach Anspruch 3 oder 4, wobei die erste Ver stärkungsschaltung aufweist:
einen ersten P-Kanal-Steuertransistor (12), der zwischen einer zweiten Leistungsversorgung und der ersten Leitung bereitgestellt ist und ansprechend auf das erste Ansteuer signal einen ersten Strom von der zweiten Leistungsversorgung zur ersten Leitung fließen läßt,
einen ersten N-Kanal-Steuertransistor (13), der zwischen der Masse und der zweiten Leitung bereitgestellt ist und ansprechend auf das erste Ansteuersignal einen zweiten Strom von der zweiten Leitung zur Masse fließen läßt, und
eine erste Zeitsteuerschaltung (14, 15), die das erste Ansteuersignal auf der Grundlage des ersten und des zweiten Steuersignals erzeugt, und
wobei die zweite Verstärkungsschaltung (14, 15, 12, 13) aufweist:
einen zweiten P-Kanal-Steuertransistor (12), der zwischen der zweiten Leistungsversorgung und der dritten Leitung bereitgestellt ist und ansprechend auf ein zweites Ansteuer signal einen dritten Strom von der zweiten Leistungsversor gung zur dritten Leitung fließen läßt,
einen zweiten N-Kanal-Steuertransistor (13), der zwischen der Masse und der vierten Leitung bereitgestellt ist und ansprechend auf das zweite Ansteuersignal einen vierten Strom von der vierten Leitung zur Masse fließen läßt, und
eine zweite Zeitsteuerschaltung (14, 15), die das zweite Ansteuersignal ansprechend auf das dritte und das vierte Steuersignal erzeugt.

6. Schaltung nach Anspruch 5, wobei die erste Zeitsteuer schaltung (14, 15) eine erste Flipflop-Schaltung (15) auf weist, die ansprechend auf eine ansteigende Flanke des ersten Steuersignals gesetzt wird und ansprechend auf eine abfal lende Flanke eines Inversionssignals des zweiten Steuer signals zurückgesetzt wird, und
wobei die zweite Zeitsteuerschaltung (14, 15) eine zweite Flipflop-Schaltung (15) aufweist, die ansprechend auf eine ansteigende Flanke des dritten Steuersignals gesetzt wird und ansprechend auf eine abfallende Flanke eines Inversions signals des vierten Steuersignals zurückgesetzt wird.

7. Schaltung nach Anspruch 5 oder 6, wobei eine Summe aus einem Innenwiderstand des ersten Puffers und einem zwischen dem ersten Puffer und der ersten Leitung bereitgestellten Widerstandselement größer ist als eine Summe aus einem Innen widerstand des ersten P-Kanal-Steuertransistors und einem zwischen dem ersten P-Kanal-Steuertransistor und der ersten Leitung bereitgestellten Widerstandeelement,
eine Summe aus einem Innenwiderstand des zweiten Puffers und einem zwischen dem zweiten Puffer und der zweiten Leitung bereitgestellten Widerstandselement größer ist als eine Summe aus einem Innenwiderstand des ersten N-Kanal-Steuertransi stors und einem zwischen dem ersten N-Kanal-Steuertransistor und der zweiten Leitung bereitgestellten Widerstandselement,
eine Summe aus einem Innenwiderstand des dritten Puffers und einem zwischen dem dritten Puffer und der dritten Leitung bereitgestellten Widerstandselement größer ist als eine Summe aus einem Innenwiderstand des zweiten P-Kanal-Steuertransi stors und einem zwischen dem zweiten P-Kanal-Steuertransistor und der dritten Leitung bereitgestellten Widerstandselement, und
eine Summe aus einem Innenwiderstand des vierten Puffers und einem zwischen dem vierten Puffer und der vierten Leitung bereitgestellten Widerstandselement größer ist als eine Summe aus einem Innenwiderstand des zweiten N-Kanal-Steuertransi stors und einem zwischen dem zweiten N-Kanal-Steuertransistor und der vierten Leitung bereitgestellten Widerstandselement.

8. Verfahren zum Schützen einer H-Brückenschaltung, wobei ein erster P-Kanal-Transistor und ein erster N-Kanal-Transi stor zwischen einer ersten Leistungsversorgung und einer Masse bereitgestellt sind, die in Serie über einen ersten Schaltungspunkt zu schalten sind, und wobei ein zweiter P-Kanal-Transistor und ein zweiter N-Kanal-Transistor zwischen der ersten Leistungsversorgung und der Masse bereit gestellt sind, um über einen zweiten Schaltungspunkt in Serie geschaltet zu werden, wobei eine Last zwischen den ersten Schaltungspunkt und den zweiten Schaltungspunkt geschaltet ist, wobei der erste bis vierte Transistor eine erste bis vierte Kapazität aufweisen, wobei jede von ihnen eine Kapazität zwischen einer jeweiligen Gate- und einer jeweiligen Drain-Elektrode ist, wobei das Verfahren aufweist:
Ansteuern des ersten bis vierten Transistors über eine erste bis vierte Leitung ansprechend jeweils auf ein erstes bis viertes Steuersignal und
selektives Laden der ersten bis vierten Kapazität auf der Grundlage des ersten bis vierten Steuersignals.

9. Verfahren nach Anspruch 8, wobei das Laden aufweist:
Laden der ersten Kapazität ansprechend auf das Durch schalten des ersten N-Kanal-TransiLstors, während sich der erste P-Kanal-Transistor in einem gesperrten Zustand befin det,
Laden der dritten Kapazität ansprechend auf das Durch schalten des zweiten N-Kanal-Transistors, während sich der zweite P-Kanal-Transistor in einem gesperrten Zustand befin det,
Laden der zweiten Kapazität ansprechend auf das Durch schalten des ersten P-Kanal-Transistors, während sich der erste N-Kanal-Transistor in einem gesperrten Zustand befin det, und
Laden der vierten Kapazität ansprechend auf das Durch schalten des zweiten P-Kanal-Transistors, während sich der zweite N-Kanal-Transistor in einem gesperrten Zustand befin det.

10. Verfahren nach Anspruch 8 oder 9, weiter aufweisend:
Erzeugen eines ersten und eines zweiten Ansteuersignals anhand des ersten bis vierten Steuersignals,
wobei das selektive Laden aufweist:
Laden der ersten Kapazität arisprechend auf das erste Ansteuersignal,
Laden der dritten Kapazität ansprechend auf das zweite Ansteuersignal,
Laden der zweiten Kapazität ansprechend auf das erste Ansteuersignal, und
Laden der vierten Kapazität ansprechend auf das zweite Ansteuersignal.

11. Verfahren nach Anspruch 10, wobei das Erzeugen aufweist:
Erzeugen des ersten Ansteuersignals derart, daß es ansprechend auf eine ansteigende Flanke des ersten Steuer signals einen hohen Pegel aufweist und daß es ansprechend auf eine abfallende Flanke eines Inversionssignals des zweiten Steuersignals einen niedrigen Pegel aufweist, und
Erzeugen des zweiten Ansteuersignals derart, daß es ansprechend auf eine ansteigende Flanke des dritten Steuer signals einen hohen Pegel aufweist und daß es ansprechend auf eine abfallende Flanke eines Inversionssignals des vierten Steuersignals einen niedrigen Pegel aufweist.

12. Transistor-Schutzschaltung für eine H-Brückenschaltung, welche einen Ansteuerabschnitt und einen Verstärkungs abschnitt aufweist, wobei die H-Brückenschaltung einen ersten P-Kanal-Transistor und einen ersten N-Kanal-Transistor, die zwischen einer ersten Leistungsversorgung und einer Masse bereitgestellt sind, um über einen ersten Schaltungspunkt in Serie geschaltet zu werden, und einen zweiten P-Kanal-Transi stor und einen zweiten N-Kanal-Transistor, die zwischen der ersten Leistungsversorgung und der Masse bereitgestellt sind, um über einen zweiten Schaltungspunkt in Serie geschaltet zu werden, aufweist, wobei eine Last zwischen den ersten Schal tungspunkt und den zweiten Schaltungspunkt geschaltet ist, wobei der erste bis vierte Transistor eine erste bis vierte Kapazität aufweist, die jeweils eine Kapazität zwischen einer Gate- bzw. einer Drain-Elektrode sind, wobei der Ansteuer abschnitt den ersten bis vierten Transistor ansprechend auf ein erstes bis viertes Steuersignal über eine erste bis vierte Leitung ansteuert und wobei der Verstärkungsabschnitt die erste bis vierte Kapazität selektiv auf der Grundlage des ersten bis vierten Steuersignals lädt.

13. Schaltung nach Anspruch 12, wobei der erste Verstärkungs abschnitt einen ersten Ladeabschnitt, der die erste Kapazität ansprechend auf das Durchschalten des ersten N-Kanal-Transi stors lädt, während sich der erste P-Kanal-Transistor im gesperrten Zustand befindet, einen zweiten Ladeabschnitt, der die dritte Kapazität ansprechend auf das Durchschalten des zweiten N-Kanal-Transistors lädt, während sich der zweite P-Kanal-Transistor in einem gesperrten Zustand befindet, einen dritten Ladeabschnitt, der die zweite Kapazität ansprechend auf das Durchschalten des ersten P-Kanal- Transistors lädt, während sich der erste N-Kanal-Transistor in einem gesperrten Zustand befindet, und einen vierten Ladeabschnitt, der die vierte Kapazität ansprechend auf das Durchschalten des zweiten P-Kanal-Transistors lädt, während sich der zweite N-Kanal-Transistor in einem gesperrten Zustand befindet, aufweist.

14. Schaltung nach Anspruch 12 oder 13, wobei der Verstär kungsabschnitt einen Erzeugungsabschnitt, der ein erstes und ein zweites Ansteuersignal anhand des ersten bis vierten Steuersignals erzeugt, einen ersten Ladeabschnitt, der die erste Kapazität ansprechend auf das erste Ansteuersignal lädt, einen zweiten Ladeabschnitt, der die dritte Kapazität ansprechend auf das zweite Ansteuersignal lädt, einen dritten Ladeabschnitt, der die zweite Kapazität ansprechend auf das erste Ansteuersignal lädt, und einen vierten Ladeabschnitt, der die vierte Kapazität ansprechend auf das zweite Ansteuer signal lädt, aufweist.

15. Schaltung nach Anspruch 12, 13 oder 14, wobei der Erzeu gungsabschnitt einen ersten Erzeugungsabschnitt, der das erste Ansteuersignal derart erzeugt, daß es ansprechend auf eine ansteigende Flanke des ersten Steuersignals einen hohen Pegel hat und daß es ansprechend auf eine abfallende Flanke eines Inversionssignals des zweiten Steuersignals einen niedrigen Pegel hat, und einen zweiten Erzeugungsabschnitt, der das zweite Ansteuersignal derart erzeugt, daß es anspre chend auf eine ansteigende Flanke des dritten Steuersignals einen hohen Pegel hat und daß es ansprechend auf eine abfal lende Flanke eines Inversionssignals des vierten Steuer signals einen niedrigen Pegel hat, aufweist.

16. Schaltung nach Anspruch 12, 13, 14 oder 15, wobei der erste Ladeabschnitt einen ersten P-Kanal-Steuertransistor aufweist, der erste Entladeabschnitt einen ersten N-Kanal- Steuertransistor aufweist, der zweite Ladeabschnitt einen zweiten P-Kanal-Steuertransistor aufweist und der zweite Entladeabschnitt einen zweiten N-Kanal-Steuertransistor aufweist.

17. Schaltung nach Anspruch 16, wobei:
eine Summe aus einem Innenwiderstand des ersten Puffers und einem zwischen dem ersten Puffer und dem ersten Transi stor-Gate bereitgestellten Widerstandselement größer ist als eine Summe aus einem Innenwiderstand des ersten P-Kanal- Steuertransistors und einem zwischen dem ersten P-Kanal- Steuertransistor und dem ersten Transistor-Gate bereit gestellten Widerstandselement,
eine Summe aus einem Innenwiderstand des zweiten Puffers und einem zwischen dem zweiten Puffer und dem zweiten Transi stor-Gate bereitgestellten Widerstandselement größer ist als eine Summe aus einem Innenwiderstand des ersten N-Kanal- Steuertransistors und einem zwischen dem ersten N-Kanal- Steuertransistor und dem zweiten Transistor-Gate bereitge stellten Widerstandselement,
eine Summe aus einem Innenwiderstand des dritten Puffers und einem zwischen dem dritten Puffer und dem dritten Transi stor-Gate bereitgestellten Widerstandselement größer ist als eine Summe aus einem Innenwiderstand des zweiten P-Kanal- Steuertransistors und einem zwischen dem zweiten P-Kanal- Steuertransistor und dem dritten Transistor-Gate bereit gestellten Widerstandselement und
eine Summe aus einem Innenwiderstand des vierten Puffers und einem zwischen dem vierten Puffer und dem vierten Transi stor-Gate bereitgestellten Widerstandselement größer ist als eine Summe aus einem Innenwiderstand des zweiten N-Kanal- Steuertransistors und einem zwischen dem zweiten N-Kanal- Steuertransistor und dem vierten Transistor-Gate bereitge stellten Widerstandselement.