[go: up one dir, main page]

DE10014492C2 - Prüfverfahren für Halbleiterwafer - Google Patents

Prüfverfahren für Halbleiterwafer

Info

Publication number
DE10014492C2
DE10014492C2 DE10014492A DE10014492A DE10014492C2 DE 10014492 C2 DE10014492 C2 DE 10014492C2 DE 10014492 A DE10014492 A DE 10014492A DE 10014492 A DE10014492 A DE 10014492A DE 10014492 C2 DE10014492 C2 DE 10014492C2
Authority
DE
Germany
Prior art keywords
wafers
wafer
discriminant
failure
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10014492A
Other languages
English (en)
Other versions
DE10014492A1 (de
Inventor
Ann Sheu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Mosel Vitelic Inc
Promos Technologies Inc
Original Assignee
Mosel Vitelic Inc
Promos Technologies Inc
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/524,182 priority Critical patent/US6507800B1/en
Application filed by Mosel Vitelic Inc, Promos Technologies Inc, Siemens Corp filed Critical Mosel Vitelic Inc
Priority to DE10014492A priority patent/DE10014492C2/de
Priority to JP2000110663A priority patent/JP2001308150A/ja
Priority to TW089107266A priority patent/TW445566B/zh
Publication of DE10014492A1 publication Critical patent/DE10014492A1/de
Application granted granted Critical
Publication of DE10014492C2 publication Critical patent/DE10014492C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P74/23

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

Die Erfindung betrifft eine Halbleiterbearbeitung, und spezieller ein verbessertes Klassifizierungsverfahren für Halbleiterwafer gemäß eines Ausfallkennzeichens.
Die Herstellung von Halbleiterwafern umfasst komplexe Herstellungsverfahren, um integrierte Schaltkreise auf der Oberfläche der Siliziumwafer zu erzeugen. Um die Qualität der integrierten Schaltungschips sicherzustellen, wurden verschiedene Prüfverfahren erdacht, um auf dem Wafer Defekte zur Verbesserung der Herstellungsverfahren zu finden. Ein Verfahren ist es, Testschaltkreise an verschiedene Stellen des Wafers zu setzen, und Testsignale zur Bestimmung der Funktionalität der Schalttechnik zu verwenden. Anschließend wird der resultierende Prüfdatensatz zur Erzeugung von Defektmustern verwendet. Gewöhnlich analysiert anschließend ein erfahrener Ingenieur die Defektmuster und bestimmt die eigentliche Ursache der Defekte. Beispielsweise kann ein Defektmuster mit krummlinienförmigen Merkmalen einer mechanischen Schramme gleichen.
Während des ersten Durchlaufs einer Produktionslinie eines Halbleiterwafers, werden auf jedem hergestellten Wafer elektrische Test durchgeführt, und die Defektmuster der Wafer werden verwendet, um einen Satz Waferkarten der Standarddefekte zu erzeugen. Jede Defektwaferkarte entspricht einer bestimmten Art des Defektmusters, und unterschiedliche Defektwaferkarten können mit unterschiedlichen Problemen im Herstellungsverfahren verbunden sein. Nachdem ein Satz Waferkarten der Standarddefekte erzeugt wurde, kann ein Defektmuster, das von einem nachfolgend hergestellten Wafer erhalten wurde, mit den Waferkarten der Standarddefekte verglichen werden, um die Ursache des Defektes zu bestimmen.
Manuelles Vergleichen der Defektmuster mit den Waferkarten der Standarddefekte kann eine langwierige und zeitraubende Arbeit sein. Sobald die Anzahl der hergestellten Wafer ansteigt, ist es vernünftig, ein automatisches Verfahren zur Durchführung der Mustererkennung vorzuweisen. Die von den verschiedenen fehlerhaften Verfahren verursachten Defektmuster können sich jedoch überlagern, und ein undeutliches Defektmuster erzeugen, wenn es mehr als einen Defekt im Herstellungsverfahren gibt. Dies kann zur falschen Bestimmung der Defektursache führen, was die erforderliche Zeit zur Vervollkommnung des Herstellungsverfahrens verlängert.
Ein automatisierbares Verfahren zum Klassifizieren von Defekten bei der Herstellung von Wafern beruht auf der Verwendung von Diskriminantenanalyse.
Beispielsweise wird in der JP-11344450 A eine Vorrichtung und ein Verfahren zur Bildung von Befehlsdaten und zum Klassifizieren von fehlerhaften Bildsignalen beschrieben. Bei dem offenbarten Verfahren wird eine Diskriminantenanalyse für zwei Merkmalsklassen in dem Kenngrößenraum durchgeführt, um jeweils mindestens zwei Kenngrößen für mindestens zwei Bilddefektsignale zu berechnen.
Weiterhin wird in der US 5,544,256 ein Bilddefektdetektions- und Klassifizierungssystem beschrieben, das Mittel zum Detektieren von Objektfehlern in einem Digitaleingabebild eines Objekts und Mittel zum Messen einer Vielzahl von Merkmalen des Objektfehlers von dem Digiataleingabebild umfasst. Bei gegebenen Vergleichsdaten kann anhand der erhaltenen Messwerte die Mahalanobis-Distanz berechnet werden. Der Objektfehler wird dann anhand des erhaltenen Werts der minimalen Mahalanobis-Distanz klassifiziert.
Ein Verfahren zum Klassifizieren von Defekten unter Verwendung von linearer Diskriminantenanalyse wird weiterhin von C. K. Lakshminarayan in "Signature analysis for pattern recognition and outlier detection", TI Technical Journal, Bd. 15, Nr. 4, S. 6-14, Okt.-Dez. 1998, beschrieben. Das Verfahren umfasst ein Signaturanalyse-Verfahren zur Musterkennung und Detektion von Ausreißern, um eine Signatur von elektrischen Testmessungen eines schadhaften Chips zu einer von mehreren vorher zugeordneten Kategorien unter Berechnung der Mahalanobis-Distanz zu klassifizieren, wobei die Beschränkung zum Setzen der Diskriminantenkoeffizienten sichert, dass die Mahalanobis- Distanz minimal ist.
Weiterhin gibt R. A. Hughes in "Analysis of semiconductor test data using pattern recognition techniques", IEEE Test Conference, Digest of Papers, S. 301-307, 1980 einen Überblick über Verfahren zum Transformieren von mehrdimensionalen Vektoren in zweidimensionale Darstellungen, um eine gute Trennung von Daten für eine Entscheidungsfindung und eine Klassifizierung unter Verwendung der Fischer- Diskriminantenanalyse zu erzielen.
Die Aufgabe der vorliegenden Erfindung ist es, ein verbessertes Verfahren zur Klassifizierung der Ausfallart von Halbleiterwafern unter Verwendung von Diskriminantenanalyse anzugeben.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.
Ein Verfahren zur Identifizierung von Ausfallkennzeichen von Halbleiterwafern wird offenbart. Das Verfahren beinhaltet die Schritte der Bereitstellung einer Anzahl von Wafern mit Schaltkreismustern; der Prüfung jedes der Wafer, um einen ersten Satz Prüfdaten zu erhalten, wobei der erste Satz der Prüfdaten einen ersten Teilsatz der Prüfdaten, der von zu einem Ausfallkennzeichen gehörenden Wafern erhalten wurde, und einen zweiten Teilsatz der Prüfdaten beinhaltet, der von nicht zu dem Ausfallkennzeichen gehörenden Wafern erhalten wurde; der Erzeugung von Koeffizienten für eine Diskriminantenfunktion, der Durchführung von Tests auf einem nachfolgend hergestellten Wafer, um einen zweiten Satz Prüfdaten zu erhalten, der Anwendung der Diskriminantenfunktion auf den zweiten Satz der Prüfdaten, um einen Diskriminantenwert bzw. eine Diskriminante zu erhalten, und der Identifizierung des nachfolgend hergestellten Wafers als das Ausfallkennzeichen aufweisend, wenn die Diskriminante größer oder gleich einem Schwellenwert ist, wobei der Schwellenwert einen Mittelpunktswert zwischen einem ersten Mittelwert und einem zweiten Mittelwert darstellt oder proportional zu ihm ist, wobei der erste Mittelwert aus dem Durchschnitt der aus der ersten Wafergruppe abgeleiteten Messwerte ermittelt wird und der zweite Mittelwert aus dem Durchschnitt der aus der zweiten Wafergruppe abgeleiteten Messwerte ermittelt wird, wobei die Koeffizienten der Diskrimantenfunktion derart entwickelt werden, so dass der maximale quadratische Abstand zwischen dem ersten Mittelwert und dem zweiten Mittelwert erhalten wird.
Die vorstehenden Aspekte und viele der begleitenden Vorteile der Erfindung werden leichter wahrgenommen sowie dieselben werden besser durch Bezugnahme auf die folgende detaillierte Beschreibung verstanden, wenn diese in Verbindung mit den Zeichnungen betrachtet wird, worin:
Fig. 1 eine repräsentative Karte eines in unterschiedliche, - konzentrische Bereiche aufgeteilten Wafers ist;
Fig. 2 ein Flussdiagramm eines Verfahrens zur Bestimmung der Diskriminantenfunktionen ist; und
Fig. 3 ein Flussdiagramm eines Verfahrens zur Bestimmung ist, ob ein Wafer bestimmte Ausfallkennzeichen aufweist.
Die Erfindung verwendet Diskriminantenanalyse, um schadhafte Wafer gemäß der Ausfallkennzeichen zu klassifizieren, und um dadurch den Ausbeuteverlust und die Defektursache zu bestimmen. Ein Anfangssatz Wafer wird als Trainings- bzw. Vergleichsprobensatz hergestellt. Auf den Wafern werden eine Reihe elektrischer und/oder physikalischer Tests durchgeführt, um einen Satz Trainings- bzw. Vergleichsprüfdaten zu erzeugen. Beispielsweise können die Tests beinhalten: die Prüfung der Schwellenspannung der Vorrichtungen, die Prüfung des Kontaktwiderstandes zweier Metallleitungen, die Prüfling der Ausbeuterate unterschiedlicher Bereiche auf dem Wafer, die Prüfung der Ausbeuterate unterschiedlicher Wafer am gleichen Platz, etc. Die Daten aus verschiedenen Tests können kombiniert werden, um ein charakteristisches Muster zu zeigen, das einen Defekt in einem bestimmten Bearbeitungswerkzeug oder Bearbeitungsschritt anzeigt. Beispielsweise können Prüfdaten der Schwellenspannung und Prüfdaten der bereichsweisen Ausbeute kombiniert werden, um ein charakteristisches Muster anzuzeigen, welches anzeigt, dass die Schwellenspannung niedriger als die Spezifikation ist, und dass es einige Schwierigkeiten bei einem Tiefgraben-Verfahren geben könnte. Ein derartiges charakteristisches Muster wird als ein Ausfallkennzeichen bezeichnet. Eine Bezeichnung, beispielsweise "VT Node Low" kann dem Ausfallkennzeichen zum Zweck der Identifikation zugeordnet werden.
Die schadhaften Wafer in dem Anfangssatz der Wafer können mehr als eine Art charakteristischer Defektmuster aufweisen. Ein Bediener kann die schadhaften Wafer gemäß ihres charakteristischen Defektmusters manuell in unterschiedliche Gruppen einordnen, und jeder Gruppe ein Ausfallkennzeichen zuordnen. Der Bediener kann auch zur Einteilung der schadhaften Wafer in unterschiedliche Gruppen Clusteranalyse anwenden, und jeder Gruppe ein Ausfallkennzeichen zuordnen. Die Clusteranalyse kann mit Hilfe eines Rechners durchgeführt werden.
Für jede Art des Ausfallkennzeichens wird der Anfangssatz der Wafer in eine erste Gruppe mit einem Ausfallkennzeichen und eine zweite Gruppe ohne dieses Ausfallkennzeichen eingeteilt. Ebenso werden die Vergleichsprüfdaten in zwei Gruppen eingeteilt, einen ersten Teilsatz der Vergleichsprüfdaten, der zu den Wafern gehört, die das Ausfallkennzeichen aufweisen, und einen zweiten Teilsatz der Vergleichsprüfdaten, der zu den Wafern gehört, die kein Ausfallkennzeichen aufweisen. Unter Verwendung des ersten und des zweiten Teilsatzes der Vergleichsprüfdaten können die Koeffizienten einer linearen Diskriminantenfunktion gemäß der klassenbildenden Diskriminantenanalyse erzeugt werden. Eine Diskriminantenfunktion nimmt einen Satz Prüfdaten als Eingangsgröße, und gibt eine Zahl als Ausgabe aus, die die Wahrscheinlichkeit angibt, dass der Satz Prüfdaten einem bestimmten Ausfallkennzeichen entspricht.
Nachdem die Diskriminantenfunktionen für jedes Ausfallkennzeichen bestimmt wurden, werden die Koeffizienten dieser Diskriminantenfunktionen in einer Datenbank gespeichert. Wenn danach ein Wafer hergestellt wird, durchläuft der Wafer eine Reihe elektrischer und/oder physikalischer Tests, und die Prüfdaten werden an einen die Diskriminanten­ analyse durchführenden Rechner gesandt. Die Koeffizienten der Diskriminantenfunktionen werden aus der Datenbank zurückgeladen, der Prüfdatenwert wird als Eingangsgröße der Diskriminantenfunktion verwendet und eine Ausgabe-Diskriminante wird erzeugt, die anzeigt, ob der Wafer ein bestimmtes Ausfallkennzeichen aufweist. Auf die Prüfdaten wird die Diskriminantenfunktion für jedes Ausfallkennzeichen zur Bestimmung angewendet, welche Arten der Ausfallkennzeichen der Wafer aufweist. Auf diese Weise können die Wafer zügig gemäß der Ausfallkennzeichen klassifiziert werden, und verschiedene Defektursachen auf neu produzierten Wafern können auf effiziente Weise bestimmt werden.
Diskriminantenanalyse
Zur Erläuterung nehme man n unterschiedliche Parameter P1, P2, . . ., und Pn an, die von einem Wafer unter Verwendung verschiedener elektrischer und physikalischer Prüfverfahren erhalten werden können. Weiterhin nehme man an, dass die n unterschiedlichen Parameter in Verbindung zur Bestimmung der p unterschiedlichen Ausfallkennzeichen stehen. Diese Parameter zeigen das Ausfallkennzeichen an, das heißt: ob ein Wafer ein Ausfallkennzeichen aufweist, kann durch Prüfling dieser Parameter bestimmt werden. Jedes Ausfallkennzeichen kann eine spezielle Störung im Herstellungsverfahren anzeigen. Die Diskriminantenfunktion eines Ausfallkennzeichens kann als eine Linearkombination der Parameter P1 bis Pn wiedergegeben werden:
Y(P) = a + B1P1 + B2P2 + B3P3 + . . . + BnPn (Gl. 1)
Hier ist P = (P1, P2, . . ., Pn), das Zeichen a stellt eine Konstante dar, und die Zeichen B1 bis Bn stellen die Koeffizienten der Parameter P1 bis Pn dar. Die Zeichen a, B1 bis Bn stellen die Koeffizienten der Diskriminantenfunktion dar. Die Koeffizienten B1 bis Bn werden auch als Vektorkoeffizienten der Lineartransformation bezeichnet. Wenn ein Satz Prüfdaten für die Parameter P1 bis Pn eines neuen Wafers erhalten wird, werden zur Berechnung der Diskriminante Y die Werte der Prüfdaten für P1 bis Pn in Gleichung 1 eingesetzt. Wenn der Wert Y oberhalb eines vorbestimmten Schwellenwertes liegt, dann weist der Wafer das Ausfallkennzeichen auf, das der Diskriminantenfunktion Y(P) entspricht. Für unterschiedliche Ausfallkennzeichen sind die Koeffizienten der entsprechenden Diskriminantenfunktionen unterschiedlich.
Unterschiedliche Ausfallkennzeichen können zu unterschiedlichen Prüfparametern gehören. Beispielsweise kann sich die Diskriminantenfunktion Y1(P) für ein erstes Ausfallkennzeichen auf die Parameter P1, P2 und P3 beziehen. In diesem Fall sind die Koeffizienten B4, B5, . . ., Bn gleich Null. Als ein weiteres Beispiel kann sich die Diskriminantenfunktion Y2(P) für ein zweites Ausfallkennzeichen nur auf die Parameter P3, P5 und P6 beziehen. Dann sind die Koeffizienten B1, B2, B4, B7, B8, . . ., Bn gleich Null. Gewöhnlich werden alle Parameter eines Wafers gemessen und in einer Datenbank gespeichert. Später werden die sich auf unterschiedliche Parameter beziehenden Prüfdaten nach Bedarf zurückgeladen.
Die Koeffizienten der Diskriminantenfunktion Y(P) in Gleichung 1 werden aus einem Satz Vergleichsprüfdaten abgeleitet, die Messungen (oder Tests) der Parameter P1 bis Pn sind, die vom Anfangssatz der Wafer erhalten wurden. Der Anfangssatz der Wafer beinhaltet einen ersten Teilsatz Wafer (als π1 bezeichnet), der zu einem Ausfallkennzeichen gehört, und einem zweiten Teilsatz Wafer (als π2 bezeichnet), der nicht zu dem Ausfallkennzeichen gehört. Zur Erläuterung nehme man an, eine Messung der Parameter P1 bis Pn eines Wafers liegt in der Form vor:
X = [x1 x2 . . . xn]
Die Diskriminantenfunktion Y(X) transformiert die mehrdimensionalen Messwerte X in einen eindimensionalen Wert Y, so dass die aus π1 und π2 abgeleiteten Y Werte so weit wie möglich getrennt werden. Der eindimensionale Wert Y ist die Diskriminante. Es wird µ1Y als der Mittelwert von Y, der aus den aus π1 abgeleiteten Messwerten (oder Prüfdatenwerten) berechnet wurde, definiert und µ2Y als der Mittelwert von Y, der aus den aus π2 abgeleiteten Messwerten (oder Prüfdatenwerten) berechnet wurde, definiert. Die Koeffizienten der Diskriminantenfunktion Y(P) werden entwickelt, um den maximalen quadratischen Abstand zwischen µ1Y und µ2Y zu erhalten.
Im Folgenden wird das Verfahren zur Erzeugung der Koeffizienten der Diskriminantenfunktion Y(X) beschrieben, wenn die Messwerte (Prüfwerte) als Vektor X geschrieben werden. Es wird µ1 = E(X|π1) als der erwartete Wertevektor einer mehrdimensionalen Messung der Wafer in π1 definiert. Es wird µ2 = E(X|π2) als der erwartete Wertevektor einer mehrdimensionalen Messung der Wafer in π2 definiert. Eine Kovarianzmatrix Σ wird derart berechnet:
Σ = E(X - µi)(X - µi)', i = 1, 2
Die Diskriminante Y ist eine Linearkombination der Messwerte und wird derart berechnet:
Y = 1'X,
Hier ist Y eine (1 × 1) Zahl, 1 ist ein (1 × n) Vektor, und X ist ein (n × 1) Vektor. Die Variable 1 gibt einen besten Schätzvektor wieder, und wird unten weiter beschrieben werden. Die Mittelwerte µ1Y und µ2Y werden derart berechnet:
µ1Y = E(Y|π1) = E(1'X|π1) = 1'µ1
µ2Y = E(Y|π2) = E(1'X|π2) = 1'µ2
Die Varianzmatrix wird derart berechnet:
VAR(Y) = VAR(1'X) = 1'Σ1
Die folgende Formel wird zur Berechnung des besten Schätzvektors 1 verwendet, der das Verhältnis des "quadratischen Abstandes zwischen den Mittelwerten von Y" und der "Varianz von Y" maximiert. Die beste Schätzung 1 wird derart berechnet:
1 = Σ-11 - µ2)
Daher wird die Diskriminante derart berechnet:
Y = 1'X = (µ1 - µ2)'Σ-1X (Gl. 2)
Die vorstehende Gleichung 2 zeigt, wie eine Diskriminante Y aus den Messwerten X erhalten wird, die aus dem Anfangssatz Wafer erhalten wurden. Die Gleichung 2 zeigt ebenfalls, wie die Koeffizienten einer Diskriminantenfunktion Y(X) durch Erweiterung des Terms (µ1 - µ2)'­ Σ-1 erhalten werden. Der Anfangssatz Wafer beinhaltet einen ersten Teilsatz Wafer (π1), die zu einem Ausfallkennzeichen gehören, und einen zweiten Teilsatz Wafer (π2), die nicht zu dem Ausfallkennzeichen gehören.
Nachdem die Vektoren µ1 und µ2, und die Matrix Σ berechnet wurden, wird die Diskriminantenfunktion Y(X) unter Verwendung des nachstehend beschriebenen Verfahrens zur Bestimmung verwendet, ob ein neuer Wafer das Ausfallkennzeichen aufweist. Zur Erläuterung nehme man an, eine Messung (oder Test) wird auf einem neuen Wafer durchgeführt, und X0 sind die Messdaten (oder Prüfdaten). Die Diskriminante Y0 wird aus der vorstehend beschriebenen Gleichung 2 erhalten. Ein Mittelpunktswert m zwischen den Mittelwerten der Messungen, die von Wafern in π1 und π2 erhalten wurden, ist:
Der neue Wafer wird bestimmt, das Ausfallkennzeichen aufzuweisen (oder zu dem Ausfallkennzeichen zu gehören), wenn

y0 - m ≧ 0
und der neue Wafer wird bestimmt, das Ausfallkennzeichen nicht aufzuweisen (oder nicht zu dem Ausfallkennzeichen zu gehören), wenn
y0 - m < 0.
Bezüglich Fig. 1 wird in einer Ausführungsform der Erfindung ein Wafer begrifflich in fünf konzentrische Bereiche A, B, C, D, und E aufgeteilt. Ein erster Satz Wafer, die in einer Herstellungsanlage für Halbleiter hergestellt wurden, wird als ein Vergleichssatz verwendet. Der erste Satz Wafer wird überprüft für die Parameter: P1 = "Gleichstrom-Ausbeute", P2 = "Funktionstestausbeute", P3 = "Abschluss-Ausbeute", P4 = "Funktionsausbeute Bereich A", P5 = "Funktionsausbeute Bereich B", P6 = "Funktionsausbeute Bereich C", P7 = "Funktionsausbeute Bereich D", P8 = "Funktionsausbeute Bereich E". Diese Parameter beziehen sich auf das "VT Node Low"-Ausfallkennzeichen. Die Prüfdatenwerte können durch Prüfen verschiedener Testpunkte auf den Wafern erhalten werden. Die Prüfdatenwerte können als eine Matrix X wiedergegeben werden, wobei jede Spalte Xi (i ist die Spaltennummer) die Form aufweist:
Xi = [P1 P2 P3 P4 P5 P6 P7 P8] (Gl. 4)
Ein Bediener klassifiziert durch Untersuchen manuell den ersten Satz Wafer in zwei Gruppen: einen ersten Teilsatz Wafer mit dem "VT Node Low"-Ausfallkennzeichen, und einen zweiten Teilsatz Wafer ohne das "VT Node Low"-Ausfallkennzeichen. Der Bediener kann auch einen auf die Prüfdaten die Clusteranalyse anwendenden Rechner verwenden, um die Wafer in einen ersten Teilsatz Wafer mit dem "VT Node Low"-Ausfallkennzeichen, und einen zweiten Teilsatz Wafer ohne das "VT Node Low"-Ausfallkennzeichen zu klassifizieren.
Die aus dem ersten Teilsatz Wafer erhaltenen Prüfdatenwerte werden in einer Matrix X1 zusammengefasst. Die Anzahl der Spalten (n1) in der Matrix X1 ist gleich der Anzahl der Wafer mit dem "VT Node Low"-Ausfallkennzeichen. Die Anzahl der Zeilen (n) in der Matrix X1 ist gleich der Anzahl der Parameter (8 im vorstehenden Beispiel). Deshalb wird die Matrix X1 ausgedrückt mit:
X1 = [x11 x12 . . . x1n1]
wobei x11, x12, . . ., x1n1 (n × 1)-Matrizen sind. Die aus dem zweiten Teilsatz Wafer erhaltenen Prüfdatenwerte werden in einer Matrix X2 zusammengefasst. Die Anzahl der Spalten (n2) in der Matrix X2 ist gleich der Anzahl der Wafer ohne das "VT Node Low"- Ausfallkennzeichen. Die Anzahl der Zeilen in der Matrix X2 ist gleich der Anzahl der Zeilen in X1. Deshalb wird die Matrix X2 ausgedrückt mit:
X2 = [x21 x22 . . . x2n1]
wobei x21, x22, . . ., x2n1 (n × 1)-Matrizen sind. Deshalb werden die Prüfdatenwerte von dem ersten Satz Wafer (den ersten und den zweiten Teilsatz Wafer beinhaltend) in Matrixform wiedergegeben mit:
X = [X1 X2]
Von diesen Datenmatrizen X1 und X2 ausgehend, werden die mittleren Vektormatrizen der Proben (x₁ und x₂), und die Kovarianz-Matrizen (S1 und S2) durch folgende Gleichungen bestimmt:
Hier sind x₁ und x₂ (p × 1)-Vektoren. Mit Anwenden linearer Diskriminantenanalyse wird die Diskriminante y aus x berechnet:
Der Mittelpunktswert zwischen den beiden eindimensionalen Mittelwerten (ywl und ywlo) wird erhalten durch:
Der Mittelwert ywl ist der Mittelwert der aus dem ersten Teilsatz der Wafer mit dem Ausfallkennzeichen erhaltenen Messungen (oder Prüfdaten), und der Mittelwert ywlo ist der Mittelwert der aus dem zweiten Teilsatz der Wafer ohne das Ausfallkennzeichen erhaltenen Messungen (oder Prüfdaten).
Nachdem der Mittelpunktswert bestimmt wurde, kann unter Verwendung der Diskriminantenfunktion Y(X) und dem Mittelpunktswert einfach bestimmt werden, ob ein neuer Wafer das Ausfallkennzeichen aufweist. Die Messdaten X vom neuen Wafer werden als Eingangsgröße für die Diskriminantenfunktion Y(X) verwendet, um die Diskriminante Y zu erzeugen. Die Diskriminante Y wird mit dem Mittelpunktswert verglichen. Wenn Y ≧ ist, dann weist der neue Wafer das Ausfallkennzeichen "VT Node Low" auf; und wenn Y < ist, dann weist der neue Wafer kein Ausfallkennzeichen "VT Node Low" auf. Auf diese Weise kann ein neu hergestellter Wafer in effizienter Art und Weise danach klassifiziert werden, ob er das Ausfallkennzeichen aufweist. Das Verfahren kann ebenso zur Bestimmung angewendet werden, ob der Wafer andere Ausfallkennzeichen aufweist.
Die elektrischen Tests und die vorstehend angegebene Diskriminantenfunktion dienen nur der Erläuterung. Andere elektrische und/oder physikalische Tests können ebenfalls auf dem Wafer in Bezug auf unterschiedliche Ausfallkennzeichen durchgeführt werden. Beispielsweise können elektrische Tests beinhalten: "Regionale Ausbeute für jeden Platz", "Regionale Musterklassifizierungs-Vorschrift", "Absolute Platzdaten", "Relative Platzdaten", "Defektdaten", und "Waferakzeptanztest", etc. Der Wafer kann ebenso begrifflich in mehr als fünf konzentrische Bereiche aufgeteilt werden, oder er kann in Tortenbereiche aufgeteilt werden, etc., je nach den unterschiedlichen Anwendungen.
Wafertest
Bezüglich Fig. 2 wird ein Verfahrensablauf 200 zur Bestimmung der Diskriminantenfunktionen Y1 bis Yn für n Ausfallkennzeichen verwendet. Beispielsweise kann ein Ausfallkennzeichen das "VT Node Low"-Ausfallkennzeichen sein. Andere Beispiele für Ausfallkennzeichen sind "VF Center Spot"- und "M0 Over Polish"- Ausfallkennzeichen. Jedes Ausfallkennzeichen kann zu mehreren elektrischen und/oder physikalischen Tests gehören. Das Verfahren 200 startet im Kasten 202. Im Kasten 204 wird eine elektrische und/oder physikalische Prüfung bezogen auf das erste Ausfallkennzeichen durchgeführt. Mehrere Parameter können überall an den verschiedenen Testpunkten auf dem Wafer geprüft werden. Beispielsweise die Parameter "Gleichstrom-Ausbeute", "Funktionstest-Ausbeute", "Abschluss-Ausbeute", "Funktionsausbeute im Bereich A", "Funktionsausbeute im Bereich B", und "Funktionsausbeute im Bereich C", "Funktionsausbeute im Bereich D", und "Funktionsausbeute im Bereich E" können geprüft werden.
Im Kasten 206 werden die Koeffizienten der Diskriminantenfunktion Y1 berechnet. Die Koeffizienten für Y1 können in Übereinstimmung mit Gleichung 2 berechnet werden. Im Kasten 208 wird der Mittelpunktswert m1 für die Diskriminantenfunktion Y1 gemäß der Gleichung 3 bestimmt. Die Diskriminantenfunktionen und Mittelpunktswerte für das zweite bis (n - 1)-te Ausfallkennzeichen werden anschließend berechnet (nicht in der Figur gezeigt). Im Kasten 210 wird die elektrische und/oder physikalische Prüfung für das n-te Ausfallkennzeichen durchgeführt. Mehrere Parameter können überall an den verschiedenen Testpunkten auf dem Wafer bezogen auf das n-te Ausfallkennzeichen geprüft werden. Diese Parameter können unterschiedlich zu den Parametern sein, die zum ersten Ausfallkennzeichen gehörend im Kasten 204 geprüft wurden. Im Kasten 212 werden die Koeffizienten der Diskriminantenfunktion Yn berechnet. Die Koeffizienten für Yn können mit einem ähnlichen Verfahren wie in Gleichung 2 berechnet werden. Im Kasten 214 wird der Mittelpunktswert mn für die Diskriminantenfunktion Yn in einem ähnlichen Verfahren wie in Gleichung 3 bestimmt. Das Verfahren 200 endet anschließend im Kasten 216.
In einer Ausführungsform dieser Erfindung können die in der ersten Woche der Produktionszeit hergestellten Wafer zur Errichtung eines Satzes von Diskriminantenfunktionen und Mittelpunktswerten verwendet werden. Eine gewöhnliche Produktionslinie für Wafer kann mehr als 20 Arten Ausfallkennzeichen aufweisen. Wenn in der zweiten Woche Wafer hergestellt werden, werden die Wafer getestet, und die Diskriminantenfunktionen werden zur Bestimmung angewandt, ob die Wafer ein bestimmtes Ausfallkennzeichen enthalten. Wenn ein Wafer keine oder wenige Defekte aufweist, dann kann er als ein guter Wafer mit hoher Ausbeute passieren. Wenn ein Wafer zahlreiche Defekte aufweist, dann können die Defektursachen gemäß dem durch die Diskriminantenfunktion bestimmten Ausfallkennzeichen effizient bestimmt werden. Die während der zweiten Woche erhaltenen Prüfdaten können als Vergleichssatz zur Verfeinerung der Koeffizienten der Diskriminantenfunktionen verwendet werden.
Als nächstes bezüglich Fig. 3 wird der Verfahrensablauf 300 zur Bestimmung der Klassifikation eines Wafers verwendet, der hergestellt ist, nachdem die Diskriminantenfunktionen Y1 bis Yn aufgestellt wurden. Das Verfahren 300 startet im Kasten 302. Im Kasten 304 werden die Koeffizienten der Diskriminantenfunktionen aus einer Datenbank gelesen. Im Kasten 306 wird ein elektrischer Prüfungssatz auf den Wafer angewendet, um Prüfdaten X zu erhalten. Die Prüfdaten X enthalten Prüfdaten, die alle Ausfallkennzeichen anzeigen. Einige Ausfallkennzeichen benötigen nicht die Verwendung aller Prüfdaten. Beispielsweise werden 100 unterschiedliche Parameter von den verschiedenen, auf dem Wafer durchgeführten Tests erhalten. Jedes Ausfallkennzeichen kann sich auf nur 20 bis 30 dieser Parameter beziehen. Die Prüfdaten X vom Kasten 306 werden im Kasten 308 der Diskriminantenfunktion Y1 zugegeben. Die Diskriminante Y1(X) wird im Kasten 310 mit dem Mittelpunktswert m1 verglichen. Wenn die Diskriminante Y1(X) größer oder gleich dem Mittelpunktswert m1 ist, dann weist der Wafer das erste Ausfallkennzeichen auf, Kasten 312. Wenn die Diskriminante Y1(X) kleiner als der Mittelpunktswert m1 ist, dann weist der Wafer das erste Ausfallkennzeichen nicht auf, Kasten 314. Anschließend wird die Prüfung für das zweite bis (n - 1)-te Ausfallkennzeichen durchgeführt.
Im Kasten 318 werden die Prüfdaten X zu der Diskriminantenfunktion Yn gegeben. Die Diskriminante Yn(X) wird im Kasten 320 mit dem Mittelpunktswert mn verglichen. Wenn die Diskriminante Yn(X) größer oder gleich dem Mittelpunktswert mn ist, dann weist der Wafer das n-te Ausfallkennzeichen auf, Kasten 322. Wenn die Diskriminante kleiner als der Mittelpunktswert mn ist, dann weist der Wafer das n-te Ausfallkennzeichen nicht auf, Kasten 324. Nachdem das letzte Ausfallkennzeichen überprüft wurde, endet das Verfahren 300 im Kasten 326.
Das Verfahren 300 wird zur Bestimmung verwendet, ob ein Wafer das erste bis das n-te Ausfallkennzeichen aufweist. Ebenso wird ein ähnliches Verfahren auf andere Wafer zur Bestimmung angewandt, ob sie das erste bis n-te Ausfallkennzeichen aufweisen. Weil das gesamte Verfahren zur Bestimmung der Ausfallkennzeichen für die Wafer automatisch durch rechnergekoppelte Prüfwerkzeuge durchgeführt werden kann, kann ein Bediener einfach relevante Daten zurückladen, um die Defektursachen im Verfahren zu bestimmen.
Nachdem die Wafer getestet wurden, kann eine Fehlermatrix zur Bestimmung des Ausbeuteverlustes für jedes Ausfallkennzeichen erhalten werden. Ein Beispiel einer Fehlermatrix wird in Tabelle 2 gezeigt:
Tabelle 2
Die Zeichen S1, S2, . . ., stellen unterschiedliche Arten der Ausfallkennzeichen dar. Ein Eintrag in der Tabelle mit der Ziffer "1" bedeutet, dass der Wafer das entsprechende Ausfallkennzeichen aufweist. Ein Eintrag in der Tabelle mit der Ziffer "0" bedeutet, dass der Wafer das entsprechende Ausfallkennzeichen nicht aufweist. Folglich weist in der Tabelle 2 der erste Wafer das Ausfallkennzeichen S1 und S4 auf. Der zweite Wafer weist kein Ausfallkennzeichen auf; der dritte Wafer weist das Ausfallkennzeichen S4 auf, und so weiter.

Claims (11)

1. Verfahren zur Klassifizierung eines Halbleiterwafers gemäß eines Ausfallkennzeichens, wobei das Verfahren die Schritte umfasst:
Bereitstellen mehrerer Wafer mit darauf gebildeten Schaltkreismustern;
Prüfen jedes der mehreren Wafer, um einen Satz Vergleichsprüfwerte zu erhalten, wobei der Satz der Vergleichsprüfwerte die Eigenschaften des Ausfallkennzeichens anzeigt;
Auswählen einer ersten Wafergruppe aus der Vielzahl der Wafer, wobei jeder Wafer der ersten Wafergruppe das Ausfallkennzeichen aufweist;
Erzeugen eines ersten Mittelwertvektors aus dem Satz der zu der ersten Wafergruppe zugehörigen Vergleichsprüfwerte;
Auswählen einer zweiten Wafergruppe aus der Vielzahl der Wafer, wobei jeder Wafer der zweiten Wafergruppe nicht das Ausfallkennzeichen aufweist;
Erzeugen eines zweiten Mittelwertvektors aus dem Satz der zu der zweiten Wafergruppe zugehörigen Vergleichsprüfwerte;
Erzeugen einer Varianzmatrix aus dem Satz der Vergleichsprüfwerte;
Erzeugen eines Koeffizientensatzes für eine Diskriminantenfunktion aus dem ersten Mittelwertvektor, dem zweiten Mittelwertvektor und der Varianzmatrix;
Bereitstellen des Halbleiterwafers;
Prüfen des Halbleiterwafers, um einen Satz Prüfwerte zu erhalten;
Erzeugen eines Diskriminantenwertes unter Verwendung des Satzes der Prüfwerte als Eingangsgröße der Diskriminantenfunktion; und
Identifizieren des Halbleiterwafers als das Ausfallkennzeichen aufweisend, wenn der Diskriminantenwert nicht geringer als ein Schwellenwert ist, wobei der Schwellenwert einen Mittelpunktswert zwischen einem ersten Mittelwert und einem zweiten Mittel Wert darstellt oder proportional zu ihm ist, wobei der erste Mittelwert aus dem Durchschnitt der aus der ersten Wafergruppe abgeleiteten Messwerte ermittelt wird, und der zweite Mittelwert aus dem Durchschnitt der aus der zweiten Wafergruppe abgeleiteten Messwerte ermittelt wird, wobei die Koeffizienten der Diskrimantenfunktion entwickelt werden, um den maximalen quadratischen Abstand zwischen dem ersten Mittelwert und dem zweiten Mittelwert zu erhalten.
2. Verfahren nach Anspruch 1, wobei der Schritt zur Erzeugung eines Koeffizientensatzes einer Diskriminantenfunktion eine Multiplikation der Differenz des ersten und des zweiten Mittelwertvektors mit der Inversen der Varianzmatrix umfasst.
3. Verfahren, nach Anspruch 1, wobei der Schritt zur Prüfung jedes der mehreren Wafer eine Überprüfung der elektrischen Funktion der gemusterten Schaltkreise der mehreren Wafer beinhaltet.
4. Verfahren nach Anspruch 1, wobei der Schritt zur Prüfung jedes der mehreren Wafer eine Überprüfung der physikalischen Eigenschaften der mehreren Wafer beinhaltet.
5. Verfahren nach Anspruch 1, wobei die Tests, die im Schritt zur Prüfung jedes der mehreren Wafer verwendet werden, und die Tests, die im Schritt zur Prüfung des Halbleiterwafers verwendet werden, identisch sind.
6. Verfahren nach Anspruch 1, wobei die Tests, die im Schritt zur Prüfung jedes der mehreren Wafer verwendet werden, einen Test der Schwellenspannung beinhalten.
7. Verfahren nach Anspruch 1, wobei die Tests, die im Schritt zur Prüfung jedes der mehreren Wafer verwendet werden, einen Test des Durchgangswiderstandes einer Metallleitung beinhalten.
8. Verfahren nach Anspruch 1, wobei die Tests, die im Schritt zur Prüfung jedes der mehreren Wafer verwendet werden, einen Test der Ausbeuterate beinhalten.
9. Verfahren nach einem der Ansprüche 1 bis 8, wobei das Verfahren weiterhin die Schritte umfasst:
Auswählen eines ersten Teilsatzes von Vergleichsprüfwerten aus dem Satz der Vergleichsprüfwerte, die zu Wafern mit dem Ausfallkennzeichen gehören;
Auswählen eines zweiten Teilsatzes von Vergleichsprüfwerten aus dem Satz der Vergleichsprüfwerte, die zu Wafern ohne das Ausfallkennzeichen gehören.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Vergleichsprüfwerte mehrdimensional sind.
11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das Verfahren weiterhin den Schritt umfasst:
Anwenden einer Clusteranalyse auf den Satz der Vergleichsprüfwerte, um die mehreren Wafer in einen ersten Satz der Wafer mit dem Ausfallkennzeichen und in einen zweiten Satz ohne das Ausfallkennzeichen zu gruppieren.
DE10014492A 2000-03-13 2000-03-23 Prüfverfahren für Halbleiterwafer Expired - Fee Related DE10014492C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/524,182 US6507800B1 (en) 2000-03-13 2000-03-13 Method for testing semiconductor wafers
DE10014492A DE10014492C2 (de) 2000-03-13 2000-03-23 Prüfverfahren für Halbleiterwafer
JP2000110663A JP2001308150A (ja) 2000-03-13 2000-04-12 半導体ウエハのテスト法
TW089107266A TW445566B (en) 2000-03-13 2000-04-18 Classification method for failure signature on chip

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/524,182 US6507800B1 (en) 2000-03-13 2000-03-13 Method for testing semiconductor wafers
DE10014492A DE10014492C2 (de) 2000-03-13 2000-03-23 Prüfverfahren für Halbleiterwafer
JP2000110663A JP2001308150A (ja) 2000-03-13 2000-04-12 半導体ウエハのテスト法
TW089107266A TW445566B (en) 2000-03-13 2000-04-18 Classification method for failure signature on chip

Publications (2)

Publication Number Publication Date
DE10014492A1 DE10014492A1 (de) 2001-10-11
DE10014492C2 true DE10014492C2 (de) 2003-07-24

Family

ID=27437793

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10014492A Expired - Fee Related DE10014492C2 (de) 2000-03-13 2000-03-23 Prüfverfahren für Halbleiterwafer

Country Status (4)

Country Link
US (1) US6507800B1 (de)
JP (1) JP2001308150A (de)
DE (1) DE10014492C2 (de)
TW (1) TW445566B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006034599A1 (de) * 2006-07-26 2008-01-31 Infineon Technologies Ag Verfahren zum Gruppieren und zum Verschalten aus einem Wafer gefertigter Halbleiterchips

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748547A (en) * 1996-05-24 1998-05-05 Shau; Jeng-Jye High performance semiconductor memory devices having multiple dimension bit lines
US6694208B1 (en) * 2000-05-15 2004-02-17 Promos Technologies, Inc. Method for prioritizing failure modes to improve yield rate in manufacturing semiconductor devices
US6987726B1 (en) * 2000-05-22 2006-01-17 Bbnt Solutions Llc Management of duplicated node identifiers in communication networks
US6701477B1 (en) * 2000-06-09 2004-03-02 Hueristics Physics Laboratories Method for identifying the cause of yield loss in integrated circuit manufacture
DE10111831A1 (de) * 2000-09-07 2002-05-02 Promos Technologies Inc Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern
US20020152046A1 (en) * 2001-04-13 2002-10-17 Velichko Sergey A. Concurrent control of semiconductor parametric testing
US7337088B2 (en) * 2001-05-23 2008-02-26 Micron Technology, Inc. Intelligent measurement modular semiconductor parametric test system
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
US7162386B2 (en) * 2002-04-25 2007-01-09 Micron Technology, Inc. Dynamically adaptable semiconductor parametric testing
US6751518B1 (en) * 2002-04-29 2004-06-15 Advanced Micro Devices, Inc. Dynamic process state adjustment of a processing tool to reduce non-uniformity
US7010451B2 (en) * 2003-04-17 2006-03-07 Micron Technology, Inc. Dynamic creation and modification of wafer test maps during wafer testing
TWI227328B (en) * 2003-06-19 2005-02-01 Yan-Fu Liou Method and system for accelerating inspection speed of semiconductor products
TWI225674B (en) * 2003-09-03 2004-12-21 Powerchip Semiconductor Corp Method of defect root cause analysis
US20050262399A1 (en) * 2004-05-05 2005-11-24 Brown Adam C Aggregating and prioritizing failure signatures by a parsing program
DE102004023835A1 (de) * 2004-05-13 2005-12-08 Infineon Technologies Ag Verfahren und Anordnung zum Testen eines Wafers und/oder eines Chips bei der Chipherstellung
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
JP4321443B2 (ja) * 2004-11-16 2009-08-26 オムロン株式会社 特定装置、加工処理システム、特定装置の制御方法、特定装置の制御プログラム、特定装置の制御プログラムを記録した記録媒体
KR100687870B1 (ko) 2005-04-04 2007-02-27 주식회사 하이닉스반도체 웨이퍼의 불량 검사 방법
KR100966479B1 (ko) * 2005-09-27 2010-06-29 가부시키가이샤 어드밴티스트 관리 방법 및 관리 장치
WO2007120279A2 (en) * 2005-11-18 2007-10-25 Kla-Tencor Technologies Corporation Methods and systems for utilizing design data in combination with inspection data
KR101195226B1 (ko) * 2005-12-29 2012-10-29 삼성전자주식회사 반도체 웨이퍼 분석 시스템
US7355423B2 (en) * 2006-05-24 2008-04-08 Micron Technology, Inc. Method for optimizing probe card design
JP4640504B2 (ja) * 2006-06-09 2011-03-02 株式会社Sumco 単結晶シリコンウェーハのcop評価方法
JP5029514B2 (ja) * 2008-07-02 2012-09-19 株式会社Sumco 単結晶シリコンウェーハのcop発生要因の判定方法
US8363922B2 (en) * 2009-02-12 2013-01-29 International Business Machines Corporation IC layout pattern matching and classification system and method
JP2011222726A (ja) * 2010-04-08 2011-11-04 Elpida Memory Inc 半導体装置の製造方法、ウェハ処理システム及びプログラム
US8707232B2 (en) * 2011-06-08 2014-04-22 Mentor Graphics Corporation Fault diagnosis based on design partitioning
KR101765814B1 (ko) 2011-11-30 2017-08-08 에이에스엠엘 네델란즈 비.브이. 검사 방법 및 장치, 및 대응하는 리소그래피 장치
CN106311625B (zh) * 2015-06-17 2019-02-19 晶元光电股份有限公司 半导体元件分类方法
DE102016116345B4 (de) 2016-09-01 2018-05-09 Infineon Technologies Ag Verfahren für das zusammenbauen von halbleiterbauelementen
KR102395474B1 (ko) * 2017-08-24 2022-05-09 삼성전자주식회사 반도체 소자의 특성 예측 방법 및 반도체 소자의 특성 예측 장치
US10762618B1 (en) * 2019-02-14 2020-09-01 United Microelectronics Corp. Mask weak pattern recognition apparatus and mask weak pattern recognition method
CN114444427B (zh) * 2020-11-06 2024-07-02 紫光同芯微电子有限公司 一种晶圆测试结果加严修正筛选方法
CN114300391B (zh) * 2021-12-29 2022-11-11 上海赛美特软件科技有限公司 一种晶圆试验方法、装置、电子设备以及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544256A (en) * 1993-10-22 1996-08-06 International Business Machines Corporation Automated defect classification system
JPH11344450A (ja) * 1998-06-03 1999-12-14 Hitachi Ltd 教示用データ作成方法並びに欠陥分類方法およびその装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450326A (en) * 1994-07-06 1995-09-12 Harris Corporation Graphical display discriminant factor indicator for anomaly identification in semiconductor manufacture batch process
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US6289292B1 (en) * 1997-10-28 2001-09-11 Micron Technology, Inc. System for identifying a component with physical characterization
US6336086B1 (en) * 1998-08-13 2002-01-01 Agere Systems Guardian Corp. Method and system for analyzing wafer processing order

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544256A (en) * 1993-10-22 1996-08-06 International Business Machines Corporation Automated defect classification system
JPH11344450A (ja) * 1998-06-03 1999-12-14 Hitachi Ltd 教示用データ作成方法並びに欠陥分類方法およびその装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C.K. Lakshminarayan: Signature analyisis for pat- tern recognition and outlier detection, TI Technical Journal, Vol. 15, No. 4, S. 6-14, Oct-Dec 1998 *
R.A. Hughes: Analysis of semiconductor test data using pattern recognition techniques, IEEE Test Conference, Digest of Papers, S. 301-307, 1980 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006034599A1 (de) * 2006-07-26 2008-01-31 Infineon Technologies Ag Verfahren zum Gruppieren und zum Verschalten aus einem Wafer gefertigter Halbleiterchips
DE102006034599B4 (de) * 2006-07-26 2010-01-21 Infineon Technologies Ag Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips

Also Published As

Publication number Publication date
TW445566B (en) 2001-07-11
DE10014492A1 (de) 2001-10-11
JP2001308150A (ja) 2001-11-02
US6507800B1 (en) 2003-01-14

Similar Documents

Publication Publication Date Title
DE10014492C2 (de) Prüfverfahren für Halbleiterwafer
DE19613615C2 (de) Verfahren zum Analysieren eines Fehlers in einem Halbleiterwafer und Vorrichtungen dafür
DE3688612T2 (de) System mit Elektronenstrahlprüfsonde zum Analysieren integrierter Schaltungen.
DE19758077B4 (de) Einrichtung zum Steuern des Prüfens integrierter Schaltkreise und Verfahren zum Steuern des Prüfens integrierter Schaltkreise
DE10000690B4 (de) Verfahren zum Bestimmen des Ausbeute-Einflusses von Prozessschritten für Halbleiterwafer
DE102006037162B4 (de) Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung
DE102023107476A1 (de) Ultraschall-defekterkennung und klassifikationssystem unter verwendung von maschinellem lernen
EP0855662B1 (de) Elektrische Analyse integrierter Schaltungen
EP0783170B1 (de) Vorrichtung und Verfahren zur Erfassung und Bewertung eines räumlich diskreten Punktmusters
EP0095517A1 (de) Verfahren und Einrichtung zur automatischen optischen Inspektion
DE102007060417A1 (de) Rohchip- und Wafer-Fehlerklassifikationssystem und Verfahren dazu
DE10032322A1 (de) System und Verfahren zur Auffindung der Kombination aus Operation/Werkzeug, welche den integrierten Ausfall in einer Halbleiterfertigungseinrichtung verursacht
DE10036961B4 (de) Verfahren zum Testen von Halbleiterwafern unter Verwendung von in Unterbereiche aufgeteilten Bereichen
DE10027826A1 (de) System and Method for Finding Defective Tools in a Semiconductor Fabrication Facility
EP1306736B1 (de) Verfahren zur Überwachung von Bearbeitungsanlagen
DE112017007532T5 (de) Alterungsdegradationsdiagnosevorrichtung und alterungsdegradationsdiagnoseverfahren
DE19824208A1 (de) Fehleranalyseverfahren und zugehörige Vorrichtung
DE102006004411B4 (de) Verfahren und System für die Messdatenbewertung in der Halbleiterbearbeitung durch auf Korrelation basierende Datenfilterung
DE102020201183A1 (de) Verfahren und Vorrichtung zur Simulation eines technischen Systems
DE10111831A1 (de) Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern
DE102004002901A1 (de) Verfahren zur Fehleranalyse einer Halbleiterbaugruppe
DE4124501A1 (de) Neuronales netz mit automatischer zellbildung
DE60100757T2 (de) Verfahren und einrichtung zur verarbeitung von bildern
DE102020207449A1 (de) Verfahren, Computerprogramm und Vorrichtung zum Verarbeiten von Signalen
EP0066836A2 (de) Verfahren zur Kennzeichnung von Halbleiterchips und kennzeichenbarer Halbleiterchip

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: PROMOS TECHNOLOGIES, INC., HSINCHU, TW

Owner name: MOSEL VITELIC INC., HSINCHU, TW

8339 Ceased/non-payment of the annual fee