[go: up one dir, main page]

DE10007414A1 - Substrat für Leistungshalbleitermodule mit Durchkontaktierung durch Lot, und Verfahren zu deren Herstellung - Google Patents

Substrat für Leistungshalbleitermodule mit Durchkontaktierung durch Lot, und Verfahren zu deren Herstellung

Info

Publication number
DE10007414A1
DE10007414A1 DE10007414A DE10007414A DE10007414A1 DE 10007414 A1 DE10007414 A1 DE 10007414A1 DE 10007414 A DE10007414 A DE 10007414A DE 10007414 A DE10007414 A DE 10007414A DE 10007414 A1 DE10007414 A1 DE 10007414A1
Authority
DE
Germany
Prior art keywords
hole
substrate
plate
metal
plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10007414A
Other languages
English (en)
Other versions
DE10007414B4 (de
Inventor
Thilo Stolze
Manfred Loddenkoetter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE10007414A priority Critical patent/DE10007414B4/de
Priority to JP2001038608A priority patent/JP2001284800A/ja
Priority to US09/789,341 priority patent/US6715203B2/en
Publication of DE10007414A1 publication Critical patent/DE10007414A1/de
Application granted granted Critical
Publication of DE10007414B4 publication Critical patent/DE10007414B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H10W40/255
    • H10W70/095
    • H10W70/098
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Ein Leistungshalbleitermodul weist zwei Platten (3o, 3u) aus Metall und eine schichtweise zwischen den Metallplatten aufgenommene Platte (2) aus Keramik mit einem Durchgangsloch (2a) auf. Eine Durchkontaktierung des Substrats (1) wird erzielt durch Einbringen eines Durchgangslochs (4) in eine der Metallplatten (3o) in Ausrichtung mit dem Durchgangsloch (2a) der Keramikplatte (2) und Aufbringen eines Pastenlots auf eine Seite des Substrats (1). Anschließend wird das Substrat (1) einer Ofenfahrt unterzogen, so daß das Pastenlot in die Durchgangslöcher (2a, 4) hineinfließt und die beiden Metallplatten (3o, 3u) durch das Lot dauerhaft miteinander kontaktiert werden.

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruches 1 bzw. ein Substrat für Leistungshalbleiter­ module nach dem Oberbegriff des Patentanspruches 6.
Leistungshalbleiter finden in den letzten Jahren in breitem Maße Anwendung in der Automobilelektronik, dem Energiemanage­ ment und zunehmend auch in der industriellen Antriebs- und Automatisierungstechnik. In der Regel sind diese Leistungs­ halbleiter zu Modulen zusammengefaßt, die auf kundenspezifi­ sche Anforderungen abgestimmt sind.
Bei derartigen Leistungshalbleitermodulen sind einzelne elek­ tronische Bauteile im allgemeinen auf einem Substrat ange­ bracht. Ein derartiges Substrat ist üblicherweise in Form ei­ nes Sandwiches ausgestaltet, wobei eine Platte aus Keramik zwischen zwei äußeren Platten aus Metall schichtweise aufge­ nommen ist. Diese Metallplatten bestehen in der Regel aus Kupfer, da dieses Material sehr gute Eigenschaften bezüglich der elektrischen Leitfähigkeit und der Wärmeleitfähigkeit zeigt. Ein solches Substrat, das aus dem Sandwich Kupfer-Ke­ ramik-Kupfer besteht, wird nachfolgend "DCB-Substrat" ge­ nannt.
Zur Herstellung dieser DCB-Substrate werden die Kupferplatten stark oxidiert und auf die Keramikplatte gelegt. Das somit gebildete Sandwich Kupfer-Keramik-Kupfer wird anschließend während einer Ofenfahrt auf ca. 1000°C erhitzt, wobei ein da­ bei erzeugtes Eutektikum Kupferoxid-Aluminiumoxid die einzel­ nen Schichten untrennbar miteinander verbindet (bondet). Zum Löten der elektrischen Bauteile wird typisch in eine Kupfer­ platte eine Struktur geätzt, wobei die andere Kupferplatte für eine bessere Wärmeabfuhr auf eine Bodenplatte (Heat-Sink) gelötet wird.
Bei anderen Varianten von derartigen Leistungshalbleitermodu­ len kann auch ein beidseitiges Abführen von Potentialen von dem bekannten DCB-Substrat notwendig sein. In diesem Fall ist eine leitende Verbindung zwischen den beiden äußeren Kupfer­ platten erforderlich, die durch eine Durchkontaktierung er­ zielt wird.
Eine solche Durchkontaktierung wird bei den bekannten DCB- Substraten dadurch realisiert, daß in die Keramikplatte ein Durchgangsloch eingebracht wird. Desweiteren wird in dieses Loch vor dem Bonden des Sandwiches ein separates Teil manuell eingelegt. Vorzugsweise wird hierfür eine Kugel aus Kupfer verwendet. Das Positionieren dieser Kupferkugel hat jedoch einerseits den Nachteil, daß das Durchgangsloch in der Kera­ mik ein hohes Maß an Genauigkeit zur exakten Aufnahme der Kupferkugel aufweisen muß, was beispielsweise durch ein auf­ wendiges Lasertrennverfahren erzielt werden kann. Desweiteren stellt das separate Einlegen dieser Kupferkugel einen zusätz­ lichen Arbeitsschritt und als auch einen Mehraufwand an Mate­ rial dar.
In Abwandlung zu dem Einlegen eines separaten Teils ist es alternativ möglich, die Kupferplatten in dem Durchgangsloch der Keramikplatte zusammenzudrücken. Eine dauerhafte Kontak­ tierung der beiden Platten wird anschließend durch ein Punkt­ schweißen gewährleistet. Diese Möglichkeit führt jedoch zu dem Nachteil eines erhöhten apparativen Aufwands wegen der Schweißvorrichtung und ist in der Energiebilanz aufgrund des Schweißvorgangs sehr ungünstig. Beide der genannten Verfahren sind zudem sehr zeitaufwendig und kostspielig.
Entsprechend liegt der Erfindung die Aufgabe zugrunde, ein Substrat für Leistungshalbleitermodule mit einer Durchkontak­ tierung vorzusehen, die einfach und kostengünstig herzustellen ist. Außerdem soll ein Verfahren zur Erzielung einer der­ artigen Durchkontaktierung geschaffen werden.
Die Erfindung ist bei einem Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule, das zwei Plat­ ten aus Metall und eine schichtweise zwischen den Metallplat­ ten aufgenommene Platte aus Keramik mit einem Durchgangsloch aufweist, gekennzeichnet durch die Schritte: Einbringen eines Durchgangslochs in eine der Metallplatten in Ausrichtung mit dem Durchgangsloch der Keramikplatte, Aufbringen eines Pa­ stenlots auf eine Seite des Substrats, und Durchführen einer Ofenfahrt, so daß das Pastenlot in die Durchgangslöcher hin­ einfließt und die beiden Metallplatten durch das Lot dau­ erhaft miteinander kontaktiert werden.
Vorteilhafte Weiterbildungen dieses Erfindungsgedankens sind in abhängigen Patentansprüchen gekennzeichnet.
Das erfindungsgemäße Verfahren kommt vorteilhaft bei den ein­ gangs erläuterten DCB-Substraten zum Einsatz. In die Oberflä­ che eines derartigen Substrats werden Strukturen geätzt, auf die in einem nachfolgenden Schritt weitere elektronische Bau­ teile gelötet werden. Hierbei ist es vorteilhaft, während dieses Ätzvorganges das Durchgangsloch in einer der Kupfer­ platten gleichzeitig mit dem Ätzen der Strukturen zu erzeu­ gen. Auf diese Weise lassen sich zwei Verfahrensschritte zu einem Schritt zusammenfassen, wodurch eine rationelle Ferti­ gung erzielt wird.
Vor dem Verlöten der elektrischen Bauteile wird ein Pastenlot auf das Substrat aufgebracht. Dabei gelangt das Pastenlot auch auf die Stelle, an der das Durchgangsloch in der Kupfer­ platte ausgebildet ist. Somit ist es möglich, daß das Pasten­ lot während einer Ofenfahrt, bei der gleichzeitig die elek­ trischen Bauteile mit dem Substrat verlötet werden, durch das Durchgangsloch der Kupferplatte in das Durchgangsloch der Ke­ ramikplatte hineinfließt, um auf die Fläche der anderen Kupferplatte zu gelangen und somit die beiden Kupferplatten mit­ einander zu kontaktieren.
Ein Stempel, beispielsweise in Form eines stumpfen Kegels, fährt nach dem Ätzen auf das Substrat nieder, wodurch ein in­ nerer Rand des in der oberen Kupferplatte gebildeten Durch­ gangslochs in das Durchgangsloch der Keramikplatte hinein um­ geformt wird. Dadurch wird vorteilhaft ein besseres Hinein­ fließen des Pastenlots in das Durchgangsloch der Keramik­ platte in Richtung auf die andere Kupferplatte gewährleistet.
Das Durchgangsloch in der oberen Kupferplatte kann, in Ab­ wandlung zu dem oben beschriebenen Ätzverfahren, vorteilhaft auch unmittelbar durch das Niederfahren des Stempels gebildet werden. Der Stempel hat in diesem Fall an seiner dem Substrat zugewandten Seite beispielsweise die Form eines spitzen Ke­ gels. Da die Kupferplatte lediglich eine verhältnismäßig ge­ ringe Dicke aufweist, kann die Spitze dieses Stempels die Kupferplatte ohne weiteres durchdringen und dadurch das Durchgangsloch ausbilden.
In einer Weiterbildung der Erfindung hat das Durchgangsloch in der Kupferplatte einen kleineren Durchmesser als das Durchgangsloch in der Keramikplatte. Bezüglich des Zerflie­ ßens des Lots ist dabei ein genaues Toleranzmaß für das Durchgangsloch in der Keramikplatte unwesentlich. Folglich ist es möglich, die gewünschten Durchgangslöcher in die Kera­ mikplatte mittels Stanzen einzubringen, bevor sie mit den oxidierten Kupferplatten zu dem Sandwich-Substrat gebondet wird.
Ein Substrat für Leistungshalbleitermodule, mit zwei Platten aus Metall und einer schichtweise zwischen den Metallplatten aufgenommenen Platte aus Keramik, die ein Durchgangsloch auf­ weist, ist erfindungsgemäß dadurch gekennzeichnet, daß eine der beiden Metallplatten ein mit dem Durchgangsloch der Keramikplatte ausgerichtetes Durchgangsloch aufweist und die bei­ den Metallplatten durch ein Lot miteinander kontaktiert sind.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind in der nachfolgenden Beschreibung näher erläutert oder in abhängigen Patentansprüchen defi­ niert.
Die Erfindung und vorteilhafte Einzelheiten werden nachfol­ gend unter Bezug auf die Zeichnungen in einer beispielsweisen Ausführungsform näher erläutert. Es zeigen:
Fig. 1 eine perspektivische Ansicht einer Platte aus Kera­ mik, die mit Durchgangslöchern versehen ist;
Fig. 2 eine seitliche Querschnittansicht eines Substrats, das aus der in der Fig. 1 gezeigten Keramikplatte und zwei Metallplatten gebildet ist;
Fig. 3 eine seitliche Querschnittansicht des Substrats, bei dem eine der Metallplatten ein Durchgangsloch in Ausrichtung mit dem Durchgangsloch der Keramik­ platte aufweist;
Fig. 4 eine Draufsicht auf das Substrat;
Fig. 5 eine Querschnittansicht des Substrats zusammen mit einem Stempel;
Fig. 6 eine Querschnittansicht eines anderen Ausführungs­ beispiels des Substrats zusammen mit einem anderen Stempel;
Fig. 7 eine seitliche Querschnittansicht des Substrats mit aufgebrachtem Pastenlot; und
Fig. 8 eine seitliche Querschnittansicht des Substrats mit zerflossenem Pastenlot.
In der Fig. 1 ist eine Platte 2 aus Keramik perspektivisch dargestellt, die üblicherweise für Substrate verwendet wird. Bei diesem gezeigten Ausführungsbeispiel weist die Keramik­ platte 2 eine Vielzahl von Durchgangslöchern 2a auf, die bei­ spielsweise entlang der Kanten der Keramikplatte 2 ausgerich­ tet sind. Die in dieser Figur gezeigte große Anzahl von Durchgangslöchern 2a läßt sich beispielsweise sehr rationell durch einen Stanzvorgang in die Keramikplatte 2 vor dem Bren­ nen einbringen.
In der Fig. 2 ist ein Substrat 1 in einer seitlichen Quer­ schnittansicht dargestellt. Hierbei ist die Keramikplatte 2a schichtweise zwischen zwei Platten 3o, 3u aus Metall aufge­ nommen. Diese Metallplatten 3o, 3u bestehen üblicherweise aus Kupfer, weshalb das Substrat nachfolgend als DCB-Substrat be­ zeichnet wird. Zur Herstellung dieses DCB-Substrats werden die Kupferplatten stark oxidiert und auf die Keramikplatte gelegt, so daß durch die Bildung des Eutektikums Kupferoxid- Aluminiumoxid ein untrennbarer Sandwich Kupfer-Keramik-Kupfer entsteht. Das Einbringen der Durchgangslöcher 2a in die Kera­ mikplatte 2 wird jeweils vor dem Bonden der Keramikplatte 2 mit den Kupferplatten 3o, 3u durchgeführt.
Die einzelnen Schichten des Substrats in der hier gezeigten Form weisen unterschiedliche Dicken auf. Die Keramikplatte 2 in der Mitte hat eine Dicke von typisch 0,25 mm - 1 mm, wobei die außen liegenden Kupferplatten 3o, 3u eine im Vergleich zur Keramikplatte 2 geringere Dicke von ca. 300 µm aufweisen. Somit bildet die Keramikplatte 2 die Hauptträgerschicht des Substrats 1 aus. Die Dicken der jeweiligen Platten sind je­ doch nicht auf die angegebenen Wert festgelegt, sondern kön­ nen von diesen Werten in gewissen Grenzen abweichen.
Die Fig. 3 zeigt das Substrat 1 in einer seitlichen Quer­ schnittansicht nach einem weiteren Verfahrensschritt. In der Darstellung ist zu erkennen, daß die obere Kupferplatte 3o ein Durchgangsloch 4 aufweist. Das Durchgangsloch 4 wird bei diesem Ausführungsbeispiel des Substrats 1 durch Ätzen des Kupfers gebildet. In Bezug auf das Durchgangsloch 2a hat das Durchgangloch 4 einen kleineren Durchmesser und ist mit die­ sem mittig ausgerichtet.
In der Fig. 4 ist das in der Fig. 3 gezeigte Ausführungsbei­ spiel des Substrats 1 in einer Draufsicht dargestellt. Wie zu erkennen, ist ein Durchmesser d2 des Durchgangslochs 2a grö­ ßer als ein Durchmesser d1 des Durchgangslochs 4. Bei­ spielhaft beträgt der Durchmesser d1 0,8 mm und der Durchmes­ ser d2 2 mm. Beide Durchgangslöcher 2a, 4 sind kreisrund aus­ gebildet, wobei jedoch eine davon abweichende Form möglich ist, beispielsweise in Gestalt eines Ovals oder eines Recht­ ecks.
Die Fig. 5 zeigt das Ausführungsbeispiel des Substrats 1 ge­ mäß Fig. 3 bzw. Fig. 4, zusammen mit einem Stempel 5, der für eine weitere Bearbeitung des Substrats 1 eingesetzt wird. Auf einer dem Substrat zugewandten Seite weist der Stempel 5 ei­ nen Abschnitt 6 in Form eines stumpfen Kegels auf. Nach dem Ätzen des Durchgangslochs 4 wird in einem folgenden Bearbei­ tungsschnitt der Stempel 5 niedergefahren, so daß ein innerer Rand r des Durchgangslochs 4 durch den Abschnitt 6 des Stem­ pels 5 in das Durchgangsloch 2a hinein umgeformt wird. Die Kanten des inneren Randes r des Durchgangslochs 4 können nach dem Umformen durch den Stempel 5 alternativ zu dem hier ge­ zeigten Ausführungsbeispiel auch auf einer Fläche 10 (Fig. 8) der unteren Kupferplatte 3o aufliegen.
In der Fig. 6 ist eine seitliche Querschnittansicht eines an­ deren Ausführungsbeispiels des Substrats 1 gezeigt. Im Gegen­ satz zu dem Ausführungsbeispiel nach Fig. 3 wird hierbei das Durchgangsloch 4 nicht geätzt, sondern ein Stempel 7 durchstößt beim Niederfahren die obere Kupferplatte 3o. Neben der vergleichsweise geringen Dicke der Kupferplatten von ca. 300 µm stellt ein Abschnitt 8 des Stempels 7 in Form eines spit­ zen Kegels auf der dem Substrat 1 zugewandten Seite dabei si­ cher, daß die Kupferplatte 3o beim Niederfahren des Stempels 7 ohne weiteres durchdrungen wird.
Nachdem das Durchgangsloch 4 in die obere Kupferplatte 3o eingebracht ist, wird das Substrat 1 mit einem Pastenlot 9 bedruckt. Bei Verwendung einer Lotdruckschablone (nicht ge­ zeigt), bei der ein entsprechendes Pad ausgespart ist, ge­ langt dabei das Pastenlot 9 auch auf die Stelle, an der in der oberen Kupferplatte 3o das Durchgangsloch 4 ausgebildet ist. Wie in der Fig. 7 zu erkennen, liegt das aufgedruckte Pastenlot nicht eben auf dem Substrat 1 auf, sondern es paßt sich an die durch das Niederdrücken des inneren Randes r des Durchgangslochs 4 ausgebildete Kontur an. Dadurch ist bei ei­ nem anschließenden Zerfließen sichergestellt, daß das Lot vollständig in das Durchgangsloch 2a und auf die Fläche 10 der unteren Kupferplatte 3o gelangt.
In der Fig. 8 ist das Substrat 1 in einer seitlichen Quer­ schnittansicht für einen Zustand gezeigt, der sich nach einer Ofenfahrt einstellt. Infolge der während der Ofenfahrt einge­ brachten Wärme ist das auf das Substrat 1 aufgebrachte Pa­ stenlot 9 vollständig zerflossen, was in der Fig. 9 durch die massiv dargestellte Fläche gezeigt ist. Das Lot 9 benetzt in gleicher Weise die Fläche 10 der unteren Kupferplatte 3o als auch die Ränder r des in der oberen Kupferplatte 3o ausgebil­ deten Durchgangsloch 4. Somit ist eine dauerhafte Durchkon­ taktierung des Substrats 1 gewährleistet.
Durch das erfindungsgemäße Vorsehen eines Durchgangsloches 4 in einer der Kupferplatten des bekannten DCB-Substrats 1 ist es somit möglich, ein Zerfließen eines auf das DCB-Substrat 1 aufgebrachten Pastenlots 9 in ein in der Keramikplatte 2 des DCB-Substrats 1 ausgebildetes Durchgangsloch 2a hinein während einer ohnehin durchzuführenden Ofenfahrt vorzusehen, wo­ durch eine Durchkontaktierung des DCB-Substrats 1 einfach und kostengünstig erzielt wird.
Bezugszeichenliste
1
Substrat
2
Platte aus Keramik
2
a Durchgangsloch
3
o Platte aus Metall
3
u Platte aus Metall
4
Durchgangsloch
d1
Durchmesser des Durchgangslochs
4
d2
Durchmesser des Durchgangslochs
2
a
r innerer Rand des Durchgangslochs
4
5
Stempel
6
Abschnitt des Stempels
5
in Form eines stumpfen Kegels
7
Stempel
8
Abschnitt des Stempels
7
in Form eines spitzen Kegels
9
Lot
10
Fläche der Metallplatte
3
u

Claims (10)

1. Verfahren zur Durchkontaktierung eines Substrats (1) für Leistungshalbleitermodule, das zwei Platten (3o, 3u) aus Me­ tall und eine schichtweise zwischen den Metallplatten aufgenommene Platte (2) aus Keramik mit einem Durchgangsloch (2a) aufweist, gekennzeichnet durch die Schritte:
  • - Einbringen eines Durchgangsloch (5) in eine der Metall­ platten (3o) in Ausrichtung mit dem Durchgangsloch (2a) der Keramikplatte (2),
  • - Aufbringen eines Pastenlots (9) auf eine Seite des Sub­ strats (1), und
  • - Durchführen einer Ofenfahrt, so daß das Pastenlot (9) in die Durchgangslöcher (2a, 4) hineinfließt und die beiden Me­ tallplatten (3o, 3u) durch das Lot (9) dauerhaft miteinander kontaktiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Durchgangloch (4) durch Ätzen der Metallplatte (3o) ge­ bildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß vor dem Aufbringen des Pastenlots (9) ein innerer Rand (r) des Durchgangslochs (4) in der Metallplatte (3o) durch einen Stempel (5) in das Durchgangsloch (2a) hinein umgeformt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Stempel (7) die Metallplatte (3o) durchstößt und dadurch das Durchgangsloch (4) ausgebildet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß während der Ofenfahrt weitere elektronische Bauteile mit dem Substrat (1) verbunden werden.
6. Substrat (1) für Leistungshalbleitermodule, mit zwei Platten (3o, 3u) aus Metall, und einer schichtweise zwischen den Metallplatten (3o, 3u) aufge­ nommenen Platte (2) aus Keramik, die ein Durchgangsloch (2a) aufweist, dadurch gekennzeichnet, daß eine der beiden Metallplatten (3o) ein mit dem Durchgangsloch (2a) der Keramikplatte (2) ausgerichtetes Durchgangsloch (4) aufweist und die beiden Metallplatten (3o, 3u) durch ein Lot (9) miteinander kontaktiert sind.
7. Substrat (1) nach Anspruch 6, dadurch gekennzeichnet, daß das Metall aus Kupfer besteht.
8. Substrat (1) nach Anspruch 7, dadurch gekennzeichnet, daß ein Durchmesser (d1) des Durchgangslochs (4) kleiner als ein Durchmesser (d2) des Durchgangslochs (2a) ist.
9. Substrat (1) nach Anspruch 8, dadurch gekennzeichnet, daß ein innerer Rand (r) des Durchgangslochs (4) in das Durch­ gangsloch (2a) hinein umgeformt ist.
10. Substrat (1) nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß das Durchgangsloch (4) eine kreisrunde Form hat.
DE10007414A 2000-02-18 2000-02-18 Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat Expired - Fee Related DE10007414B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10007414A DE10007414B4 (de) 2000-02-18 2000-02-18 Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
JP2001038608A JP2001284800A (ja) 2000-02-18 2001-02-15 はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法
US09/789,341 US6715203B2 (en) 2000-02-18 2001-02-20 Substrate for power semiconductor modules with through-plating of solder and method for its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10007414A DE10007414B4 (de) 2000-02-18 2000-02-18 Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat

Publications (2)

Publication Number Publication Date
DE10007414A1 true DE10007414A1 (de) 2001-09-06
DE10007414B4 DE10007414B4 (de) 2006-07-06

Family

ID=7631418

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10007414A Expired - Fee Related DE10007414B4 (de) 2000-02-18 2000-02-18 Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat

Country Status (3)

Country Link
US (1) US6715203B2 (de)
JP (1) JP2001284800A (de)
DE (1) DE10007414B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003556B2 (ja) * 2002-06-27 2007-11-07 株式会社デンソー プリント基板の製造方法
WO2004027866A2 (fr) * 2002-09-23 2004-04-01 Johnson Controls Technology Company Procede d'etablissement d'une liaison dans un substrat metallique integre
TWI451817B (zh) * 2011-05-26 2014-09-01 豐田自動織機股份有限公司 配線板及配線板的製造方法
US9397053B2 (en) 2014-10-15 2016-07-19 Hong Kong Applied Science and Technology Research Institute Company Limited Molded device with anti-delamination structure providing multi-layered compression forces
DE102019113308A1 (de) * 2019-05-20 2020-11-26 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik- Substrat, hergestellt mit einem solchen Verfahren
CN112510006B (zh) * 2019-09-16 2025-06-10 珠海格力电器股份有限公司 一种半导体模块、封装结构及其焊接方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4338706A1 (de) * 1993-08-24 1995-05-04 Schulz Harder Juergen Mehrschicht-Substrat
DE19802347A1 (de) * 1997-09-12 1999-04-08 Lg Semicon Co Ltd Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0003801B1 (de) * 1978-02-17 1982-06-09 E.I. Du Pont De Nemours And Company Verwendung einer fotoempfindlichen Unterlage zur Erzeugung von Durchgangslochverbindungen in Leiterplatten
JPS5731198A (en) 1981-04-27 1982-02-19 Yazaki Corp Copper-coated laminated board and method of producing same
CH650373A5 (fr) * 1982-07-16 1985-07-15 Jean Paul Strobel Circuit imprime et procede de fabrication du circuit.
JPS6071579A (ja) * 1983-09-28 1985-04-23 株式会社日立製作所 アルミナと金属との接合方法
JPS61193496A (ja) 1985-02-21 1986-08-27 シャープ株式会社 フレキシブル基板の製造方法
JPS61197476A (ja) * 1985-02-26 1986-09-01 株式会社東芝 複合体およびその製造方法
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
DE3630429C2 (de) * 1986-09-06 1994-07-21 Metallgesellschaft Ag Wandelement für Sicherheitsaufbauten
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
JPS63181400A (ja) * 1987-01-22 1988-07-26 松下電器産業株式会社 セラミツク多層基板
US5241216A (en) * 1989-12-21 1993-08-31 General Electric Company Ceramic-to-conducting-lead hermetic seal
JP2827472B2 (ja) 1990-08-02 1998-11-25 松下電器産業株式会社 スルーホールプリント配線基板の製造方法
DE4103294C2 (de) * 1991-02-04 2000-12-28 Altan Akyuerek Verfahren zum Herstellen von keramischen Leiterplatten mit Durchkontaktierungen
US5401911A (en) * 1992-04-03 1995-03-28 International Business Machines Corporation Via and pad structure for thermoplastic substrates and method and apparatus for forming the same
DE4318061C2 (de) * 1993-06-01 1998-06-10 Schulz Harder Juergen Verfahren zum Herstellen eines Metall-Keramik-Substrates
US5769989A (en) * 1995-09-19 1998-06-23 International Business Machines Corporation Method and system for reworkable direct chip attach (DCA) structure with thermal enhancement
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
JPH09326144A (ja) 1996-06-04 1997-12-16 Matsushita Electric Ind Co Ltd 磁気記録再生装置および磁気記録再生装置のシフト用オフセット測定装置
US5785800A (en) * 1996-06-21 1998-07-28 International Business Machines Corporation Apparatus for forming cavity structures using thermally decomposable surface layer
TW398165B (en) * 1997-03-03 2000-07-11 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
JP4334054B2 (ja) * 1999-03-26 2009-09-16 株式会社東芝 セラミックス回路基板
US6239382B1 (en) * 1999-09-01 2001-05-29 Agere Systems Guardian Corp. Device and method of controlling the bowing of a soldered or adhesively bonded assembly
DE19945794C2 (de) * 1999-09-15 2002-12-19 Curamik Electronics Gmbh Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
US6562657B1 (en) * 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6562709B1 (en) * 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6587008B2 (en) * 2000-09-22 2003-07-01 Kyocera Corporation Piezoelectric oscillator and a method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4338706A1 (de) * 1993-08-24 1995-05-04 Schulz Harder Juergen Mehrschicht-Substrat
DE19802347A1 (de) * 1997-09-12 1999-04-08 Lg Semicon Co Ltd Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben

Also Published As

Publication number Publication date
US20010022236A1 (en) 2001-09-20
JP2001284800A (ja) 2001-10-12
US6715203B2 (en) 2004-04-06
DE10007414B4 (de) 2006-07-06

Similar Documents

Publication Publication Date Title
DE19927046B4 (de) Keramik-Metall-Substrat als Mehrfachsubstrat
EP0920055B1 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE4010370C2 (de) Verfahren zum Herstellen von Halbleiterbauteilen
EP0627875B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
EP1989741B1 (de) Verfahren zum herstellen von peltier-modulen
EP2170026B1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
DE102021107690A1 (de) Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren
DE1956501C3 (de) Integrierte Schaltungsanordnung
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE19500655A1 (de) Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
DE3445690C2 (de) Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung
DE10007414A1 (de) Substrat für Leistungshalbleitermodule mit Durchkontaktierung durch Lot, und Verfahren zu deren Herstellung
WO2019071283A1 (de) Verfahren zum erzeugen einer leiterplatte mit thermischen durchkontaktierungen, sowie leiterplatte
DE112015005593B4 (de) Leistungsmodul
EP0862209B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
EP3972948B1 (de) Verfahren zur herstellung eines metall-keramik-substrats
DE19945794C2 (de) Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
DE102014115201B4 (de) Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
EP0710432A1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
EP3958302A1 (de) Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
DE19758452C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat
DE69013851T2 (de) Verfahren zur Herstellung einer keramischen Schaltungsplatte.
EP1085792B1 (de) Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
DE112020004962T5 (de) Leiterplatte und verfahren zur herstellung einer leiterplatte
DE102015115133B3 (de) Verfahren zum Verbinden eines Kühlkörpers mit wenigstens einem Schaltungsträger durch Aufschrumpfen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee