DE1088097B

DE1088097B - Circuit arrangement for interrupting the feedback loop of a bistable circuit for high working speed

Info

Publication number: DE1088097B
Application number: DEI16418A
Authority: DE
Inventors: Genung Leland Clapper
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1958-05-14
Filing date: 1959-05-12
Publication date: 1960-09-01
Also published as: FR1223958A; GB895350A

Description

DEUTSCHESGERMAN

Die Erfindung betrifft einen torgesteuerten elektronischen Hochfrequenzschalter mit besonders hoher Arbeitsgeschwindigkeit.The invention relates to a gated electronic high-frequency switch with a particularly high Working speed.

In modernen Rechenanlagen werden elektronische Schalter mit Schaltzeiten unter einer MikroSekunde benötigt. Ein derartiger Schalter muß notwendig bestimmte Bedingungen erfüllen, z. B. eine maximale Torsteuerzeit von 0,5 Mikrosekunden, eine Ausgangs-Anstiegs- und -Abfallzeit von 0,1 Mikrosekunde, eine Gesamtverzögerung für Ein- oder Ausschaltung von 0,3 Mikrosekunden.In modern computer systems, electronic switches with switching times of less than a microsecond are used needed. Such a switch must necessarily meet certain conditions, e.g. B. a maximum 0.5 microsecond gate time, an output rise and fall time of 0.1 microsecond, one Total turn-on or turn-off delay of 0.3 microseconds.

Bei der Anordnung gemäß der vorliegenden Erfindung wird ein symmetrischer Schalter benutzt, bei dem jede Schalterhälfte aus einer Torsteuer- und Einstell-Eingangsumkehrschaltung, einer Rückstell- und Kreuzkopplungs - Emitterfolgeschaltung und einem komplementierten Umkehr-Ausgangstreiber besteht. Der komplementierte Umkehr-Ausgangstreiber für jede Schalterhälfte ist direkt mit der Eingangs-Emitterfolgeschaltung der anderen Schalterseite gekoppelt. Die Emitterfolgeschaltung bildet einen Antrieb niedriger Impedanz für den komplementierten Umkehitreiber, und dieser wiederum sorgt für eine Spannungserhöhung und -umkehrung, so daß die Verstärkung in der regenerativen Schleife hoch genug ist, um eine schnelle Kippwirkung zu gewährleisten. Um die nötige maximale Torsteuerzeit von 0,5 Mikrosekunden zu erreichen, ist die i?C-Zeitkonstante des Eingangstors entsprechend kurz gewählt.In the arrangement according to the present invention, a balanced switch is used at each half of the switch consists of a gate control and setting input reversing circuit, a reset and cross-coupling emitter follower circuit and a complemented reverse output driver. The complemented reverse output driver for each half of the switch is directly coupled to the input-emitter follower circuit of the other side of the switch. The emitter follower provides a low impedance drive for the complemented reverse driver, and this in turn provides a voltage increase and reversal, so that the gain is high enough in the regenerative loop to provide a quick tilting action. To the Achieving the necessary maximum gate control time of 0.5 microseconds is the i? C time constant of the input gate chosen accordingly short.

Bei der Steuerung derartiger Schalter tritt bisher die Schwierigkeit auf, daß bei einer gewollten Unterbrechung der Rückkopplungsschleife eine Übersteuerung eintritt, die die Arbeitsgeschwindigkeit erheblich herabsetzt.In the control of such switches has hitherto encountered the problem that when an intentional interruption occurs Overdrive occurs in the feedback loop, which significantly increases the operating speed belittles.

. Diese Nachteile werden bei der erfindungsgemäßen Anordnung dadurch vermieden, daß der Rückkopplungskreis über einen Transistor geführt ist, mit dessen Hauptentladungsstrecke ein weiterer Transistor mit einer Stromquelle in Reihe geschaltet ist. Vorzugsweise wird dabei durch einen torgesteuerten Einstellimpuls ein normalerweise leitender PNP-Transistor abgeschaltet, der mit der NPN-Eingangs-Emitterfplgeschaltung in Reihe liegt. Auf diese Weise kann die Rückkopplungsschleife unterbrochen werden, ohne daß die den meisten Schaltern eigene Übersteuerungsoder Gegenwirkung auftritt. Weiterhin kann dabei an die Basis der Eingangs-Emitterfolgeschaltung ein Rückstellimpuls über eine Diode so angelegt werden, daß er sowohl den Eingang als auch die Rückkopplung übersteuert. Dadurch erhält die Rückstellung die volle Steuerung, so daß beide Ausgänge des Schalters im AUS-Zustand durch die gleichzeitige Anlegung von Rückstellsignalen an beide Schalter sei ten gehalten werden. In diesem Falle zeigt der Schalter an, welcher. These disadvantages are in the invention Arrangement avoided in that the feedback circuit is passed through a transistor with which Main discharge path another transistor is connected in series with a current source. Preferably becomes a normally conductive PNP transistor through a gated setting pulse switched off, which is in series with the NPN input emitter circuit. That way you can The feedback loop can be broken without overdriving or overriding most switches Counteraction occurs. Furthermore, a can be connected to the base of the input emitter follower circuit Reset pulse can be applied via a diode so that it is both the input and the feedback overdriven. This gives the reset full control, so that both outputs of the switch are im The OFF state is held by the simultaneous application of reset signals to both switches will. In this case the switch indicates which

Schaltungsanordnung
zur Unterbrechung der Rückkopplungsschleife einer bistabilen Schaltung
für hohe'ArbeitsgeschwindigkeitCircuit arrangement
to interrupt the feedback loop of a bistable circuit
for high working speed

Anmelder:Applicant:

IBM Deutschland
Internationale Büro-MaschinenIBM Germany
International office machines

Gesellschaft m. b. H.,
Sindelfingen (Württ), Tübinger Allee 49Gesellschaft mb H.,
Sindelfingen (Württ), Tübinger Allee 49

Beanspruchte Priorität:
V. St. v. Amerika vom 14. Mai 1958Claimed priority:
V. St. v. America May 14, 1958

Genung Leland Clapper, Vestal, N. Y. (V. St. Α.),
ist als Erfinder genannt wordenGenung Leland Clapper, Vestal, NY (V. St. Α.),
has been named as the inventor

Rückstellimpuls als erster aufgehört hat, indem er den betreffenden Ausgang einschaltet.Reset pulse was the first to stop by switching on the relevant output.

Eine derartige Schaltung läßt sich weiterhin vorteilhaft zum Aufbau verschiedener Bausteine, wie z. B. als Ringzähler, Schieberegister oder Phasendetektor, verwenden.Such a circuit can also be advantageous for building various components, such as z. B. as a ring counter, shift register or phase detector.

Weitere Merkmale ergeben sich aus der Beschreibung einiger Ausführungsbeispiele an Hand der schematischen Zeichnungen. Es zeigtFurther features emerge from the description of some exemplary embodiments on the basis of the schematic Drawings. It shows

Fig. 1 eine schematische Darstellung eines binären - Schalters nach einem Ausführungsbeispiel der Erfin-4-0 dung,Fig. 1 is a schematic representation of a binary switch according to an embodiment of the invention 4-0 manure,

Fig. 2 eine graphische Darstellung des Kurvenablaufs der Spannung an verschiedenen Punkten der Schaltung von Fig. 1, - - ■ FIG. 2 shows a graphical representation of the course of the curve of the voltage at various points in the circuit of FIG. 1, - - ■

Fig. 3 ein Blockschema, das die Anwendung der Er-⁴S findung in einer Ringschaltung zeigt,Fig. 3 is a block diagram showing the application of the ER ⁴ S invention in a ring circuit,

Fig. 4 ein Blockschema, das die Anwendung der Erfindung in einem Schieberegister zeigt,4 is a block diagram showing the application of the invention in a shift register;

Fig. 5 eine vereinfachte Phasenfeststellvorrichtung, die bei der Anordnung nach der Erfindung benutzt wird,Figure 5 shows a simplified phase locking device used in the arrangement according to the invention will,

Fig. 6 eine graphische Darstellung des Kurvenverlaufs der Spannung für die Schaltung von Fig. 5.FIG. 6 is a graphic representation of the voltage waveform for the circuit of FIG. 5.

In Fig. 1 ist ein zweistufiger binärer Schalter gezeigt, bei dem jede Hälfte aus einem Tor- und Ein-In Fig. 1 a two-stage binary switch is shown in which each half consists of a gate and input

009 589/313009 589/313

I 088I 088

stell-Eingangsumkehrer, einer Rückstell- und Kreuzkopplungs-Emitterfolgeschaltung und einem komplementierten Umkehr-Ausgangstreiber besteht. In der ersten oder Α-Stufe des Schalters ist ein PNP-Transistor 11 mit Emitter 12, Basis 13 und Kollektor 14 als Eingangsumkehrer geschaltet. Der Emitter 12 ist geerdet, während die Basis 13 über einen Widerstand 15 und die 6-Volt-Klemme 16 negativ vorgespannt ist, so daß der Transistor 11 normalerweise leitend ist. Außerdem ist die Basis 13 an eine Tor-^-Impulsklemme 17 und eine Einstell-yi-Impulsklemme 18 über ein Eingangstor angeschlossen, das aus dem Widerstand 19, dem Kondensator 20 und der Diode 21 besteht. Die i?C-Zeitkonstante des Eingangstors ist einer Torsteuerzeit von 0,5 Mikrosekunden entsprechend bemessen. set input reverser, a reset and cross-coupling emitter follower circuit and a complemented reverse output driver. In the The first or Α stage of the switch is a PNP transistor 11 with an emitter 12, base 13 and collector 14 switched as an input inverter. The emitter 12 is grounded, while the base 13 has a resistor 15 and the 6 volt terminal 16 is negatively biased so that the transistor 11 is normally conductive. In addition, the base 13 is connected to a gate - ^ - pulse terminal 17 and an adjustment yi pulse terminal 18 over an input gate consisting of the resistor 19, the capacitor 20 and the diode 21 is connected. The i? C time constant of the input gate is dimensioned according to a gate control time of 0.5 microseconds.

Der Umkehr-Transistor 11 ist in Reihe mit einem NPN-Emitterfolgetransistor 22 geschaltet, dessen Emitter 25 über einen Widerstand 26 und die — 12-Volt-Klemme 27 negativ vorgespannt ist. Die Basis 24 der Emitterfolgeschaltung ist an eine Rückstell-^4-Impulsklemme 28 über eine Diode 29 angeschlossen und außerdem mit einer Einstell-yi-Klemme 30 über einen Widerstand 31 und einen Kondensator 32 parallel geschaltet. Die Einstell-yi-Klemme 30 ist durch eine Rückkopplungsleitung 33 mit der Ausgangs-S-Leitung 34 der zweiten oder B-Stufe des Schalters verbunden, tun die Kippwirkung in der nachstehend beschriebenen Weise zu beschleunigen.The reverse transistor 11 is connected in series with an NPN emitter follower transistor 22, whose Emitter 25 through a resistor 26 and the -12 volt terminal 27 is negatively biased. the Base 24 of the emitter follower circuit is connected to a reset ^ 4 pulse terminal 28 connected via a diode 29 and also with an adjustment yi terminal 30 connected in parallel via a resistor 31 and a capacitor 32. The adjustment yi terminal 30 is through a feedback line 33 to the output S line 34 of the second or B stage of the switch connected, do the tilting action in the manner described below to accelerate.

Der Emitter 25 des Transistors 22 ist an einen kornplementären Umkehr-Ausgangstreiber angeschlossen, der aus einem PNP-Transistor 35 und einem NPN-Transistor 36 besteht, deren Kollektoren 37 bzw. 38 an die Ausgangs-^4-Leitung 39 angeschlossen sind. Über die ^-Leitung 39 wird der Ausgang des komplementären Umkehrers an die Emitterfolgeschaltung in Stufe B des Schalters in derselben Weise angelegt, wie der Ausgang des komplementären Schalters aus Stufe B an die Emitterfolgeschaltung in Stufe A über die Leitung 33 angelegt wird. Der Emitter 40 des Transistors 35 ist geerdet, und der Emitter 41 des Transistors 36 ist an eine —6-Volt-Klemme 42 angeschlossen. Kondensatoren 43, 44 und Widerstände 45, 46, die zwischen einer +30-Volt-Klemme47 und einer —36-Volt-Klemme 48 liegen, bilden einen Doppelspannungsteiler, der die Spannungen an den Basen 49 und 50 einstellt. Im signallosen Zustand hat die Basis-N-Zone des Transistors 35 ein positiveres Potential als seine Emitterzone, so daß der Transistor 35 gesperrt ist. Die Basis-P-Zone des Transistors 36 ist jedoch gegenüber dessen Emitterzone positiv, so daß der Transistor 36 leitend ist, wodurch das ^4-Ausgangspotential einen Wert von —6 Volt erhält, wie es in Fig. 2 gezeigt ist.The emitter 25 of the transistor 22 is connected to a complementary Connected reverse output driver, which consists of a PNP transistor 35 and an NPN transistor 36, the collectors 37 or 38 are connected to the output ^ 4 line 39. Via the ^ line 39, the output of the complementary inverter applied to the emitter follower circuit in stage B of the switch in the same way, like the output of the complementary switch from stage B to the emitter follower circuit in Stage A is applied via line 33. The emitter 40 of the transistor 35 is grounded, and the emitter 41 of transistor 36 is connected to a -6 volt terminal 42 connected. Capacitors 43, 44 and resistors 45, 46 connected between a + 30 volt terminal 47 and a -36 volt terminal 48, form a double voltage divider, which sets the voltages at bases 49 and 50. In the signalless state, the Base-N-zone of the transistor 35 has a more positive potential than its emitter zone, so that the transistor 35 Is blocked. The base P-zone of the transistor 36 is positive with respect to its emitter zone, so that the transistor 36 is conductive, whereby the ^ 4 output potential is given a value of -6 volts as shown in FIG.

Die Emitterfolgeschaltung 24 bildet eine Quelle mit niedriger Impedanz für den komplementierten Umkehrtreiber. Durch die Verstärkung um Phasenumkehrung des Umkehrers wird die Rückkopplung genügend stark, um eine schnelle Schaltwirkung sicherzustellen. Der komplementierte Umkehrtreiber ist gegen Überlastungen durch Kurzschlüsse u. dgl. .durch eine kleine Glühbirne 51 geschützt, die im Kollektorkreis des NPN-Treibertransistors 36 angeordnet ist. Die Lampe läßt ziemlich starke Ströme von kurzer Dauer durch und schützt doch gegen Überlastungen, außerdem dient sie als Anzeigevorrichtung.The emitter follower circuit 24 provides a low impedance source for the complemented inverting driver. By amplifying to phase reversal of the reverser, the feedback is strong enough to ensure fast switching action. The complemented reversing driver is against overloads caused by short circuits and the like Protected small light bulb 51, which is arranged in the collector circuit of the NPN driver transistor 36. the The lamp lets through rather strong currents of short duration and yet protects against overloads, moreover it serves as a display device.

Zur binären Operation ist der Schalter so geschaltet, daß die Ausgangs-^i-Leitung an Tor B und Aus gangB an Tor A angeschlossen ist und daß EIN A und EIN B gemeinsam den binären Eingang bilden.For the binary operation, the switch is switched so that the output ^ i line is connected to gate B and output B to gate A and that A A and B together form the binary input.

Die dem binären Eingang zugeleitete Impulsfolge ist durch die erste Reihe der Wellenformen in Fig. 2 dargestellt. Die Vordernanken der Eingangsimpulse sind mit Tl₁ Γ 2 usw. bezeichnet. Jeder Zeitabschnitt beträgt 1,0 Mikrosekunde, entsprechend einer Frequenz 1,0 Megahertz.The pulse train applied to the binary input is represented by the first row of waveforms in FIG. The leading edges of the input pulses are denoted by Tl ₁ Γ 2 and so on. Each time segment is 1.0 microsecond, corresponding to a frequency of 1.0 megahertz.

Gemäß Fig. 1 Und 2 hat zur Zeit Tl das Tor A OVoIt, und das Potential am Punkt 1 nähert sich 0 Volt auf einer Exponentialladungskurve. Beim Ansteigen des jB/JV-yi-Eingangsimpulses nach der Zeit T1 ist der erzeugte Impuls durch den Kondensator 20 mit Punkt 1 gekoppelt, und beim Anstieg des Potentials am Punkt 1 über den Erdwert fließt ein Strom durch die D,iode zu Punkt 2, wodurch dort das Potential auf etwa +2 Volt erhöht wird. Dadurch wird der normalerweise leitende PNP-Eingangstransistor 11 abgeschaltet. Da der PNP-Eingangstransistor als Stromschalter in dem Kollektorkreis der NPN-Emitterfolgeschaltung 24 wirksam ist, fällt das Potential am Punkt 3 von 0 auf —6 Volt ab, wenn der PNP-Eingangstransistor abgeschaltet wird. Der erzeugte negative Impuls läßt den PNP-Ausgangstreiber 35 leitend werden, indem er das Potential am Punkt 4 etwas unter 0 Volt drückt. Gleichzeitig wird der NPN-Ausgangstreiber 36 abgeschaltet, weil das Potential am Punkt 5 weit unter die Emitterspannung von —6 Volt abfällt. Das Potential des Ausgangs A steigt sprunghaft von —6 auf 0 Volt an.According to Fig. 1 and 2, at the time Tl the gate OVoIt A, and the potential at point 1, 0 volts passes on a Exponentialladungskurve. When the jB / JV-yi input pulse rises after time T1 , the generated pulse is coupled to point 1 through the capacitor 20, and when the potential at point 1 rises above the earth value, a current flows through the diode to point 2, whereby the potential there is increased to about +2 volts. As a result, the normally conductive PNP input transistor 11 is switched off. Since the PNP input transistor acts as a current switch in the collector circuit of the NPN emitter follower circuit 24, the potential at point 3 drops from 0 to -6 volts when the PNP input transistor is switched off. The negative pulse generated makes the PNP output driver 35 conductive by pushing the potential at point 4 slightly below 0 volts. At the same time, the NPN output driver 36 is switched off because the potential at point 5 drops far below the emitter voltage of -6 volts. The potential of output A rises abruptly from -6 to 0 volts.

Zur Zeit Tl beträgt das Tor-5-Potential -6VoIt, und das Potential am Punkt 6 nähert sich — 6VoIt von einem negativeren Wert aus. Der über den Kondensator 52 gekoppelte Impulsanstieg des Eingangsß-Impulses kann das Potential am Punkt 6 nicht auf Erdwert anheben. Da die Diode 53 in Sperrichtung vorgespannt ist, tritt am Punkt 7 keine Änderung ein.Currently Tl the gate potential is 5 -6VoIt, and the potential at point 6 approaches - 6VoIt by a negative value. The pulse rise of the input β-pulse coupled via the capacitor 52 cannot raise the potential at point 6 to earth value. Since diode 53 is reverse biased, no change occurs at point 7.

Der PNP-Eingangstransistor 54 in Stufe B bleibt leitend vorgespannt, so daß beim Anstieg des Potentials des Ausgangs A das Potential am Punkt 8 durch die Wirkung der NPN-Emitterfolgeschaltung 55 erhöht wird. Der resultierende positive Impuls läuft weiter über die Punkte 9 und 10 und schaltet den PNP-Ausgangstreiber 56 ab und den NPN-Ausgangstreiber 57 ein. Hier bewirkt der NPN-Treiber, daß der PNP-Treiber aus dem Sättigungsbereich bleibt, so daß eine Schaltverzögerung infolge von Minoritätsträgerspeicherung vermieden wird. Die gesamte vom Beginn des Eingangsimpulses bis zur vollständigen Umschaltung des Schalters verstrichene Zeit beträgt bei der beschriebenen Anordnung 0,3 Mikrosekunden.The PNP input transistor 54 in stage B remains conducting, so that when the potential of the output A rises, the potential at point 8 is increased by the action of the NPN emitter follower circuit 55. The resulting positive pulse continues over points 9 and 10 and switches the PNP output driver 56 off and the NPN output driver 57 on. Here the NPN driver has the effect that the PNP driver remains out of the saturation range, so that a switching delay due to minority carrier storage is avoided. The total time elapsed from the beginning of the input pulse to the complete switching of the switch is 0.3 microseconds in the described arrangement.

Nach dieser Umschaltung ist der Zustand der Tore umgekehrt wie zu Beginn. Zur Zeit T2 ist daher das Tor B vorbereitet, um den Eingangsimpuls durchzulassen, und das Tor A verhindert, daß der Eingangsimpuls das Potential am Punkt 2 beeinflußt. After this switchover, the state of the gates is reversed as at the beginning. At time T2 , port B is therefore prepared to allow the input pulse to pass, and port A prevents the input pulse from influencing the potential at point 2.

Zur Zeit Γ2 steigt das Potential am Punkt 6 jetzt mit dem Eingangs-ß-Impuls über OVoIt an, dadurch wird das Potential am Punkt 7 erhöht und schaltet den PNP-Transistor 54 in Stufe B des Schalters ab. Das Ergebnis ist ein Potentialabfall an den Punkten 8, 9 und 10 und ein Potentialanstieg auf der Ausgangs-5-Leitung 34. Der Potentialanstieg auf der Leitung 34 wird über die Rückkopplungsleitung 33 und den Kondensator 32 an die Emitterfolgeschaltung 24 in Stufe A angelegt, und dadurch wird das Potential am Punkt 3 von —6 auf OVoIt gebracht. Die resultierende positive Wanderwelle an den Punkten 4 und 5 erzeugt eine negative Wellenform auf der Ausgangs-^4-Leitung 39.At time Γ2, the potential at point 6 now rises with the input ß-pulse via OVoIt, thereby the potential at point 7 is increased and turns off the PNP transistor 54 in stage B of the switch. The result is a drop in potential at points 8, 9 and 10 and a rise in potential on the output 5 line 34. The increase in potential on line 34 is via the feedback line 33 and the capacitor 32 is applied to the emitter follower circuit 24 in stage A, and thereby the potential becomes brought to OVoIt at point 3 of -6. the resulting positive traveling wave at points 4 and 5 creates a negative waveform on the output ^ 4 line 39.

Der Schalter bleibt in diesem Zustand bis zum nächsten Impuls zur Zeit Γ 3. Auf diese Weise ver-The switch remains in this state until the next pulse at time Γ 3. In this way,

Claims

5 65 6

the switch changes its state with each pause the gates A with the outputs A -the previous-

output pulse according to the binary operation. going level, the gates B with the exits A of the

The low impedance of the feedback loops connected to the same stage while the inputs ^

33 and 39, which are combined for the operation with high speed and B for all stages, speed is required, would normally be strict 5 RESET A is used to reset all stages

Make input pulse conditions necessary. The m the OFF state, with the exception of the first stage,

Applying such input pulses to the ^ terminal and RESET B of the first stage switches the

28 would e.g. B. an unwanted feedback and; first stage one.

thus generating voltage spikes on the output line B when the first stage returns to the ON state. The necessity of overriding the IO is set, the gates B 1 and A 2 prepare the corresponding feedback through the gate input reversing inputs so that the first switching circuit that switches the voltage on the collective pulse off and on stage 1 is switched off stage 2 switches on, gate of the emitter follower circuit and thus the output. At the time of the first pulse no other gates are controlled. effective in the ring, which reduces the load on the reset pulse to the base of the on-off line. After the first output emitter follower circuit via a diode 29 such a switching pulse, the output A 2 prepares the gate that it overrides both the input and the B 2 and gate A 3 so that the next further feedback overrides. Both sides of the switch pulse switch off level 2 and enable level 3 by simultaneously applying switch-back. This continues until the last stage of the control impulses is reached on both sides of the switch in the OFF ring, the output OAN of which is held at gate BN . It also shows the scarf and gate A 1 is connected. After N switching on, which reset pulse was the first to stop pulsing, the IV-stage ring then begins its change by switching the relevant output ON and running again by switching stage 1 on again. This is how RESET A is terminated. .

by only 0.1 microsecond before RESET B of the 25 In the embodiment shown in Fig. 4 switches indicate this fact. This feature is the switch to construct a shift register can be used to form a phase detection circuit. The switches are switched in such a way that they are used, as shown in FIG. common "shift" input of each stage into the closed. Assume that the RESET position of the previous stage prior to the shift pulse normally offsets the RESET 5 pulse 30 pulse. The first stage receives the information that precedes and that the output ^ 4 side of the switching from a source outside the shift register is ON at time zero. When putting on the REST. As Fig. 4 shows, the shift register is so STELL - ^ - pulse to the switch is switched off that the gate A to the output A, the process A off and the output B is on. As the going stage, the gate B to the output B of the next, the RESET 5 pulse is connected to the previous stage and that the switches are applied so that the output B is switched off. Inputs A and B for all stages are connected together. As long as RESET A and RESET B are sen. With RESET A all stages can be ON at the same time, outputs A and B remain switched off. RESET B can be used in the OFF state. As soon as RESET A ends, the stages can be switched on in any way (the associated output A is switched on. Since the 40 allele or side input), the only output that is taken from the switch is the serial information input can be connected directly to output B. this sequence of operations does not indicate a goal A 1 and the reverse or complementary on-error. connected to gate B 1. In this case, the middle part of the waveform shows the error - the shift pulse is the input "test" state. RESET B RESET A 45 pulse is effective here. The one-time overtakes before the test pulse. When RETURN appears, information appears after the STELL B pulse, this has no effect because output B is in the first stage. The next stage is on this one that is already turned off. Immediately after RESET B the information bit appears with the following pulse RESET A, and the activated one sets, etc.

Output A is switched off. If RESET B 5 ° Of course, this gate control system always ends, output B is switched on. If the setting input is effective in every register position. RESET A ends, output A cannot be switched on. When using the parallel or side ON, because output B can already be switched, switched and keeps it switched off. The training that they off or is switched to zero by the gear B is therefore set to the next set of gate 55 REAR Al to -6 volts, and the gate 1 B at 0 volts SET-switched pulses. When testing on will. As a result, the register is checked when an error pulse is passed, output B is checked; if the information is shifted, it is switched on, this means an error.

If in the next group of RUCKS TELL-

Pulses RESET B before RESET ^ i- 60 claims: appears, the error state is repeated. If the

The next group of RESET pulses has the normal I. Circuit arrangement for the controllable lower order, output A is switched on the feedback loop of a bistable and output B is switched off to the following group of len circuit with transistors for high work RESET pulses . 65 speed, characterized in that the feedback circuit (33, 39) in the embodiment shown in FIG - or stretch (23., 25) another transistor (11) so- "switch on" line the switched-on stage off - as a current source is connected in series, and switches and the next stage switches on. There are 70 each on the control electrode (13) of this further

Transistor (11) for interrupting the feedback loop in the transistor (11) in the OFF state switching signal is applied,.

2. Circuit arrangement according to claim 1, characterized characterized in that the control electrode is arranged in the feedback circuit (33, 39)

Transistor (22) except from the feedback loop from a reset line (28) via a Diode can be influenced and that the reset pulse is dimensioned such that it results from the feedback circuit and the others. Incoming signals are overridden.

For this purpose 2 sheets of drawings