DE1079363B

DE1079363B - Device for the temporal separation of two coincident pulses

Info

Publication number: DE1079363B
Application number: DEW23468A
Authority: DE
Inventors: Kan Chen
Original assignee: Westinghouse Electric Corp
Current assignee: Westinghouse Electric Corp
Priority date: 1957-06-20
Filing date: 1958-06-10
Publication date: 1960-04-07
Also published as: CH363679A

Description

DEUTSCHESGERMAN

Iti digitalen Steuer- und Regelanlagen wird meist ein vor- und rückwärts arbeitendes Zählwerk verwendet, um die Steuerkommandos mit den tatsächlich ausgeführten Funktionen zu vergleichen. Ein solches Zählwerk arbeitet im allgemeinen nicht richtig, wenn die Additions- und Subtraktionsimpulse ganz oder teilweise koinzident sind. Wenn derartige Impulse zusammenfallen können, muß daher eine Einrichtung zur zeitlichen Trennung dieser Impulse vorgesehen werden, so daß sie nacheinander an das Zählwerk ge- ίο langen.With digital control and regulation systems, a counter working forwards and backwards is usually used to compare the control commands with the functions actually carried out. Such a counter generally does not work correctly if the addition and subtraction pulses are wholly or partially coincident. If such pulses can coincide, a device must therefore be provided for separating these pulses in time so that they reach the counter one after the other.

Auf Grund der vorliegenden Erfindung ist es möglich, eine solche Einrichtung zur Impulstrennung unter Verwendung kontaktloser logischer Elemente aufzubauen. Sie ist dadurch gekennzeichnet, daß jedem Impulseingang eine bistabile Kippschaltung als Speicher und ein von dem gespeicherten Signal besetztes UND-Gatter mit zwei Eingängen zugeordnet ist und daß die zweiten Eingänge abwechselnd von der Ausgangsspannung eines Oszillators besetzt werden, dessen Frequenz höher ist als die maximale Folgefrequenz an einem Impulseingang.Due to the present invention it is possible such a device for pulse separation using contactless logic elements build up. It is characterized in that each pulse input has a bistable multivibrator as a memory and a two-input AND gate occupied by the stored signal is associated therewith, and that the second inputs are alternately occupied by the output voltage of an oscillator, its Frequency is higher than the maximum repetition frequency at a pulse input.

Nähere Einzelheiten der Erfindung seien im folgenden an Hand eines Ausführungsbeispieles erläutert, das in der Zeichnung schematisch dargestellt ist. Es zeigtFurther details of the invention are given below explained using an exemplary embodiment which is shown schematically in the drawing. It shows

Fig. 1 das Schaltbild eines Transistoroszillators in Verbindung mit einem Differenzierglied,1 shows the circuit diagram of a transistor oscillator in connection with a differentiating element,

Fig. 2 das Schaltbild eines mit Transistoren aufgebauten Speichers, Fig. 3 das Schaltbild eines UND-Gatters,2 shows the circuit diagram of a memory constructed with transistors, 3 shows the circuit diagram of an AND gate,

Fig. 4 das Schaltbild eines Impulsgebers,4 shows the circuit diagram of a pulse generator,

Fig. 5 ein Blockschaltbild einer Trenneinrichtung nach der Erfindung,5 shows a block diagram of a separating device according to the invention,

Fig. 6 und 7 Diagramme der Impulsspannungen in der Einrichtung nach Fig. 5.FIGS. 6 and 7 are diagrams of the pulse voltages in the device according to FIG.

In Fig. 1 ist ein Oszillator dargestellt, der eine rechteckförmige Ausgangsspannung erzeugt und bereits an anderer Stelle vorgeschlagen wurde. Das RC- Netzwerk am Ausgang wirkt als Differenzierglied.In Fig. 1, an oscillator is shown which generates a square-wave output voltage and has already been proposed elsewhere. The RC network at the output acts as a differentiating element.

Der Oszillator nach Fig. 1 enthält einen sättigbaren ' Magnetkern 100, auf dem vier Wicklungen 101, 102, 103 und 104 angeordnet sind. Die beiden Wicklungen 102 und 103 sind über zwei steuerbare Halbleiter 110, The oscillator according to FIG. 1 contains a saturable magnetic core 100 on which four windings 101, 102, 103 and 104 are arranged. The two windings 102 and 103 are connected via two controllable semiconductors 110,

111 mit je drei Elektroden an eine Spannungsquelle 111 with three electrodes each to a voltage source

112 angeschlossen. Als steuerbare Halbleiter können insbesondere Schaltransistoren dienen. Ferner sind auf dem Magnetkern 100 zwei Ausgangswicklungen 105 und 106 angeordnet, deren gemeinsamer Pol 117 geerdet ist. Die beiden anderen Pole sind über RC-Glieder 115, 116 an die Eingänge von zwei UND-Gattern angeschlossen. 112 connected. Switching transistors in particular can serve as controllable semiconductors. Furthermore, two output windings 105 and 106 are arranged on the magnetic core 100 , the common pole 117 of which is grounded. The other two poles are connected to the inputs of two AND gates via RC elements 115, 116.

Der Speicher nach Fig. 2 ist als bistabile Transistorkippschaltung ausgebildet. Eine solche bistabile Einrichtung zur zeitlichen Trennung
zweier koinzidenter ImpulseThe memory according to FIG. 2 is designed as a bistable transistor trigger circuit. Such a bistable device for temporal separation
two coincident impulses

Anmelder:Applicant:

Westinghouse Electric Corporation,
East Pittsburgh, Pa. (V. St. A.)Westinghouse Electric Corporation,
East Pittsburgh, Pa. (V. St. A.)

Vertreter: Dr.-Ing. P.. Ohrt, Patentanwalt,
Erlangen, Werner-von-Siemens-Str, 50Representative: Dr.-Ing. P .. Ohrt, patent attorney,
Erlangen, Werner-von-Siemens-Str, 50

Beanspruchte ^Priorität:
V. St. v. Amerika vom 20. Juni 1957Claimed ^ priority:
V. St. v. America June 20, 1957

Kan Chen, Wilkinsburg, Pittsburgh, Pa. (V. St. Α.),
ist als Erfinder genannt wordenKan Chen, Wilkinsburg, Pittsburgh, Pa. (V. St. Α.),
has been named as the inventor

Kippschaltung kippt von der einen in die andere Ruhelage, wenn ihrem Eingang ein Impuls zugeführt wird. In einer der beiden Ruhelagen entsteht das gewünschte Ausgangssignal, das den Eingangsimpuls speichert.Toggle switch toggles from one rest position to the other when a pulse is applied to its input. In one of the two rest positions, the desired output signal is generated, which saves the input pulse.

Die Kippschaltung nach Fig. 2 besteht aus zwei Schalttransistoren 120 und 121, deren Emitter-Kollektor-Kreise mit dem positiven Pol einer Gleichspannungsquelle verbunden sind. Die nicht näher dargestellte Gleichspannungsquelle ist an die Klemmen 131, 132 angeschlossen. Eine Vorspannungsquelle, die an den Klemmen 133 und 134 liegt, ist mit den Basiselektroden der Transistoren verbunden. Das Ausgangssignal des Transistors 121 ist an die Basiselektrode des Transistors 120 geführt. Wenn der Transistor 121 durchlässig ist, wird die Vorspannung an die Basiselektrode des Transistors 120 überwunden und der Transistor 120 gesperrt. Das Ausgangs signal des Transistors 120 an der Klemme 126 ist zugleich das Ausgangssignal des Speichers und wird an das zugehörige UND-Gatter geführt. Ein Teil dieses Ausgangssignals gelangt an die Basiselektrode des Transistors 121. Wenn daher der Transistor 120 durchlässig ist, bleibt der Transistor 121 gesperrt. Positive Eingangssignale an den Klemmen 124 und 125 bewirkten die Speicher- bzw. die Löschfunktion der Kippschaltung. The flip-flop circuit according to FIG. 2 consists of two switching transistors 120 and 121, the emitter-collector circuits of which are connected to the positive pole of a DC voltage source. The direct voltage source (not shown in more detail) is connected to terminals 131, 132 . A source of bias voltage across terminals 133 and 134 is connected to the base electrodes of the transistors. The output signal of transistor 121 is fed to the base electrode of transistor 120 . When transistor 121 is conductive, the bias voltage on the base electrode of transistor 120 is overcome and transistor 120 is blocked. The output signal of transistor 120 at terminal 126 is also the output signal of the memory and is fed to the associated AND gate. A part of this output signal reaches the base electrode of the transistor 121. Therefore, when the transistor 120 is conductive, the transistor 121 remains blocked. Positive input signals at terminals 124 and 125 caused the memory and delete function of the flip-flop circuit.

In Fig. 3 ist eine Möglichkeit für die Ausbildung des UND-Gatters dargestellt. Ein UND-Gatter gibt dann ein Ausgangssignal ab; wenn sämtliche Eingänge besetzt sind.In Fig. 3 one possibility for the formation of the AND gate is shown. An AND gate is there then emits an output signal; when all entrances are occupied.

90» 769/14290 »769/142

Das UND-Gatter nach Fig. 3 enthält einen Transistor 140, an dessen Basiselektrode zwei Eingänge 141 und 142 angeschlossen sind. An den Klemmen 143 undThe AND gate according to FIG. 3 contains a transistor 140, at the base electrode of which there are two inputs 141 and 142 are connected. At terminals 143 and

144 wird die Speisespannung angeschlossen. Zur Erzeugung einer Vorspannung für den Transistor dient ein nicht näher bezeichnetes Widerstandsnetzwerk. Pas Ausgangssignal des UND-Gatters an der Klemme144 the supply voltage is connected. Used to generate a bias voltage for the transistor an unspecified resistor network. Pas output signal of the AND gate at the terminal

145 kann dem zugeordneten Impulsgeber zugeführt werden.145 can be fed to the assigned pulse generator.

Ein solcher Impulsgeber ist in Fig. 4 dargestellt. Es handelt sich um eine monostabile Transistorkippschaltung, die nur eine Ruhelage aufweist. Nach Eintreffen eines Eingangssignals kippt der Impulsgeber in die Arbeitslage und bleibt dort für eine einstellbare Zeit, nach deren Ablauf er in die Ruhelage zurückkippt. Er gibt demnach je Eingangsimpuls einen Ausgangsimpuls ab, dessen Größe und Dauer durch entsprechende Einstellung der Elemente der Kippschaltung bestimmt werden kann.Such a pulse generator is shown in FIG. It is a monostable transistor flip-flop circuit, which has only one rest position. After an input signal arrives, the pulse generator switches to the Working position and remains there for an adjustable time, after which it tilts back into the rest position. He therefore emits an output pulse for each input pulse, the size and duration of which is determined by the corresponding Setting of the elements of the flip-flop can be determined.

Der Impulsgeber nach Fig. 4 enthält zwei Transistoren 150, 151, die aus einer an die Klemmen 161 und 162 angeschlossenen Gleichspannungsquelle gespeist werden. Ferner ist an die Klemmen 163 und 164 eine Vorspannungsquelle angeschlossen. An die Klemme 154 wird der Eingangsimpuls geführt, während an der Klemme 156 der Ausgangsimpuls abgenommen werden kann.The pulse generator according to Fig. 4 contains two transistors 150, 151, the one to the terminals 161 and 162 connected DC voltage source. Furthermore, the terminals 163 and 164 is a Bias source connected. The input pulse is sent to terminal 154 while on the output pulse can be picked up from terminal 156.

Die in den Fig. 1 bis 4 dargestellten einzelnen Stufen, deren Schaltung und Wirkungsweise nicht Gegenstand der Erfindung sind, stehen hier auch für gleichartige Stufen anderer Bauart, beispielsweise auf der Grundlage magnetischer Verstärker oder Elektronenröhrenschaltungen. Wenn die Kontaktlosigkeit nicht im Vordergrund steht, so kann die Erfindung auch auf Relaisgrundlage verwirklicht werden. Zu beachten ist jedoch dabei, daß die Form der von den einzelnen Stufen gelieferten und verarbeiteten Impulse wesentlich ist und daher die richtige Zusammenarbeit der Stufen sichergestellt werden muß.The individual stages shown in FIGS. 1 to 4, their circuit and mode of operation are not the subject matter of the invention are also available here for similar stages of a different design, for example on the Basis of magnetic amplifiers or electron tube circuits. If the contactlessness doesn't is in the foreground, the invention can also be implemented on the basis of relays. Please note however, the shape of the pulses delivered and processed by the individual stages is essential and therefore the correct cooperation of the stages must be ensured.

In Fig. 5 ist ein Blockschaltbild einer Einrichtung nach der Erfindung dargestellt, die aus den einzelnen Stufen nach Fig. 1 bis 4 bestehen kann. Am Eingang 20 werden Additionsimpulse und am Eingang 60 Subtraktionsimpulse zugeführt. Die Ausgangsimpulse an den Klemmen 51 und 91 werden an das Zählwerk weitergeleitet.In Fig. 5 is a block diagram of a device according to the invention is shown, which consists of the individual Steps according to Fig. 1 to 4 may exist. At input 20 addition pulses and at input 60 subtraction pulses fed. The output pulses at terminals 51 and 91 are passed on to the counter.

Die Eingangsklemme 20 ist mit dem Impulseingang 31 eines Speichers 30 verbunden. Der Ausgang dieses Speichers ist an einen der beiden Eingänge 41 des UND-Gatters 40 angeschlossen. Auf das UND-Gatter folgt ein Impulsgeber 50, dessen Ausgangssignal an der Klemme 51 erscheint. Von der Klemme 51 ist eine Rückführung an den Löscheingang 32 des Speichers vorgesehen.The input terminal 20 is connected to the pulse input 31 of a memory 30. The outcome of this The memory is connected to one of the two inputs 41 of the AND gate 40. On the AND gate A pulse generator 50 follows, the output signal of which appears at terminal 51. From terminal 51 is one Return to the erase input 32 of the memory is provided.

Der Subtraktionseingang 60 ist in analoger Weise an den Impulseingang 71 des Speichers 70 angeschlossen. Mit dem Ausgang dieses Speichers ist ein Eingang 81 des UND-Gatters 80 verbunden, auf das ein Impulsgeber 90 mit der Ausgangsklemme 91 folgt. Das Ausgangssignal des Impulsgebers ist wieder an den Löscheingang des Speichers 70 zurückgeführt.The subtraction input 60 is connected in an analogous manner to the pulse input 71 of the memory 70. An input 81 of the AND gate 80 is connected to the output of this memory, to which a pulse generator 90 with output terminal 91 follows. The output signal of the pulse generator is sent back to the The clear input of the memory 70 is fed back.

Die Ausgangsspannung des Oszillators 10 wird über das Differenzierglied 11 an eine Klemme 12 geführt, die mit den übrigen Eingängen 42, 82 der UND-Gatter 40 und 80 verbunden ist.The output voltage of the oscillator 10 is fed via the differentiating element 11 to a terminal 12, which is connected to the remaining inputs 42, 82 of AND gates 40 and 80.

Die Einrichtung nach der Erfindung wirkt so, daß koinzident an den Eingängen 20 und 60 eintreffende Impulse mit einem bestimmten zeitlichen Abstand an den Ausgängen 51 und 91 erscheinen. Die beiden Speicher 30 und 70 stellen unabhängige Gedächtnisschaltungen für die Additions- und Subtraktionsimpulse dar. Sie werden von diesen Impulsen in die aktive Ruhelage gebracht und bleiben dort so lange, bis an den Ausgängen 51, 91 die zeitlich getrennten Impulse entstehen und den Löscheingängen 32,72 zugeführt werden. Die zeitliche Trennung erfolgt mit Hilfe des Oszillators 10 und der beiden UND-Gatter 40 und 80, die auf entgegengesetzte Phasen des Oszillators derart ansprechen, daß sie das Ausgangssignal derThe device according to the invention works in such a way that coincident inputs 20 and 60 arrive Pulses with a certain time interval appear at the outputs 51 and 91. The two Memories 30 and 70 provide independent memory circuits for the addition and subtraction pulses They are brought into the active rest position by these impulses and stay there until the temporally separated pulses arise at the outputs 51, 91 and are fed to the extinguishing inputs 32, 72 will. The time separation takes place with the aid of the oscillator 10 and the two AND gates 40 and 80, which respond to opposite phases of the oscillator in such a way that they output the

ίο Speicher nur zu verschiedenen Zeiten verarbeiten. Eines der beiden UND-Gatter wird von der einen Phase des Oszillators besetzt, etwa den ersten 180°, und spricht nur auf diese Phase an. Das andere UND-Gatter spricht nur auf die zweite Phase, also die zweiten 180°, an. Die Frequenz des Oszillators muß höher sein als die maximale Impulsfolgefrequenz der Additions- bzw. Subtraktionsimpulse, um zu gewährleisten, daß die an den Eingängen 20 und 60 eintreffenden Impulse sämtlich verwertet werden.ίο Only process memory at different times. One of the two AND gates is occupied by one phase of the oscillator, approximately the first 180 °, and only responds to this phase. The other AND gate only speaks to the second phase, i.e. the second 180 °. The frequency of the oscillator must be higher than the maximum pulse repetition frequency of the addition or subtraction pulses to ensure that those arriving at inputs 20 and 60 All impulses are used.

ao Zur näheren Erläuterung der Wirkungsweise sei angenommen, daß an den Eingängen 20 und 60 etwa zur gleichen Zeit je ein Additions- und Subtraktionsimpuls eintrifft. Beide Impulse bringen zunächst die ihnen zugeordneten Speicher 30,70 in die aktive Ruhelage, so daß diese ein Ausgangssignal abgeben. Dadurch werden die Eingänge 41 und 81 der UND-Gatter 40, 80 besetzt.ao For a more detailed explanation of the mode of operation, it is assumed that at inputs 20 and 60 approximately at the same time an addition and subtraction pulse arrives. Both impulses initially bring the their assigned memory 30.70 in the active rest position, so that they emit an output signal. This makes inputs 41 and 81 the AND gates 40, 80 occupied.

Der Rechteckoszillator 10 erzeugt eine Ausgangsspannung, die über eine Halbwelle positiv und über die andere Halbwelle negativ ist. Die erste Halbwelle, die positive Spannung aufweist, besetzt den zweiten Eingang 42 des UND-Gatters 40, so daß ein Signal an den Impulsgeber 50 gegeben wird. Der Impulsgeber 50 erzeugt an seinem Ausgang einen Impuls richtiger Form und Größe zur Betätigung des Zählwerkes. Dieser Ausgangsimpuls wird an den Speicher 30 zurückgeführt und löscht sein Ausgangssignal.The square-wave oscillator 10 generates an output voltage that is positive over a half-wave and over the other half-wave is negative. The first half-wave, which has positive voltage, occupies the second Input 42 of AND gate 40, so that a signal is given to pulse generator 50. The pulse generator 50 generates a pulse of the correct shape and size at its output to operate the counter. This Output pulse is fed back to memory 30 and clears its output signal.

In der ersten Halbwelle wird jedoch das Gatter 80 gesperrt gehalten. Erst in der nächsten Halbwelle hat der Ausgang des Oszillators die richtige Phase, um den Eingang 82 des UND-Gatters 80 zu besetzen, so daß erst dann ein Signal an den Impulsgeber 90 weitergegeben wird. Das Subtraktionssignal an der Klemme 91, das dem Zählwerk zugeführt wird, sorgt zugleich für die Löschung des Speichers 70.In the first half-wave, however, the gate 80 is kept blocked. Only in the next half-wave did the output of the oscillator the correct phase to occupy the input 82 of the AND gate 80, so that only then is a signal passed on to the pulse generator 90. The subtraction signal at the Terminal 91, which is fed to the counter, also clears the memory 70.

Die Kurvenform der den Eingängen 42 und 82 zugeführten Spannung muß bei nicht sehr kurzer Dauer der Zählwerkimpulse derart sein, daß nur jeweils für einen Teil der Halbperiode von Null verschiedene Werte vorliegen. Bei einem Rechteckoszillator nach Fig. 1 kann dies durch ein Differenzierglied 11 erreicht werden, wie es gleichfalls in Fig. 1 dargestellt ist. Der Grund hierfür ist folgender: Würde man die Rechteckwellen unmittelbar den UND-Gattern zuführen, so würde ein Diagramm den Stufenspannungen nach Fig. 6 entstehen. Wenn ein Additionsimpuls vom Speicher 30 dem UND-Gatter 40 in der Nähe des Endes der positiven Halbwelle der Rechteckspannung zugeführt wird und außerdem ein Subtraktionsimpuls aus dem Speicher 70 das UND-Gatter 80 in der Nähe des Anfanges der negativen Halbwelle erreicht, können die beiden UND-Gatter 40 und 80 so arbeiten, daß die relativ langen Ausgangsimpulse der beiden Impulsgeber 50 und 90 teilweise zusammenfallen und eine fehlerhafte Funktion des Zählwerkes hervorrufen. The waveform of the voltage applied to the inputs 42 and 82 must not be very short in duration the counter pulses must be such that only for a part of the half-cycle different from zero Values are available. In the case of a square-wave oscillator according to FIG. 1, this can be achieved by a differentiating element 11 as is also shown in FIG. The reason for this is as follows: One would get the square waves directly to the AND gates, a diagram would follow the step voltages Fig. 6 arise. When an add pulse from memory 30 to AND gate 40 near the end the positive half-wave of the square wave voltage is fed and also a subtraction pulse from the memory 70, the AND gate 80 reaches near the beginning of the negative half-wave, can the two AND gates 40 and 80 work so that the relatively long output pulses of the two pulse generators 50 and 90 partially coincide and cause the counter to function incorrectly.

Dies kann durch eine Differenzierung der Ausgangsspannung des Oszillators 10 vermieden werden, so daß sich ein Diagramm der Stufenspannungen nach Fig. 7 ergibt. Die Gesamtdauer der AusgangsimpulseThis can be avoided by differentiating the output voltage of the oscillator 10, so that a diagram of the step voltages according to FIG. 7 results. The total duration of the output pulses

der Impulsgeber 50 und 90 kann in jedem Fall kleiner als eine Halbperiode der Oszillatorspannung gehalten werden, so daß ein Überlappen der Additions- und Subtraktionsimpulse nicht mehr auftritt.the pulse generator 50 and 90 can in any case be smaller as a half cycle of the oscillator voltage, so that an overlap of the addition and Subtraction pulse no longer occurs.

Im praktischen Betrieb kann es vorteilhaft sein, sämtliche Stufen der Einrichtung nach der Erfindung in ein Gehäuse zusammenzufassen und mit einer gemeinsamen Stromversorgung zu versehen. Wie bereits erwähnt, ist die spezielle Ausbildung der einzelnen Stufen für die Erfindung unwesentlich und kann erforderlichenfalls so gewählt werden, daß sich mit den Bestandteilen der übrigen Steueranlage einheitliche Bauelemente ergeben.In practical operation it can be advantageous to use all stages of the device according to the invention to be combined in a housing and provided with a common power supply. As already mentioned, the special design of the individual stages is not essential for the invention and can, if necessary be chosen so that they are uniform with the components of the rest of the control system Result in components.

Claims

PATENT CLAIMS:

1. Device for the temporal separation of two coincident pulses, in particular addition and Subtraction pulses for the operation of forward and backward working binary counters in digital control and regulation systems, characterized in that each pulse input (20, 60) a bistable multivibrator as a memory (30, 70) and an AND gate occupied by the stored signal (40, 80) is assigned to two inputs, and that the second inputs (42, 82) alternate are occupied by the output voltage of an oscillator (10), the frequency of which is higher is than the maximum repetition rate at a pulse input.

2. Device according to claim 1, characterized in that the oscillator only for provides an effective output voltage for part of the half cycle.

3. Device according to claim 2, characterized by a square-wave oscillator with a downstream Differentiator (11).

4. Device according to one of claims Ibis 3, characterized in that as a clear signal for the memory that serves the output pulse that is sent to the clear input (32, 73) of the flip-flop is returned.

5. Device according to one of claims 1 to 4, characterized in that each AND gate a pulse generator (50, 90) is connected, which determines the shape and duration of the output pulse.

6. Device according to one of claims Ibis 5, characterized in that as switching and amplifier elements Transistors are used in the individual stages.

1 sheet of drawings

® 309 769/142 3.60