DD281076A1 - METHOD FOR THE PRODUCTION OF A MULTILAYER SUBSTRATE - Google Patents
METHOD FOR THE PRODUCTION OF A MULTILAYER SUBSTRATE Download PDFInfo
- Publication number
- DD281076A1 DD281076A1 DD32709789A DD32709789A DD281076A1 DD 281076 A1 DD281076 A1 DD 281076A1 DD 32709789 A DD32709789 A DD 32709789A DD 32709789 A DD32709789 A DD 32709789A DD 281076 A1 DD281076 A1 DD 281076A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- anof
- layer
- regions
- aluminum
- layers
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 238000009413 insulation Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 45
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 239000004922 lacquer Substances 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000003973 paint Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- 230000001464 adherent effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004814 ceramic processing Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung eines Mehrebenensubstrates, insbesondere fuer Multichipmodule mit einem Schichtentraeger aus Keramik und darauf angeordneten feinstrukturierten und eng tolerierten Leiterzuegen aus Aluminium und Isolationsbereichen aus durch anodische Oxydation unter Funkenentladung (ANOF) erzeugten keramischen Schichten. Hierfuer sieht die Erfindung vor, dass auf einer ANOF-Schicht zunaechst erste Al-Bereiche angeordnet und durch eine weitere ANOF-Schicht allseitig ueberdeckt werden, dass auf gleicher Ebene zwischen den ersten Al-Bereichen und den ANOF-Isolationsstegen zweite Al-Bereiche angeordnet und mit einer ANOF-Schicht ueberdeckt werden und dass die ANOF-Deckschichten sowohl der ersten als auch der zweiten Al-Bereiche Via-Anschluesse aufweisen, die plangleich mit den umgebenden ANOF-Schichten mit Aluminium ausgefuellt sind.The invention relates to a method for producing a multilevel substrate, in particular for multichip modules with a ceramic layer carrier and thereon arranged finely structured and closely toleranced conductor tracks made of aluminum and insulating regions of ceramic layers produced by anodic oxidation under spark discharge (ANOF). For this purpose, the invention provides that on an ANOF layer initially first Al regions are arranged and covered on all sides by a further ANOF layer that arranged on the same plane between the first Al regions and the ANOF isolation lands second Al regions and are covered with an ANOF layer and that the ANOF cover layers of both the first and the second Al regions via connections have, which are filled flush with the surrounding ANOF layers with aluminum.
Description
Hierzu 1 Seite ZeichnungenFor this 1 page drawings
Die Erfindung betrifft ein Verfahren zur Herstellung eines Mehrebenensubstrates, insbesondere für Multichipmodulo mit einem Schichtenträger aus Keramik und darauf angeordneten feinstrukturierten und eng tolerierten Leiterzügen aus Aluminium und Isolationsbereichen aus durch anodische Oxydation unter Funkenentladung (ANOF) erzeugten keramischen Schichten.The invention relates to a method for producing a multilevel substrate, in particular for Multichipmodulo with a ceramic layer support and arranged thereon finely structured and closely toleranced conductor tracks made of aluminum and insulation regions of anodic oxidation under spark discharge (ANOF) generated ceramic layers.
Charakteristik des bekannten Standes der TechnikCharacteristic of the known state of the art
Zur Herstellung von Mehrebenensubstraten für Multichipmodule kommen verschiedene Arten von Werkstoffen und Verfahren zum Einsatz.Various types of materials and processes are used to fabricate multilevel substrates for multichip modules.
Es ist bekannt, mit Dickschicntleiterzügen bedruckte ,grüne" Keramiklagen übereinander zu schichten und anschließend einem Sinterprozeß zu unterziehen (Mehrschichtkeramikträger: Basis für das TCM - in Sprechsaal, 114(1981 )12).It is known to layer with Dickschicntleiterzügen printed green ceramic layers on top of each other and then subjected to a sintering process (multi-layer ceramic support: basis for the TCM - in Sprechsaal, 114 (1981) 12).
Neben Problemen bei der Keramikverarbeitung sind Dickschichtleiterzügen hinsichtlich der minimal erreichbaren Strukturbreiten eindeutig Grenzen gesetzt.In addition to problems in ceramic processing, thick-film conductor tracks are clearly limited in terms of the minimum achievable structure widths.
Ej ist auch bekannt, Leiter· und Isolationsebenen eines solchen Moduls auf eine beroits gebrannte und glasierte Keramikplatte aufzubringen. Die Leiterzüge aus Aluminium werden in Dünnschichttechnik aufgebracht und über Ätzverfahren strukturiert. Als Dielektrikum dient fotostrukturierbarer Lack. Die erhabenen Leiterzüge führen dazu, daß die aufgebrachte Fotolackschicht eine relativ hohe Welligkeit aufweist, was den Aufbau auf line geringe Ebenenzahl beschränkt.Ej is also known to apply conductors and insulation planes of such a module to a baked and glazed ceramic plate. The conductor tracks made of aluminum are applied using thin-film technology and patterned by etching. The dielectric used is photostructurable lacquer. The raised conductor tracks cause the applied photoresist layer has a relatively high ripple, which limits the structure on line low level number.
Gemäß DE 1809919 ist es bekannt, eloxiertes Aluminium als Dielektrikum für die Herstellung vor. Substraten zu verwenden. Eine aus Aluminium bestehende Platte wird hart eloxiert und versiegelt. In Dünnschichttechnik werden nun die Aluminiumleiterzüge aufgebracht und zur Passivierung oberflächig eloxiert. Aus DD-WP 153308 ist es bekannt, eine aus Aluminium bzw. einer Aluminiumlegierung oder Eisen bzw. einer Eisenlegierung bestehende Substratplatte in einem wäßrigen, alkalifreien Elektrolyten durch cnodische Oxydation unter Funkenentladung (ANOF) mit einer isolierenden AI2O3-Schicht zu beaufschlagen.According to DE 1809919, it is known to use anodized aluminum as a dielectric for the preparation. To use substrates. An aluminum plate is hard anodized and sealed. In thin-film technology, the aluminum conductor cables are now applied and surface anodized for passivation. From DD-WP 153308 it is known to apply an existing aluminum or an aluminum alloy or iron or an iron alloy substrate plate in an aqueous alkali-free electrolyte by cnodic oxidation under spark discharge (ANOF) with an insulating Al 2 O 3 layer.
Die Dickschichtleitervtrukturen werden anschließend aufgedruckt. Nach diesem Verfahren ist ein Bedrucken von Schaltkreisträgern mi.' feinstrukturierten Leiterverbindungen auf einer harten, verschleißfesten und gut isolierenden Schicht gegeben.The thick film conductors are then printed. According to this method, a printing of circuit breakers mi. ' given fine-structured conductor connections on a hard, wear-resistant and well insulating layer.
Ziel der ErfindungObject of the invention
Es ist das Ziel der Erfindung, ein Verfahre' zur Herstellung eines Mehrebenensubstrates vorzuschlagen, das einen einfachen und kostengünstigen Schichtaufbau ermöglicht, Prozesse zum Abbau von Welligkeiten vermeidet und herkömmliche Verbindungstechnologien zuläßt.It is the object of the invention to propose a method for the production of a multi-level substrate which enables a simple and inexpensive layer construction, avoids processes for the reduction of undulations and allows conventional connection technologies.
Der Erfindung liegt die Aufgabe zugrunde, durch Einsatz eines einheitlichen Werkstoffsystems einen homogenen Werkstoffverbund herzustellen, der bei einem Aufbau mit mehreren Leitschichten auf der Außenebene weitestgehend plan ist und haftfeste Isolierschichten mit wählbarer Mikrorauigkeit zwischen eng tolerierten Leiterzügen gewährleistet. Erfindungsgemäß wird die Aufgabe durch die im kennzeichnenden Teil der Patentansprüche angegebenen Verfahrensschritte gelöst.The invention has for its object to produce a homogeneous composite material by using a uniform material system, which is largely flat in a structure with multiple conductive layers on the outside and ensures adherent insulating layers with selectable micro-roughness between closely toleranced circuit traces. According to the invention the object is achieved by the method steps specified in the characterizing part of the claims.
Das Wesen der Erfindung besteht in der Erkenntnis, daß mit dem ANOF-Verfahren haftfeste Isolationsschichten mit hoher Variabilität bezüglich Schichtstärke, Shorehärte und Mikrorauhigkeit erzielbar sind, die sich gut für den Aufbau von N'ultichipmodulen eignen. Durch die aufeinanderfolgende Herstellung erster und zweiter Leiterbereiche in einer Leiterebene und die einfache Via-Bildung lassen sich hochfeinstrukturierte Leiterzüge erzeugen. Der Grundaufbau ist folgender:The essence of the invention is the recognition that with the ANOF method adherent insulation layers with high variability in terms of layer thickness, Shore hardness and micro roughness can be achieved, which are well suited for the construction of N'ultichipmodulen. By the successive production of first and second conductor regions in a conductor plane and the simple via formation, highly-fine-structured conductor tracks can be produced. The basic structure is as follows:
a) Ganzflächige Beschichtung des Trägers mita) full-surface coating of the carrier with
aa) einer CrNi-Haftschicht und nachfolgende ganzflächige Beschichtung der CrNi-Haftschicht mit einer Aluminiumschicht. (Bei einem Substrat aus Aluminium bzw. einer Al-Legierung oder Eisen bzw. einer Fe-Legierung entfallen diese Schritte).aa) a CrNi adhesion layer and subsequent full-surface coating of the CrNi adhesion layer with an aluminum layer. (For a substrate made of aluminum or an Al alloy or iron or a Fe alloy, these steps are omitted).
ab) einer ANOF-Schichtab) an ANOF layer
b) Aufbringen einer Leitschicht durchb) applying a conductive layer
ba) ganzflächiges Aufbringen einer Aluminiumschichtba) full-surface application of an aluminum layer
bb) Beschichten mit Fotolack und Strukturierung des Negativbildesbb) coating with photoresist and structuring the negative image
bc) Ätzen der maskierten Aluminiumschicht und Lackentfernungbc) etching the masked aluminum layer and paint removal
bd) Beschichten mit Fotolack und Strukturierung der Via-Anschlüsse auf den ersten Al-Bereichenbd) coating with photoresist and structuring the via connections on the first Al regions
be) Beschichtung der Aluminiumoberfläche mit einer ANOF-Schicht und Lackentfernungbe) Coating of the aluminum surface with an ANOF layer and paint removal
bf) ganzflächiges Aufbringen einer Aluminiumschichtbf) full-surface application of an aluminum layer
bg) Auftrag einer Lackschicht als Ausgleichsschicht bh) Einebnungsätzen von Lack- und Aluminiumschicht.bg) application of a lacquer layer as a leveling layer bh) leveling of lacquer and aluminum layer.
c !Aufbringen der Via-Ebene durchc! applying the via plane through
ca) Beschichten mit Fotolack und Strukturierung der Via-Anschlüsse der ersten und der zweiten Al-Bereiche mit Positivleiterbildca) Coating with photoresist and structuring of the via connections of the first and the second Al regions with positive conductor image
cb) Beschichtung der noch offenen Aluminiumoberfläche mit einer ANOF-Schicht und Lackentfernungcb) Coating of the still open aluminum surface with an ANOF layer and lacquer removal
cc) ganzflächiges Aufbringen einer Aluminiumschicht und einer Lackausgleichschichtcc) full-surface application of an aluminum layer and a paint leveling layer
cd) Einebnungsätzen von Lack- und Aluminhimschicht bis auf die Höhe der umgebenden ANOF-Schicht.cd) Leveling sets of lacquer and aluminum layer up to the height of the surrounding ANOF layer.
In der Zeichnung sind die Verfahrensschritte a bis c dargestellt. Ausgangspunkt ist ein ebener Keramikträger 1 oder ein Träger aus einem ähnlichen Material, welcher ganzflächig in Dünnschichttechnik mit einer CrNi-Schicht 2 als Haftschicht und anschließend mit einer Al-Schicht 3 versehen wird. Die Al-Schicht 3 wird in einem geeigneten Elektrolyten mit einer ANOF-Schicht 4 überzogen. Anschließend wird wieder ganzflächig mit Al beschichtet. Auf diese Al-Schicht 5 wird eine Fotorlackschicht 6 aufgebracht und mit dem gewünschten Negativleiterbild strukturiert (a-bb). Unter der strukturierten Fotolackschicht 6 befinden sich soäter die ersten Al-Bereiche 7. Die so maskierte Al-Schicht 5 wird anschließend geätzt, so daß Gräben für die zweiten Al-Bsreirlie 8 entstehen. Nach Entfernung des Fotolackes und einer erneuten Beschichtung mit Fotolack werden die Via-Anschlüsse uif den ersten Al-Bereich 7 mit Positivleiterbild strukturiert (bd). Im Anschluß wird die gesamte Al-Oberfläche mit einer weiteren ANOF-Schicht 9 versehen, so daß die Al-Bereiche 7 auch vertikal durch ANOF-Isolationsstege I begrenzt werden. Der Fotolack kann nun entfernt werden (be). Nun kann der gesamte Träger mit Al und anschließend mit einer Lackausgleichschicht versehen werden (bf-bg). Es schließt sich ein Ätzschritt zur Einebnung der zweiten Al-Bereiche 8 (Leiterzüge) und der Via-Anschlüsse 10 der ersten Al-Sereiche 7 an (bh). In der so entstandenen 1. Loitebene werden die Via-Anschlüsse 10 der zweiten Al-Bereiche 8 und die Via-Anschlüfse 10 der ersten Al-Bereiche 7 mit einer Fotolackmaske abgedeckt (ca). Die unmaskierte Oberfläche der zweiten Al-Bereiche 8 wird mit einer isolierenden ANOF-Schicht 11 überzogen (cb), welche jetzt die gleiche Höhe haben muß wie die umgebende ANOF-Schicht 9. Nach Entfernung des Fotolackes werden wieder ganzflächig Al und anschließend eine Lackausgleichschicht aufgebracht (cc). Das nachfolgende Einebnungsätzon muß so geschaltet werden, daß das in den Vias 10 befindliche Al eben mit den umgebenden ANOF-Schichten 9,11 abschließt (cd). Damit ist die 1. Via-Ebene fertigIn the drawing, the process steps a to c are shown. The starting point is a planar ceramic support 1 or a support made of a similar material, which is provided over the entire surface in thin-film technology with a CrNi layer 2 as an adhesion layer and then with an Al layer 3. The Al layer 3 is coated with an ANOF layer 4 in a suitable electrolyte. Then it is again coated over the entire surface with Al. A photoresist layer 6 is applied to this Al layer 5 and patterned with the desired negative conductor pattern (a-bb). The first Al regions 7 are thus located underneath the structured photoresist layer 6. The thus-masked Al layer 5 is subsequently etched so that trenches for the second Al substrate 8 are formed. After removal of the photoresist and a new coating with photoresist, the via connections uif the first Al region 7 are structured with positive conductor image (bd). Subsequently, the entire Al surface is provided with a further ANOF layer 9, so that the Al regions 7 are also bounded vertically by ANOF insulation webs I. The photoresist can now be removed (be). Now, the entire support can be provided with Al and then with a paint compensation layer (bf-bg). This is followed by an etching step for leveling the second Al regions 8 (conductor tracks) and the via connections 10 of the first Al sections 7 (bh). The via connections 10 of the second Al regions 8 and the via connections 10 of the first Al regions 7 are covered with a photoresist mask (approx. The unmasked surface of the second Al regions 8 is coated with an insulating ANOF layer 11 (cb), which now has to have the same height as the surrounding ANOF layer 9. After removal of the photoresist, Al is again applied over the entire surface and then a lacquer coating layer (cc). The subsequent planarization etch must be switched so that the Al in the vias 10 terminates with the surrounding ANOF layers 9, 11 (cd). This completes the 1st Via level
Der weitere Schichtaufbau erfolgt analog dem bisher gesagten, beginnend beim Verfahrensschritt b. The further layer structure is analogous to what has been said so far, starting with method step b.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD32709789A DD281076A1 (en) | 1989-03-31 | 1989-03-31 | METHOD FOR THE PRODUCTION OF A MULTILAYER SUBSTRATE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD32709789A DD281076A1 (en) | 1989-03-31 | 1989-03-31 | METHOD FOR THE PRODUCTION OF A MULTILAYER SUBSTRATE |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD281076A1 true DD281076A1 (en) | 1990-07-25 |
Family
ID=5608073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD32709789A DD281076A1 (en) | 1989-03-31 | 1989-03-31 | METHOD FOR THE PRODUCTION OF A MULTILAYER SUBSTRATE |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD281076A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0492933A3 (en) * | 1990-12-17 | 1993-03-03 | Nchip, Inc. | Multichip module |
| WO1995008841A1 (en) * | 1993-09-20 | 1995-03-30 | Labunov Vladimir A | Process for making multilevel interconnections of electronic components |
| US5661341A (en) * | 1994-07-25 | 1997-08-26 | Microcomponents And Systems Ltd. | Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method |
-
1989
- 1989-03-31 DD DD32709789A patent/DD281076A1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0492933A3 (en) * | 1990-12-17 | 1993-03-03 | Nchip, Inc. | Multichip module |
| WO1995008841A1 (en) * | 1993-09-20 | 1995-03-30 | Labunov Vladimir A | Process for making multilevel interconnections of electronic components |
| US5661341A (en) * | 1994-07-25 | 1997-08-26 | Microcomponents And Systems Ltd. | Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1930669C2 (en) | Method for manufacturing an integrated semiconductor circuit | |
| DE2723944C2 (en) | Method for producing an arrangement from a structured layer and a pattern | |
| DE2430692C2 (en) | Method for producing connecting holes in insulating layers | |
| DE19645854A1 (en) | High structure density circuit board production | |
| DE19626977A1 (en) | Thin film multilayer wiring board and its manufacture | |
| DE2709986A1 (en) | METHOD OF PRODUCING COPLANAR LAYERS FROM THIN FILMS | |
| DE3874785T2 (en) | THIN FILM CAPACITOR. | |
| DE3623093A1 (en) | Method for producing through-connections in printed circuit boards or multilayer printed circuit boards having inorganic or organic/inorganic insulating layers | |
| WO1995026122A1 (en) | Foil printed circuit boards and method of producing the same | |
| EP0620702A2 (en) | Core for electrical interconnection substrates and electrical interconnection substrates with core, and method for manufacturing the same | |
| WO2003103042A2 (en) | Electronic component comprising external surface contacts and a method for producing the same | |
| EP0168509A1 (en) | Manufacture of connection holes in plastic plates and application of the method | |
| DE2313106A1 (en) | METHOD OF MAKING AN ELECTRICAL CONNECTION SYSTEM | |
| DE2432719A1 (en) | PROCESS FOR CREATING FINE STRUCTURES FROM VAPORIZABLE MATERIALS ON A BASE | |
| DE69005225T2 (en) | Method for producing a multilayer line network of a connection plate for at least one highly integrated circuit. | |
| DE4432725C1 (en) | Forming three-dimensional components on surface of semiconductor chips etc. | |
| EP0105189B1 (en) | Method of producing metal electrodes of diversing thiekness for semiconductor devices, especially for power semiconductor devices such as thyristors | |
| DE3544539A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH METALIZING TRACKS OF DIFFERENT THICKNESS AND METHOD FOR THE PRODUCTION THEREOF | |
| DE2251829A1 (en) | METALIZED PANEL PRODUCTION METHOD | |
| DD281076A1 (en) | METHOD FOR THE PRODUCTION OF A MULTILAYER SUBSTRATE | |
| EP0968631A1 (en) | Method for forming metal conductor models on electrically insulating supports | |
| DE2804602C2 (en) | Method for applying an electrically insulating layer to a substrate for an integrated circuit | |
| DE4437963C2 (en) | Multilayer printed circuit board and process for its manufacture | |
| EP0249834A2 (en) | Production of fine structures for the establishment of contacts on semi-conductors | |
| DE2720109A1 (en) | METHOD OF MANUFACTURING A METALIZATION PATTERN BY ELECTROPLATING |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |