DD256400A1

DD256400A1 - CIRCUIT ARRANGEMENT FOR IMPLEMENTING PERIODIC RECTANGULAR FAULT IMPULSE IMPULSE IN RECTANGULAR IMPULSE OF EQUAL FREQUENCY WITH CHANGED TASTING RATIO

Info

Publication number: DD256400A1
Application number: DD29854586A
Authority: DD
Inventors: Joachim Tannert
Original assignee: Zeiss Jena Veb Carl
Priority date: 1986-12-22
Filing date: 1986-12-22
Publication date: 1988-05-04

Abstract

Schaltungsanordnung zur Umsetzung periodischer rechteckfoermiger Impulsfolgen in Rechteckimpulse gleicher Frequenz mit geaendertem Tastverhaeltnis. Es besteht die Aufgabe, mit geringem Aufwand eine Schaltungsanordnung zu schaffen, die die Erneuerung des Tastverhaeltnisses eines Referenzsignals synchron und mit sehr kurzer Einstellzeit sichert. Die Aufgabe wird dadurch geloest, dass zwei Schalter an den ihnen parallel liegenden Kondensatoren, durch gegenphasige Ansteuerung mit Nadelimpulsen der halben Eingangsfrequenz, zwei zeitlich versetzte Saegezahnimpulsfolgen erzeugen, die nach Amplitudenbewertung verglichen werden. Fig. 1Circuit arrangement for converting periodic rectangular pulse trains into rectangular pulses of the same frequency with changed pulse duty factor. It is the task of creating a circuit with little effort, which secures the renewal of Tastverhaeltnisses a reference signal synchronously and with a very short response time. The object is achieved in that two switches on the parallel capacitors, by opposite-phase control with needle pulses half the input frequency, generate two staggered Saegezahnimpulsfolgen that are compared by amplitude assessment. Fig. 1

Description

Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings

Field of application of the invention

In der Digitaltechnik werden häufig Takt- oder Referenzsignale mit definiertem, vorzugsweise symmetrischen, Tastverhältnis benötigt.In digital technology, clock or reference signals are often required with a defined, preferably symmetrical, duty cycle.

Characteristic of the known state of the art

Zur Einstellung von Tastverhältnissen bei Rechteckschwingungen muß eine Bestimmung der Periodendauer vorgenommen werden, was prinzipiell auf digitalem oder analogem Wege erfolgen kann. Bekannte analoge Verfahren beruhen auf dem Prinzip der Konstantstromladung von Kondensatoren, wobei sowohl geschaltete Konstantstromquellen als auch Analogintegratoren zur Anwendung kommen.To set duty cycles for square waves, a determination of the period must be made, which can be done in principle by digital or analog means. Known analog methods are based on the principle of constant current charging of capacitors, with both switched constant current sources and analog integrators being used.

Bei den Offenlegungsschriften DE 2621695 und DE 2950828 werden jeweils zwei Integratoren verwendet, die zueinander versetzte Dreckeckspannungen mit gegenüber der Anstiegszeit verkürzter Abfallzeit erzeugen. Nachdem Nulldurchgang wird das weitere Entladen durch Zusatzschaltungen verhindert. Dieses Prinzip hat den Nachteil, daß bei Einschalten oder nach Taktausfall einer der beiden Integratoren bis zur Sättigung aufgeladen ist und nur mit endlicher Geschwindigkeit entladen werden kann. Das kann mehrere Perioden der Eingangsfolge dauern. Diesen Nachteil weist das in der Offenlegungsschrift DE 2711426 enthaltene Prinzip mit Spitzenwertspeicherung und anschließender Spannungsteilung und Vergleich mit der durch Konstantstromladung eines Kondensators entstehenden Sägezahnspannung nicht auf. Die Einstellung des Tastverhältnisses ist nach einer Periode erreicht. Nachteilig ist bei diesem Prinzip der für die Steuerung der Abtasthalteschaltung erforderliche Aufwand.In the published patent applications DE 2621695 and DE 2950828, two integrators are used in each case, which generate mutually offset dirt leakage voltages with a shortened fall time compared to the rise time. After zero crossing, the further discharge is prevented by additional circuits. This principle has the disadvantage that when switching on or after clock failure, one of the two integrators is charged to saturation and can only be discharged at finite speed. This can take several periods of the input sequence. This disadvantage, the principle contained in the published patent application DE 2711426 with peak storage and subsequent voltage division and comparison with the resulting constant-current charge of a capacitor sawtooth voltage not on. The setting of the duty cycle is reached after one period. A disadvantage of this principle is the effort required for the control of the Abtasthalteschaltung.

Object of the invention

Ziel der Erfindung ist es, bei möglichst geringem Aufwand eine Schaltungsanordnung zu entwickeln, die über einen großen Frequenzbereich hinweg die Vorteile von flankengetriggerten Flipflops bezüglich der Erzeugung von Tastverhältnissen besitzt und die Frequenzteilung vermeidet.The aim of the invention is to develop a circuit arrangement which has the advantages of edge-triggered flip-flops with respect to the generation of duty cycle over a large frequency range and avoids the frequency division with the least possible effort.

Explanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, die Regenerierung des Tastverhältnisses eines Referenzsignals nach dem Prinzip des Vergleiches zweier gegeneinander versetzter und amplitudenbewerteter Sägezahnspannungen unabhängig von Amplitude und Tastverhältnis des Eingangssignals bei wählbarer Sägezahnamplitude zu sichern und Synchronität von Eingangs- und Ausgangssignal bezüglich ihrer ansteigenden bzw. abfallenden Flanke zu erreichen.The invention has for its object to ensure the regeneration of the duty cycle of a reference signal according to the principle of comparing two mutually offset and amplitude-weighted Sägezahnspannungen regardless of amplitude and duty cycle of the input signal at selectable Sägezahnamplitude and synchronicity of input and output with respect to their rising or falling edge to reach.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Eingangsimpulsfolge dem Takteingang eines flankengetriggerten Flipflops zugeführt wird, dessen zwei Ausgänge über je ein Differenzierglied an den Steuereingängen zweier Schalttore anliegen, deren Signaleingang mit dem Ausgang je einer Konstantstromquelle, mit dem invertierenden Eingang je eines Komparators, über je einen Spannungsteiler mit dem nichtinvertierenden Eingang des jeweils anderen Komparators und über je einen Kondensator mit dem Massepotential verbunden ist, daß der Signalausgang der Schalttore jeweils an Masse anliegt, und daß die Ausgänge der beiden Komparatoren an je einem Eingang eines Summierers angeschlossen sind, an dessen Ausgang die umgesetzte Impulsfolge verfügbar ist. Um ein symmetrisches Tastverhältnis der Ausgangsimpulsfolge zu erreichen, müssen beide Spannungsteiler einen Teilerfaktor von drei aufweisen. Für die Schalttore können vorteilhafterweise Feldeffekttransistoren, insbesondere Anreicherungs-MOSFET, eingesetzt werden.According to the invention the object is achieved in that the input pulse train is supplied to the clock input of an edge-triggered flip-flop whose two outputs abut each via a differentiator to the control inputs of two switching gates whose signal input to the output of a constant current source, with the inverting input of each comparator over each one voltage divider is connected to the non-inverting input of the other comparator and a respective capacitor to the ground potential, that the signal output of the switching gates is connected to ground, and that the outputs of the two comparators are connected to a respective input of a summer, at the Output the converted pulse train is available. In order to achieve a symmetrical duty cycle of the output pulse train, both voltage dividers must have a divider factor of three. For the switching gates advantageously field effect transistors, in particular enrichment MOSFET, can be used.

Bei Ansteuerung der Schaltungsanordnung mit periodischen Recheckimpulsen entstehen an den Flipflop-Ausgängen zwei gegenphasige Rechteckspannungen mit symmetrischem Tastverhältnis und halber Eingangsfrequenz, die durch die Differenzierglieder in Nadelimpulse umgeformt werden. Die Schalttore schließen nur während der positiven (oder der negativen) Nadelimpulse die mit Konstantstrom zeitlinear aufgeladenen Kondensatoren kurz, so daß an den beiden Kondensatoren Sägezahnspannungen mit einer Dauer von zwei Perioden der Eingangsfrequenz und einem Versatz von einer Periode anliegen. Die Steilheit des Sägezahnes ist nur vom Konstantstrom und vom Kapazitätswert abhängig und durch entsprechende Wahl der Werte für beide Zweige gleich groß. Durch unterschiedliche Verstärkung oder Dämpfung der Sägezahnspannung verschiebt sich einer von zwei Zeitpunkten pro Periode der Sägezahnimpulse, an denen beide Spannungen den gleichen Wert haben. Durch die Dauer der Sägezahnimpulse von zwei Perioden der Eingangsimpulse sind 2 Komparatoren notwendig, deren Ausgangssignale summiert werden.When driving the circuit arrangement with periodic Recheckimpulsen arise at the flip-flop outputs two out of phase rectangular voltages with symmetrical duty cycle and half input frequency, which are transformed by the differentiating in needle pulses. The switching gates close only during the positive (or negative) needle pulses the constant-current charged with constant current capacitors, so that applied to the two capacitors Sägezahnspannungen with a duration of two periods of the input frequency and an offset of one period. The slope of the sawtooth depends only on the constant current and the capacitance value and is the same size for both branches by selecting the appropriate values. By varying the gain or attenuation of the sawtooth voltage shifts one of two times per period of the sawtooth pulses, where both voltages have the same value. By the duration of the sawtooth pulses of two periods of the input pulses 2 comparators are necessary whose output signals are summed.

Ausführungsbeispielembodiment

Die Erfindung soll nachfolgend an einem Ausführungsbeispiel erläutert werden. In den dazugehörigen Zeichnungen zeigtThe invention will be explained below using an exemplary embodiment. In the accompanying drawings shows

Fig. 1: das Prinzipschaltbild undFig. 1: the schematic diagram and

Fig. 2: das zugehörige Impulsdiagramm.Fig. 2: the associated pulse diagram.

Das Flipflop 1 teilt die Frequenz der Eingangsimpulsfolge durch zwei und steuert zwei Differenzierglieder 2,3 gegenphasig an. Am Ausgang jedes der Differenzierglieder 2,3 entstehen positive und negative Nadelimpulse, mit denen die Schalttore 4,8 angesteuert werden. Sind die Schalttore 4,8 z. B. als Anreicherungs-MOSFET ausgeführt, so werden sie nur während des jeweils positiven Nadelimpulses leitend. In dieser Zeit werden die Kondensatoren 5,9, zeitlich der Eingangsimpulsfolge versetzt, periodisch im Abstand von zwei Perioden der Eingangsfolge vollständig entladen.The flip-flop 1 divides the frequency of the input pulse train by two and controls two differentiating 2.3 in anti-phase. At the output of each of the differentiating 2.3 are formed positive and negative needle pulses with which the switching gates 4.8 are controlled. Are the switching gates 4.8 z. B. executed as an enrichment MOSFET, so they are conductive only during the respective positive needle pulse. During this time, the capacitors 5.9, offset in time of the input pulse train, are completely discharged periodically at intervals of two periods of the input sequence.

Der Strom aus den Konstantstromquellen 6,7 wird nur während dieser kurzen Zeit nach Masse abgeleitet. Die Kondensatoren 5,9 werden somit fast ständig zeitlinear aufgeladen. Es entstehen die Sägezahnspannungen B und C. Durch den Spannungsteiler 10, 12 wird die Sägezahnspannung Bund durch den Spannungsteiler 11,13 die Sägezahnspannung C geteilt. Der Komparator 15 vergleicht die Spannung C mit der geteilten Spannung B, die im Impulsdiagramm mit D bezeichnet ist und der Komparator 14 vergleicht die Spannung B mit der geteilten Spannung C. Die Spannungsteiler 10,12und 11,13 haben den gleichen Teilerfaktor, insbesondere den Faktor 3. Dadurch entstehen an den Ausgängen der Komparatoren 15,14gleiche Impulsbreiten, insbesondere mit der Breite von einem Viertel der Sägezahnimpulsdauer.The current from the constant current sources 6, 7 is only dissipated to ground during this short time. The capacitors 5.9 are thus charged almost constantly time linear. The sawtooth stresses B and C are produced. The voltage divider 10, 12 divides the sawtooth voltage C B through the voltage divider 11, 13 into the sawtooth voltage C. The comparator 15 compares the voltage C with the divided voltage B indicated by D in the timing diagram and the comparator 14 compares the voltage B with the divided voltage C. The voltage dividers 10, 12 and 11, 13 have the same divider factor, particularly the factor 3. This results in the outputs of the comparators 15,14gleiche pulse widths, in particular with the width of one quarter of Sägezahnimpulsdauer.

Durch Addition beider Komparatorausgangsspannungen E und F im Summierer 16 kann an dessen Ausgang die umgesetzte Impulsfolge mit der Eingangsfrequenz abgenommen werden. Wenn bei der Eingangsimpulsfolge ein Frequenzsprung auftritt, so haben die beiden Sägezahnspannungen bis zum Eintreffen des nächsten Eingangsimpulses unterschiedliche Impulsdauer. Daraus resultiert für die erste Periode nach dem Frequenzsprung eine noch nicht geänderte Impulsbreite bei veränderter Periodendauer, d. h. ein fehlerhaftes Tastverhältnis. Mit dem Erscheinen der nächsten schaltwirksamen Eingangsflanke ist das Tastverhältnis wieder symmetrisch.By adding both comparator output voltages E and F in summer 16, the converted pulse train can be picked up at the output frequency at the output thereof. If a frequency hopping occurs at the input pulse train, then the two sawtooth voltages will have different pulse durations until the next input pulse arrives. For the first period after the frequency hopping, this results in a not yet changed pulse width with a changed period duration, ie. H. a faulty duty cycle. With the appearance of the next switching-effective input edge, the duty cycle is again symmetrical.

Claims

1. Circuit arrangement for the conversion of periodic sequences of rectangular pulses in pulse sequences of the same frequency but modified, in particular symmetrical duty cycle with a flip-flop as a frequency divider, at the input of which the sequence to be converted is applied and with two constant current sources, characterized

- That both outputs of the flip-flop (1) in each case via a differentiating element (2), (3) at the control input of a respective switching gate (4), (8) abut,

- That the signal input of the first switching gate (4) with the output of the first constant current source (6), with the inverting input of a first comparator (15) via a first voltage divider (10,12) with the non-inverting input of a second comparator (14) and connected via a first capacitor (5) to the ground potential,

- That the signal input of the second switching gate (8) to the output of the second constant current source (7), with the inverting input of the second comparator (14) via a second voltage divider (11,13) with the non-inverting input of the first comparator (15) and is connected via a second capacitor (9) to the ground potential.

- That the signal outputs of both switching gates (4), (8) bear against the ground potential,

- That the outputs of the two comparators (14), (15) are connected to the inputs of a summer (16) and at the output of the summer (16), the converted pulse train is available.

2. Circuit arrangement according to claim 1, characterized in that the two voltage dividers (10,12); (11,13) have a divisor factor of three.

3. Circuit arrangement according to claim 1, characterized in that are provided as switching gates (4.8) field effect transistors.