DD246194A1 - PROCESS FOR QUALITY CONTROL OF SEMICONDUCTOR LAYERS PRODUCED ON INSULATED SUBSTRATE - Google Patents
PROCESS FOR QUALITY CONTROL OF SEMICONDUCTOR LAYERS PRODUCED ON INSULATED SUBSTRATE Download PDFInfo
- Publication number
- DD246194A1 DD246194A1 DD28717586A DD28717586A DD246194A1 DD 246194 A1 DD246194 A1 DD 246194A1 DD 28717586 A DD28717586 A DD 28717586A DD 28717586 A DD28717586 A DD 28717586A DD 246194 A1 DD246194 A1 DD 246194A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- measuring
- tips
- resistance
- measurement
- produced
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000003908 quality control method Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 title claims description 9
- 238000005516 engineering process Methods 0.000 claims abstract description 5
- 239000012212 insulator Substances 0.000 claims abstract description 3
- 238000005259 measurement Methods 0.000 claims description 11
- 239000000523 sample Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 238000010899 nucleation Methods 0.000 claims description 2
- 230000006911 nucleation Effects 0.000 claims description 2
- 238000000399 optical microscopy Methods 0.000 claims description 2
- 238000005499 laser crystallization Methods 0.000 claims 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Die Erfindung bezieht sich auf das Gebiet der Halbleitertechnik und findet Anwendung bei der Qualitaetskontrolle von auf Isolatorschichten erzeugten Halbleiterschichten. Es ist ein Verfahren anzugeben, das es ermoeglicht, die Qualitaet der Halbleiterschicht schnell wieder zu ermitteln, ohne die Probe zu zerstoeren. Die Aufgabe wird dadurch geloest, dass Struktur und Perfektion der Halbleiterschicht durch Messung der lateralen Verteilung des elektrischen Widerstandes der Schicht bestimmt wird.The invention relates to the field of semiconductor technology and finds application in the quality control of semiconductor layers produced on insulator layers. It is necessary to specify a method which makes it possible to quickly determine the quality of the semiconductor layer without destroying the sample. The object is achieved by determining the structure and perfection of the semiconductor layer by measuring the lateral distribution of the electrical resistance of the layer.
Description
Anwendungsgebiet der ErfindungField of application of the invention
Die Erfindung bezieht sich auf das Gebiet der Halbleitertechnik und findet Anwendung bei der Qualitätskontrolle von auf einer Isolationsschicht erzeugten Halbleiterschicht.The invention relates to the field of semiconductor technology and finds application in the quality control of semiconductor layer produced on an insulating layer.
Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions
Zur Untersuchung von auf isolierender Unterlage erzeugten Halbleiterschichten wird vorzugsweise das Verfahren der optischen Mikroskopie, verbunden mit chemischer Ätztechnik, eingesetzt. Das in G.K.Cellerfin „laser crystallization ofthin Si-filmson amorphons insulating Substrates" J.Cryst. Growth 63 [1983] S.429) beschriebene Verfahren erlaubt Aussagen über die kristallographische Struktur von SOI-Schichten (Silicon On Isulator) sowie über Art und Dichte von Defekten. Bei diesem Verfahren werden die zu untersuchenden Proben zerstört.In order to investigate semiconductor layers produced on an insulating substrate, it is preferable to use the method of optical microscopy associated with chemical etching technology. The method described in GKCellerfin "Si crystallization insulating substrate" J. Crystal Growth 63 [1983] S. 429) allows statements about the crystallographic structure of SOI layers (Silicon On Isulator) as well as about type and density Defects, which destroy the samples to be examined.
Ziel der ErfindungObject of the invention
Ziel der Erfindung ist es, ein Verfahren zur schnellen und sicheren Qualitätskontrolle von auf isolierenden Unterlagen erzeugten Halbleiterschichten, wobei die Probeschichten nicht zerstört werden, anzugeben.The aim of the invention is to provide a method for fast and reliable quality control of semiconductor layers produced on insulating substrates, wherein the sample layers are not destroyed.
Darlegung des Wesens der ErfindungExplanation of the essence of the invention
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Bestimmung der Struktur und Perfektion von auf isolierender Unterlage erzeugten Halbleiterschichten anzugeben.The invention has for its object to provide a method for determining the structure and perfection of semiconductor layers produced on insulating pad.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Struktur und Perfektion der Halbleiterschicht durch Messung der lateralen Verteilung des elektrischen Widerstandes der Schicht bestimmt wird. Dazu wird ein Vier-Spitzen-Meßsystem auf die Schicht aufgesetzt. Die Kontaktstellen der Meßspitzen werden durch Anlegen einer Spannung elektrisch formiert. Der elektrische Widerstand wird mit dem bekannten Vier-Spitzen-Meßverfahren bestimmt und die Meßspitzen werden zur Vorbereitung der Widerstandsmessung des nächsten Punktes auf der Schichtoberfläche schrittweise weiterbewegt. Der Meßzyklus wird wiederholt bis die punktweise gewonnenen Meßwerte Aufschluß über die laterale Widerstandsverteilung relevanter Oberflächenabschnitte geben. Durch die Verwendung von mehr als vier Meßspitzen ist die Realisierung unterschiedlicher Kontaktabstände möglich. Es ist so eine Aussage über die Homogenität der Widerstandsverteilung senkrecht zur Vorschubrichtung der Meßspitzen möglich. Der schrittweise Vorschub der Meßspitzen ist vorzugsweise größer 5,um.According to the invention the object is achieved in that the structure and perfection of the semiconductor layer is determined by measuring the lateral distribution of the electrical resistance of the layer. For this purpose, a four-point measuring system is placed on the layer. The contact points of the measuring tips are electrically formed by applying a voltage. The electrical resistance is determined by the known four-point measuring method, and the measuring tips are advanced in order to prepare the resistance measurement of the next point on the layer surface. The measurement cycle is repeated until the measured values obtained point by point provide information about the lateral resistance distribution of relevant surface sections. By using more than four measuring tips, the realization of different contact distances is possible. It is possible to make a statement about the homogeneity of the resistance distribution perpendicular to the feed direction of the measuring tips. The incremental feed of the probe tips is preferably greater than 5 to.
Ausführungsbeispielembodiment
Die Erfindung wird an folgendem Beispiel erläutert:The invention is explained by the following example:
Auf die zu untersuchende Halbleiterschicht werden mindestens vier Meßspitzen in einer Reihe angeordnet. Über zwei äußere Meßspitzen wird ein Konstantstrom in die Halbleiterschicht eingespeist. Der dabei an den zwei inneren Meßspitzen auftretende Spannungsabfall ist ein Maß für den Schichtwiderstand. Vor dem Meßvorgang werden die Kontaktstellen der Meßspitzen durch Anlegen eines Spannungsimpulses größer 100V elektrisch formiert. Bei mit Hilfe von Keimtechniken erzeugte SOI-Schichten (Silicon On Insulator) ist der gemessene Widerstand zusätzlich eine Funktion des Abstandes der Meßspitzen von der Keimkante, wobei diese Abhängigkeit für das hier beschriebene Verfahren mit hinreichender Genauigkeit als stufenförmige Widerstandsänderung angenommen werden kann. Bei konstanter Dotandenkonzentration sind Wert und laterale Verteilung des elektrischen Widerstandes ein Maß für die kristalline Struktur und somit der Qualität der auf isolierender Unterlage erzeugten Halbleiterschicht. Die Messung erfolgte unter Prozeßbedingungen mit einem Vielfachsondentester, der durch ein automatisches Testsystem gesteuert wird. Dadurch ist ein definierter Vorschub einstellbar und eine Messung des Schichtwiderstandes und seiner lateralen Verteilung mit hoher Auflösung möglich. • r _At least four measuring tips are arranged in a row on the semiconductor layer to be examined. Via two external measuring tips, a constant current is fed into the semiconductor layer. The voltage drop occurring at the two inner measuring tips is a measure of the sheet resistance. Before the measuring process, the contact points of the measuring tips are electrically formed by applying a voltage pulse greater than 100V. In addition, in the case of SOI layers (Silicon On Insulator) produced by means of nucleation techniques, the measured resistance is a function of the distance of the probe tips from the seed edge, and this dependence can be assumed with sufficient accuracy as a stepped change in resistance for the method described here. At a constant dopant concentration, the value and lateral distribution of the electrical resistance are a measure of the crystalline structure and thus of the quality of the semiconductor layer produced on an insulating substrate. The measurement was carried out under process conditions with a multi-probe tester controlled by an automatic test system. As a result, a defined feed is adjustable and a measurement of the sheet resistance and its lateral distribution with high resolution possible. • r _
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD28717586A DD246194A1 (en) | 1986-02-20 | 1986-02-20 | PROCESS FOR QUALITY CONTROL OF SEMICONDUCTOR LAYERS PRODUCED ON INSULATED SUBSTRATE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD28717586A DD246194A1 (en) | 1986-02-20 | 1986-02-20 | PROCESS FOR QUALITY CONTROL OF SEMICONDUCTOR LAYERS PRODUCED ON INSULATED SUBSTRATE |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD246194A1 true DD246194A1 (en) | 1987-05-27 |
Family
ID=5576635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD28717586A DD246194A1 (en) | 1986-02-20 | 1986-02-20 | PROCESS FOR QUALITY CONTROL OF SEMICONDUCTOR LAYERS PRODUCED ON INSULATED SUBSTRATE |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD246194A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0289661A3 (en) * | 1987-03-28 | 1989-02-01 | Messerschmitt-Bölkow-Blohm Gesellschaft mit beschränkter Haftung | Procedure for reproduceable formation of layers of material and/or for the handling of semiconductor material-layers |
| WO2008053032A1 (en) * | 2006-11-01 | 2008-05-08 | Sulfurcell Solartechnik Gmbh | Method for measuring the sheet resistance of at least two-layered electronic components via isolation trenches |
-
1986
- 1986-02-20 DD DD28717586A patent/DD246194A1/en unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0289661A3 (en) * | 1987-03-28 | 1989-02-01 | Messerschmitt-Bölkow-Blohm Gesellschaft mit beschränkter Haftung | Procedure for reproduceable formation of layers of material and/or for the handling of semiconductor material-layers |
| WO2008053032A1 (en) * | 2006-11-01 | 2008-05-08 | Sulfurcell Solartechnik Gmbh | Method for measuring the sheet resistance of at least two-layered electronic components via isolation trenches |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3854992T2 (en) | Device and method for determining a tunnel current and an electrochemical reaction | |
| DE69421014T2 (en) | Resistance determination method of N-type silicon epitaxial layers | |
| DE102009029906A1 (en) | Method for determining electrical properties of electronic components and method for calibrating the measuring unit | |
| DE69215491T2 (en) | Method for evaluating the spatial distribution of low concentration in a semiconductor crystal | |
| DE102009030471A1 (en) | Chuck for receiving and holding a test substrate and a calibration substrate | |
| DE69216223T2 (en) | Method for measuring the degree of flatness of a dielectric layer in an integrated circuit and integrated circuit with an arrangement for carrying out this method | |
| DE102008012016A1 (en) | In situ, ex situ and inline process monitoring, optimization and manufacturing processes | |
| DD246194A1 (en) | PROCESS FOR QUALITY CONTROL OF SEMICONDUCTOR LAYERS PRODUCED ON INSULATED SUBSTRATE | |
| DE4428155A1 (en) | Method of manufacturing a gas sensor | |
| DE69104248T2 (en) | Electromigration monitoring device for integrated circuits. | |
| DE19636582C1 (en) | Sensor for measuring ion concentrations | |
| DE1225768B (en) | Method for the one-dimensional determination of diffusion profiles in semiconductor bodies | |
| DE102016118204B4 (en) | METHOD AND ARRANGEMENT FOR DETERMINING THE CARBON CONTENT IN SILICON | |
| DE102011085747A1 (en) | Method for testing or adjusting thin-film-pH sensor present in medium, involves placing pH-sensitive element on substrate that emits signal depending on actual pH-value of medium | |
| DE68908102T2 (en) | Method for evaluating the transition zone of an epitaxial silicon wafer. | |
| DE112019000505T5 (en) | METHOD OF EVALUATING A SILICON LAYER AND METHOD OF MANUFACTURING A SILICON EPITAXIS WAVER | |
| DE19802446A1 (en) | Methods for analyzing semiconductor blanks | |
| SU1359715A1 (en) | Method of testing quality of resistors | |
| DE1214792B (en) | Method for measuring the specific resistance of a semiconductor layer applied to a semiconductor body with a low specific resistance, as well as an arrangement for carrying out the method | |
| DE19831622A1 (en) | Characterization of mechanical strain conditions in planar materials; involves using capacitive measuring system comprising substrate plate and baseplate with one or more electrodes | |
| DE4234715C1 (en) | Method for determining semiconductor poisons in quartz glass | |
| DE19738512A1 (en) | Doped diamond layer of a microelectronic component | |
| DE19719473C2 (en) | Method for X-ray diffractometric, non-destructive determination of strain-free lattice parameters and / or mechanical stress states | |
| DE19913922C2 (en) | Method for determining parameter distributions of substrate properties | |
| DE102011009937B4 (en) | Method and device for characterizing semiconductor layers on a conductive substrate |