[go: up one dir, main page]

DD233287A3 - METHOD FOR REGULATING CASCAD RULES WITH DIFFERENT SCAN FREQUENCIES - Google Patents

METHOD FOR REGULATING CASCAD RULES WITH DIFFERENT SCAN FREQUENCIES Download PDF

Info

Publication number
DD233287A3
DD233287A3 DD26956584A DD26956584A DD233287A3 DD 233287 A3 DD233287 A3 DD 233287A3 DD 26956584 A DD26956584 A DD 26956584A DD 26956584 A DD26956584 A DD 26956584A DD 233287 A3 DD233287 A3 DD 233287A3
Authority
DD
German Democratic Republic
Prior art keywords
control loop
superimposed
subordinate
setpoint
sampling
Prior art date
Application number
DD26956584A
Other languages
German (de)
Inventor
Wilfried Hofmann
Friedemann Rechenberg
Original Assignee
Elektroprojekt Anlagenbau Veb
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elektroprojekt Anlagenbau Veb filed Critical Elektroprojekt Anlagenbau Veb
Priority to DD26956584A priority Critical patent/DD233287A3/en
Publication of DD233287A3 publication Critical patent/DD233287A3/en

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

Verfahren zur Regelung von Kaskadenregelkreisen mit unterschiedlichen Abtastfrequenzen, mit sowohl dominierendem Integral- als auch Tiefpassverhalten bei unterschiedlicher Amplitudenaufloesung der A/D-Wandler im unter- und ueberlagerten Regelkreis zur Erhoehung der Amplitudenquantisierung von vorgegebenen Sollwerten. Die Erfindung ist insbesondere zur Anwendung fuer schnelle unterlagerte Stromregelkreise in Antriebsregelungen fuer Stellantriebe mit Gleichstrom-, Drehstrom- und Elektronikmotoren vorgesehen. Fig. 1Method for controlling cascade control loops with different sampling frequencies, with both dominant integral and low-pass behavior at different amplitude resolution of the A / D converter in the subordinate and superimposed control loop to increase the amplitude quantization of predetermined setpoints. The invention is particularly intended for use for fast subordinate current control circuits in drive controls for actuators with DC, three-phase and electronic motors. Fig. 1

Description

Regelkreises eingestellt werden. Diese Abtastperiode wird bei nachfolgender Regelstrecke mit I-Verhalten in soviel gleiche Teilabschnitte unterteilt, daß die Zahl der Abschnitte mit dem gewünschten Quanitisierungsquotienten (Bitbreitendifferenz) beider Regelkreise übereinstimmt. Besitzt der durch den Regelgrößenverlauf des unterlagerten Regelkreises beeinflußte Teil der Regelstrecke dominierendes Tiefpaßverhalten, so ist die Unterteilung der Abtastperiode in variable Teilabschnitte günstiger, da dann bei ebenfalls variabler Vorgabe des grobquantisierten Sollwertes eine angenäherte Wirkung entsprechend dem feinerquantisierten Sollwert innerhalb dieser Abtastperiode erzielt werden kann.Adjusted loop. This sampling period is subdivided in successive controlled system with I-behavior into equal sections so that the number of sections coincides with the desired quanitization quotient (bit width difference) of both control circuits. If the part of the control path influenced by the controlled variable course of the subordinate control loop has dominant low-pass behavior, the subdivision of the sampling period into variable subsections is more favorable, since an approximate effect corresponding to the finely quantized desired value within this sampling period can then be achieved while also variably specifying the coarsely quantized setpoint.

Im Anwendungsfall (Fig. 1), bei dem die Regelstrecke aus einem überlagerten Drehzahlregelkreis für einen elektrischen Antrieb besteht, ist dessen Ausgangsgröße identisch mit dem Stromsollwert isou für einen unterlagerten Stromregelkreis SK. Zwischen Stromistwert iis, und Moment m besteht Proportionalität V. Die Momentensteuerstrecke MS des Antriebs wird durch Integralverhalten charakterisiert. Für das angegebene Beispiel wird angenommen, daß bei einer 16-Bit-Auflösung der Signale des Drehzahlregelkreises und vorhandener 8-Bit-Auflösung der Stromregelwerte über eine 12-Bit-Auflösung des Stromsollwertes eine hinreichende Verbesserung der stationären Genauigkeit der Drehzahl erreicht wird. Demgemäß beträgt der Auflösungs- bzw. Quantisierungsquotient zwischen erforderlichem Sollwert und einzustellendem Istwert 24 =16. Die Gesamtabtastperiode für den überlagerten Drehzahlregelkreis wird in 16 Teilabschnitte unterteilt, weil der Stromsollwert gemäß Quantisierung 8 Bit so variiert wird, daß im Mittelwert der erforderliche Stromsollwert gemäß-12-Bit-Quantisierung entsteht.In the case of application (FIG. 1) in which the controlled system consists of a superimposed speed control circuit for an electric drive, its output variable is identical to the current setpoint i u so u for a subordinate current control circuit SK. Between actual current value i is , and moment m there is proportionality V. The torque control path MS of the drive is characterized by integral behavior. For the given example, it is assumed that with a 16-bit resolution of the signals of the speed control loop and existing 8-bit resolution of the current control values, a sufficient improvement in the steady state accuracy of the rotational speed is achieved via a 12-bit resolution of the current setpoint. Accordingly, the resolution or quantization quotient between the required set value and the actual value to be set is 2 4 = 16. The total sampling period for the superimposed speed control loop is divided into 16 subsections because the current setpoint is quantized 8 bits in accordance with quantization so that the required average current value is obtained according to 12-bit quantization.

Gemäß Fig. 2 wird ein geforderter Sollwert Z = 322 bezogen auf 212 bei einer Grobauflösung von 8 Bit wegen 322 2~4 = 20,125 = 20 + 2/16 durch 14 Sollwerte Z = 20 und 2 Sollwerte Z = 21 ersetzt.According to FIG. 2, a required setpoint value Z = 322 with respect to 2 12 at a coarse resolution of 8 bits is replaced by 14 setpoints Z = 20 and 2 setpoints Z = 21 because of 322 2 ~ 4 = 20.125 = 20 + 2/16.

Dabei entsprechen die obersten 8 Bit des Ergebnisses dem kleineren Stromsollwert. Die untersten 4 Bit des Ergebnisses der Verschiebeoperation zeigen numerisch an, wieviel mal der um den Wert 1 erhöhte, größere Stromsollwert auszugeben ist. Die Vorteile der Erfindung sind insbesondere darin zu sehen, daß eine verbesserte Auflösung des Sollwertes des unterlagerten Regelkreises und durch die Wirkung der schnellen unterlagerten Regelung ebenfalls erhöhte Auflösung der Regelgröße dieses Regelkreises, bezogen auf die Abtastperiode des überlagerten Regelkreises, ermöglicht wird, ohne die anfangs gröbere Auflösung der Signale des unterlagerten Regelkreises zu verändern, was eine Verkürzung von Rechenzeiten bedeutet. Weitere Vorteile treten durch eine Stellbereichserweiterung, eine Erhöhung der Regelgenauigkeit sowie eine Erweiterung der Anwendungsfälle und Anwendungsbereiche auf. Mit der Erfindung sind außerdem Einsparungen bezüglich der Istwerterfassung durch die Möglichkeit der Verwendung niedrig auflösender und damit billiger Signalwandler, insbesondere AD-Wandler, verbunden. Der Abgleichaufwand bei der Inbetriebnahme und die Driftabhängigkeiten sowie die Empfindlichkeit bei Unsymmetrien von unterlagerten Mehrfachregelkreisen werden gemindert. Weiterhin kann die Anzahl der notwendigen Signalleitungen herabgesetzt werden, wodurch eine Reduzierung der Störanfälligkeit und eine Erhöhung der Zuverlässigkeit erreicht werden.The highest 8 bits of the result correspond to the smaller current setpoint. The lowest 4 bits of the result of the shift operation indicate numerically how many times the value increased by 1 is to be output, larger current setpoint. The advantages of the invention are to be seen in particular in that an improved resolution of the setpoint of the subordinate control loop and by the effect of rapid lower-level control also increased resolution of the controlled variable of this control loop, based on the sampling period of the superimposed control loop is made possible, without the initially coarser Resolve the resolution of the signals of the subordinate control loop, which means a reduction of computing times. Other benefits include a control range extension, an increase in control accuracy and an extension of the applications and application areas. With the invention also savings in the actual value detection by the possibility of using low-resolution and thus cheaper signal converter, in particular AD converter connected. The adjustment effort during commissioning and the drift dependencies as well as the sensitivity in case of asymmetries of subordinate multiple control loops are reduced. Furthermore, the number of necessary signal lines can be reduced, whereby a reduction in susceptibility and an increase in reliability can be achieved.

Claims (3)

Patentansprüche:claims: 1. Verfahren zur Regelung von Kaskadenregelkreisen mit unterschiedlicher Abtastfrequenz, mit sowohl dominierendem Integral-als auch Tiefpaßverhalten, bei unterschiedlicher Amplitudenauflösung der A/D-Wandler im unter-und überlagerten Regelkreis, dadurch gekennzeichnet, daß die Abtastperiode des überlagerten Regelkreises nochmals unterteilt wird, wobei die Unterteilung sich aus dem Quotienten der Amplitudenauflösungen der A/D-Wandler im unter- und überlagerten Regelkreis ergibt und daß der Mittelwert der Amplituden der Teilabschnitte der Unterteilung der Abtastperiode des überlagerten Regelkreises gleich dem in der Abtastperiode des überlagerten Regelkreises für den unterlagerten Regelkreis vorgegebenen Sollwert ist.1. A method for controlling cascade control loops with different sampling frequency, with both dominant integral and low-pass, at different amplitude resolution of the A / D converter in the lower and superimposed control loop, characterized in that the sampling period of the superimposed control loop is divided again, wherein the subdivision is obtained from the quotient of the amplitude resolutions of the A / D converters in the subordinate and superimposed control loop and that the average of the amplitudes of the subsections of the subdivision of the superimposed control loop sampling period is equal to the desired value specified in the sampling cycle of the subordinate control loop is. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Sollwertvariation mit grober Quantisierung abschnittsweise nicht größer als ein Quantisierungsschritt durchgeführt wird.2. The method according to claim 1, characterized in that the setpoint variation with coarse quantization sections not greater than a quantization step is performed. 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß gleiche Sollwerte des unterlagerten Regelkreises in den Teilabschnitten der Abtastperiode des überlagerten Regelkreises bei erforderlichen Sollwertvariationen immer blockweise hintereinander ausgegeben werden.3. The method according to claim 1 and 2, characterized in that same setpoint values of the subordinate control loop in the subsections of the sampling period of the superimposed control loop are always output block by block in the case of required setpoint variations. Hierzu 1 Seite ZeichnungenFor this 1 page drawings Anwendungsgebiet der ErfindungField of application of the invention Die Erfindung betrifft ein Verfahren zur Erhöhung der Amplitudenquantisierung von vorgegebenen Sollwerten in digitalen Kaskadenregelungen und bezieht sich auf digitale Sollwertvorgaben für schnelle unterlagerte Regelkreise, die P-Verhalten bzw. eine kleine Verzögerung bezüglich des überlagerten Regelkreises aufweisen. Die Anwendung der Erfindung ist insbesondere für schnelle unterlagerte Stromregelkreise in Antriebsregelungen für Stellantriebe mit Gleichstrom-, Drehstrom- und Elektronikmotoren vorgesehen.The invention relates to a method for increasing the amplitude quantization of predetermined setpoints in digital cascade controls and relates to digital setpoint specifications for fast subordinate control loops that have P-behavior or a small delay with respect to the superimposed control loop. The application of the invention is provided in particular for fast lower-level current control circuits in drive controls for actuators with DC, three-phase and electronic motors. Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions Es ist bekannt, bei Kaskadenregelungen unterschiedliche Abtastzeiten der Einzelregelkreise anzuwenden. Siehe hierzu E. Grebe: Entwurf von Abtastregelkreisen mit unterschiedlichen Abtastfrequenzen; Regelungstechnik 1979, H. 6, S. 186. Nachteilig hierbei ist, daß dann, wenn die Amplitudenquantisierung der Signale überlagerter Regelkreise um ein Vielfaches gröber als die der überlagerten Regelkreise ist, durch das notwendige Runden und Abschneiden im Zahlenbereich Grenzschwingungen und größere Regelabweichungen entstehen können, deren Amplituden- bzw. Absolutwerte abhängig von der Abtastperiode des Reglers, dem Quantisierungsverhältnis der Signale beider Regelkreise sowie den Parametern von Regler und Regelstrecke sind. Siehe hierzu Meyer: Digitale Signalverarbeitung; Verlag Technik Berlin 1982, S.281 ff. Da auf Grund der Schnelligkeitsanforderungen an unterlagerte Regelkreise, (z.B. Stromregelkreise) eine reduzierte Auflösung der digitalisierten Signale wegen der Umsetzzeiten der erforderlichen Signalwandler von Vorteil ist, muß vielfach auf eine absolute Verbesserung der Auflösung von Soll- und Istwert des unterlagerten Regelkreises verzichtet werden. Auch die absolute Reduzierung der Abtastzeiten des überlagerten Regelkreises, von dem die Sollgröße des unterlagerten Regelkreises abgeleitet wird, ist begrenzt, da sich eine ständige Wiederholung des Regelalgorithmus verbietet. Außerdem ruft eine Verminderung der Abtastzeit kleinere Änderungen hervor, die durch die Sollwertvorgabe und den Regelkreis gesteuert werden. Da die Abtastzeit wegen der Rechenzeiten der Digitalrechner nicht unendlich verkleinert werden kann, ist nur eine beschränkte Anwendung möglich.It is known to apply different sampling times of the individual control loops for cascade controls. See E. Grebe: Design of sampling loops with different sampling frequencies; Control technology 1979, H. 6, p. 186. The disadvantage here is that when the amplitude quantization of the signals of superimposed control loops is much coarser than that of the superimposed control loops, by the necessary rounding and truncation in the numerical range border vibrations and larger deviations can arise whose amplitude or absolute values are dependent on the sampling period of the controller, the quantization ratio of the signals of both control circuits and the parameters of the controller and the controlled system. See Meyer: Digital Signal Processing; Verlag Technik Berlin 1982, p.281 ff. Since due to the speed requirements of subordinate control loops (eg current control loops) a reduced resolution of the digitized signals is advantageous because of the conversion times of the required signal transducers, it is often necessary to achieve an absolute improvement in the resolution of target signals. and actual value of the subordinate control loop are dispensed with. Also, the absolute reduction of the sampling times of the superimposed control loop, from which the target size of the subordinate control loop is derived, is limited, since a constant repetition of the control algorithm prohibits. In addition, decreasing the sampling time causes smaller changes, which are controlled by the set point bias and the loop. Since the sampling time can not be infinitely reduced because of the computing times of the digital computers, only a limited application is possible. Ziel der ErfindungObject of the invention Die Erfindung bezweckt die Vermeidung der Nachteile der bekannten Verfahren und eine genauere Einstellbarkeit der Regelgröße des unterlagerten Regelkreises.The invention aims to avoid the disadvantages of the known methods and a more accurate adjustability of the controlled variable of the subordinate control loop. Darlegung des Wesens der ErfindungExplanation of the essence of the invention Die technische Aufgabe, die durch die Erfindung gelöst wird.The technical problem which is solved by the invention. Mit der Erfindung soll ein Verfahren zur verbesserten Auflösung des Sollwertes, ohne die Auflösung für die Istwerterfassung und Regelung zu verändern, geschaffen werden.With the invention, a method for improved resolution of the setpoint, without changing the resolution for the actual value detection and control, are created. Merkmale der ErfindungFeatures of the invention Erfindungsgemäß ist das Verfahren zur Regelung von Kaskadenregelkreisen unterschiedlicher Abtastfrequenzen, mit sowohl dominierendem Integral-als auch Tiefpaßverhalten, bei unterschiedlicher Amplitudenauflösung der A/D-Wandler im unter-und überlagerten Regelkreis dadurch gekennzeichnet, daß die Abtastperiode des überlagerten Regelkreises nochmals unterteilt wird, wobei die Unterteilungsich aus dem Quotienten der Amplitudenauflösung der A/D-Wandler im unter-und überlagerten Regelkreis ergibt und daß der Mittelwert der Amplituden derTeilabschnitte der Unterteilung der Abtastperiode des überlagerten Regelkreises gleich dem in der Abtastperiode des überlagerten Regelkreises für den unterlagerten Regelkreis vorgegebenen Sollwert ist.According to the invention, the method for controlling cascade control loops of different sampling frequencies, with both dominant integral and low-pass behavior, at different amplitude resolution of the A / D converter in the subordinate and superimposed control loop is characterized in that the sampling period of the superimposed control loop is divided again, the Subdivision is the ratio of the amplitude resolution of the A / D converters in the subordinate and superimposed control loop, and that the average of the amplitudes of the subsections of the subdivision of the superimposed loop sampling period is equal to the desired value specified in the sampling cycle of the subordinate closed loop control loop. Gemäß weiterer Aurbildung der Erfindung wird die Sollwertvariation mit grober Quantisierung abschnittsweise nicht größer als ein Quantisierungsschritt durchgeführt. Gleiche Sollwerte des unterlagerten Regelkreises in den Teilabschnitten der Abtastperiode des überlagerten Regelkreises werden bei erforderlichen Sollwertvariationen immer blockweise hintereinander ausgegeben.According to another embodiment of the invention, the setpoint variation with coarse quantization is performed in sections not greater than a quantization step. Identical setpoint values of the subordinate control loop in the subsections of the sampling period of the superimposed control loop are always output in blocks one after the other when required setpoint variations are involved. Ausführungsbeispielembodiment Die Erfindung wird an Hand der Zeichnungen näher erläutert.
Fig. 1: zeigt eine Kaskadenregelung für einen elektrischen Antrieb,
Fig.2: zeigt ein QuantisierungsbeispielThe invention will be explained in more detail with reference to the drawings.
1 shows a cascade control for an electric drive,
Fig. 2: shows a quantization example Bei unterlagerten Regelkreisen, deren Dynamik schneller ist als die Teilabtastzeit des überlagerten Regelkreises, wird der für die Abtastperiode festgelegte, fein quantisierte Sollwert durch mehrere, dem unterlagerten Regelkreis angepaßte grob quantisierte Sollwerte ersetzt, die in den Teilabschnitten dieser Abtastperiode so variiert werden, daß der Mittelwert (Signal-Zeit-Fläche) für die gesamte Abtastperiode des überlagerten Regelkreises entsteht, der in seiner Wirkung auf die gesamte nachfolgende Regelstrecke dem fein quantisierten Sollwert entspricht. Je kleiner das Produkt am abschnittsweise konstanten Sollwert und der Teilperiode wählbar ist, desto besser kann dann die Auflösung des Sollwertes bezogen auf die Abtastperiode des überlagertenFor subordinate control loops whose dynamics are faster than the sub-sampling time of the superimposed control loop, the finely quantized setpoint set for the sampling period is replaced by a plurality of coarse quantized setpoints adapted to the subordinate control loop, which are varied in the subsections of this sampling period such that the mean value (Signal-time area) for the entire sampling period of the superimposed control loop is created, which corresponds to the finely quantized setpoint in its effect on the entire subsequent controlled system. The smaller the product can be selected on the sectionally constant setpoint value and the subperiod, the better can then be the resolution of the setpoint value with reference to the sampling period of the superimposed one
DD26956584A 1984-11-16 1984-11-16 METHOD FOR REGULATING CASCAD RULES WITH DIFFERENT SCAN FREQUENCIES DD233287A3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD26956584A DD233287A3 (en) 1984-11-16 1984-11-16 METHOD FOR REGULATING CASCAD RULES WITH DIFFERENT SCAN FREQUENCIES

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD26956584A DD233287A3 (en) 1984-11-16 1984-11-16 METHOD FOR REGULATING CASCAD RULES WITH DIFFERENT SCAN FREQUENCIES

Publications (1)

Publication Number Publication Date
DD233287A3 true DD233287A3 (en) 1986-02-26

Family

ID=5562309

Family Applications (1)

Application Number Title Priority Date Filing Date
DD26956584A DD233287A3 (en) 1984-11-16 1984-11-16 METHOD FOR REGULATING CASCAD RULES WITH DIFFERENT SCAN FREQUENCIES

Country Status (1)

Country Link
DD (1) DD233287A3 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10130475B4 (en) * 2000-07-07 2018-11-15 Caterpillar Inc. A feedback control method and apparatus for controlling the pump outlet pressure of a variable displacement hydraulic pump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10130475B4 (en) * 2000-07-07 2018-11-15 Caterpillar Inc. A feedback control method and apparatus for controlling the pump outlet pressure of a variable displacement hydraulic pump

Similar Documents

Publication Publication Date Title
DE3934139C2 (en) Electronic control circuit for a brushless DC motor
EP0052847B1 (en) Method and circuit for converting the sampling frequency of a series of samples avoiding conversion into a continuous signal
DE3134002C2 (en) Device for controlling the speed of an induction motor
DE19882350B4 (en) DC-to-DC converter with set point control of output voltage - modifies set point of output voltage in response to transient or sudden load increase by amount related to magnitude of transient
DE19749392B4 (en) current sensing circuit
DE69127535T2 (en) Control device for induction motor
DE102006043878B4 (en) Motor control circuit
DE69317392T2 (en) Sampling frequency converter
EP0896263A2 (en) Method and circuit for determining optimal control parameters for rotational speed control
DE4426764C2 (en) Method for controlling a pulse-controlled inverter using control commands from a pulse pattern generator
DE2509343C3 (en) Device for regulating the speed of rotating machines
DE3530966A1 (en) AMPLIFIER CIRCUIT FOR ELECTROMAGNETS OF PROPORTIONAL OR SERVO VALVES
DE4107362C2 (en) Process for the bumpless connection of a converter to a three-phase asynchronous machine rotating at an unknown speed
DE68923160T2 (en) CURRENT CONTROL DEVICE FOR PWM CONTROL.
DD233287A3 (en) METHOD FOR REGULATING CASCAD RULES WITH DIFFERENT SCAN FREQUENCIES
DE3518846A1 (en) SPEEDMETER
DE19707705A1 (en) Output voltage controller connected to electric power converter containing voltage type PWM converter
EP0085338B1 (en) Device for determining the common frequency of two independently variable alternating values, in particular in a rotating field machine
DE4102519C2 (en) Circuit arrangement for deriving a binary signal from an AC voltage
DE68914218T2 (en) Voltage commutation regulator with stabilized gain.
DE3806737A1 (en) CONTROL DEVICE FOR NEGATIVE-PHASE BRAKING OF A STEPPER MOTOR
EP0444518B1 (en) Regulating system for a pulse inverter controlled rotating field machine
DE3686020T2 (en) DEVICE AND METHOD FOR STEPS MOTOR STABILIZATION.
DE2515660B2 (en) Method for generating FM signals in an electronic route guidance system and circuit for carrying out the method
DE69827593T2 (en) DEVICE FOR GAINING SIGNALS

Legal Events

Date Code Title Description
ENJ Ceased due to non-payment of renewal fee