DD200946A1 - Schaltungsanordnung zum erkennen zweier unmittelbar aufeinanderfolgender binaerer meldesignale - Google Patents

Abstract

Die Erfindung bezieht sich auf Meldesignale fuer zwei kurzzeitig nacheinander eingetretene, zeitlich nicht vorhersehbare Ereignisse, die mittels Sammelunterbrechungssignalen einem elektronischen Rechner uebermittelt werden. Ein erstes Differenzierglied bildet das Sammelunterbrechungssignal aus dem unnegierten, ein zweites Differenzglied aus dem negierten Meldesignal. Verwendung findet ein Impulsspeicher, der das Sammelunterbrechungssignal mindestens bis zum Start einer Antwortroutine speichert. Ziel der Erfindung ist es, den Aufwand an Speicherbausteinen zu verringern. Es wird die Aufgabe geloest, die Existenz beider Meldesignale ueber vorbestimmte Zeitbeziehungen feststellen zu koennen. Das als die Zeitkonstante des ersten beziehungsweise des zweiten Diferenzierglieds. Es wird vom Startsignal fuer die Antwortroutine aktiviert und erzeugt das Loeschsignal fuer den Impulsspeicher. Die Erfindung ist in rechnergestuetzten Prozesssteuerungen anwendbar, bei denen Unterbrechungssignale zur Rechnerbetriebsweise gehoehren. Figur

Description

Titel der Erfindung

Schaltungsanordnung zum Erkennen zweier unmittelbar aufeinanderfolgender binärer Meldesignale

Anwendungsgebiet der Erfindung

Das Anwendungsgebiet der Erfindung ist das Erkennen zweier unmittelbar aufeinanderfolgender binärer Meldesignale für zwei eingetretene, zeitlich nicht vorhersehbare Ereignisse_s wobei jedes der beiden Meidesignale eine Unterbrechungsroutine auslöst, in daran Verlauf ein Sanunelonterbreehungssignal gebildet und einem, elektronischen Rechner übermittelt wird.

Verwendet werden dabei ein erstes Differenzierglied, das das SaßiBielunterbreehungssignai aus dem unnegierten Meldesignal erzeugt, ein zweites Differenzierglied, das das Saamelunterbrechungssignal aus dem negierten Meldesignal bildet j~und ein Impulsspeicher, der das Sammelunterbrechungssignal mindestens bis zum Start einer Antwortroutine speichert. .

Charakteristik der bekannten technischen Lösungen

Soll ein Rechner Aufgaben der Steuerung oder Regelung eines Prozesses im Echtzeitbetrieb erfüllen, muß er auf Ereignisse schnell reagieren, die zu nicht vorhersehbaren Zeitpunkten eintreten. Solche Ereignisse werden in Meldesignalen mitgeteilt und betreffen beispielsweise die Bereitschaft von pe-

-2- 23

ripheren Dateneingabegeräten beziehungsweise Datenausgabegeräten, beim Vorliegen bestimmter Prozeßzustände Daten auszusenden beziehungsweise zu empfangen. Jedes derartige Meldesignal löst eine Unterbrechungsroutine aus, wobei ein Unterbrechungssignal gebildet und dem Rechner übermittelt wird. Der Rechner unterbricht daraufhin das gerade laufende Programm zum frühest möglichen Zeitpunkt und startet eine Antwortroutine» Diese ermittelt das anrufende Peripheriegerät und leitet die angemeldete Datenübertragung ein.

Aus DE-A8 1 574 668 ist eine Einrichtung zur Unterbrechung des Programmablaufs bei einer programmgesteuerten elektronischen Rechenanlage bekannt, die für jedes periphere Gerät, das ein LIeldesignal erzeugen kann, einen jeweils zu^, geordneten ersten Speicher aufweist. Ein solcher erster Speicher wird gesetzt, wenn das ihm zugeordnete periphere Gerät ein Meldesignal ausgibt. Jedem ersten Speicher ist ein jeweils zugeordneter taktgesteuerter zweiter Speicher nachgeschaltet. Die Ausgänge der zweiten Speicher sind über ein ODER-Glied zusammengefaßt, Das ODER-Glied gibt ein Sammelunterbrechungssignal an den Rechner aus und informiert ihn davon, daß irgendein Meldesignal vorliegt.

Treten zwei Meldesignale kurzzeitig nacheinander auf, so geht das von beiden später auftretende Signal infolge der Speicherung nicht verloren und kann seine eigene Unterbrechungsroutine dann auslösen, wenn der Rechner die Antwortroutine als Folge des von beiden früher aufgetretenen Signals eingeleitet hat.

Nachteilig ist bei dieser Einrichtung "der Aufwand, der durch die Anzahl eingesetzter Speicher- entsteht.

Weiterhin weist DE-AS 26 54 247 bereits darauf.hin, daß es möglich ist, jede Bitleitung des Dateneingangs einer Verarbeitungsanlage für digitale Signale mit einem Differenzier-

glied zu versehen. Auf diese Weise erzeugt die Änderung jedes Bits eines Datenworts einen Impuls, der als Unter-

signal zufolge beider möglichen Anderungsrlchtungen des Bitv/echsels gebildet werden? dann bietet es sich in naheliegender Weise an, die Bitleitung direkt einem ersten Differenzierglied und außerdem, über einen Hegator einem zweiten Differenaierglied zuzuführen«

Aus DE-AS 1 449 529 ist es bereits bekannt, bei einer Unterbrechungseinrichtung für eine Datenverarbeitungsanlage mit jedem der Meldesignale angeschlossener peri» pherer Geräte ein jeweils zugeordnetes ÜHD-Glied zu beaufschlagen» Das zweite Eingangssignal des jeweiligen UKD-Gliedes wird von einem zugeordneten Maskenregister-Flipflop geliefert, Die Ausgangssignale der UND-Glieder sind über ein ODSR-Glied zu einem Sarnmeiunterbrechungssignai zusammengefaßt, das einem einzelnen Impulsspeicher sugeführt wird. Da die Meidesignale zu nicht vorhersehbaren Zeitpunkten auftreten, kann auch mit dem Setzen der Maskenregister-Flipflops in nachteiliger Weise nicht verhindert werdenj daß ein zweites Meldesignal verloren geht, das nach einem ersten Heidesignal kurzzeitig auftritt und wieder verschwindet, bevor das erste Meldesignal eine Antwortroutine ausgelöst hat.

Ziel der Erfindung

Als Ziel der Erfindung soll erreicht werden, daß der Aufwand an Speicherbausteinen verringert wird,

Darlegung des. Wesens der Erfindung

Der in der Charakteristik der bekannten technischen Lösungen beschriebene Mangel hat seine Ursache im ausschließlichen Einsatz von Speichern, die den einzelnen Meldesignalen zugeordnet sind.

Um diese Ursache zu beseitigen, liegt der Erfindung die Aufgabe zugrunde, eine Schaltungsanordnung zum Erkennen zweier unmittelbar aufeinanderfolgender binärer Meidesignale für zwei eingetretene, zeitlich nicht vorhersehbare Ereignisse, wobei jedes der beiden Meldesignale eine Unterbrechungsroutine auslöst, in deren Verlauf ein Sammelunterbrechungssignal gebildet und einem elektronischen Rechner übermittelt wird, unter Verwendung eines ersten Differenzierglieds, das das Sammelunterbrechungssignal aus dem unnegierten Meldesignal erzeugt, und eines zweiten Differenzierglieds, das das Sammelunterbrechungssignal aus dem negierten Meldesignal bildet j sowie unter weiterer Verwendung eines Impulsspeichers, der das Sammelunterbrechungssignal mindestens bis zum Start einer Antwortroutine speichert, zu schaffen, bei der die Existenz der beiden Meldesignale dadurch festgestellt wird, daß vorbestimmte Zeitbeziehungen realisiert werden.

E_rfindungsgemäS wird die Aufgabe dadurch gelöst, daß ein drittes Differensierglied vorgesehen ist, die Zeitkonstante des dritten. Differsnsierglieds kleiner ausgebildet ist als die jeweilige Zeitkonstante des ersten Differenaierglieds und des zweiten Differenzierglieds, das dritte Differenzierglied vom Startsignal der Antwortroutine oder von einem davon abgeleiteten Signal aktivierbar und ausgangsseitig mit dem Löscheingang des Impulsspeichers verbunden ist.

Diese Lösung bewirkt, daß der von einem beliebigen ersten Meidesignal ausgelöste Setzimpuls für die Speicherung des Sammelunterbrechungssignals im Impulsspeicher langer andauert als der zugehörige Löschimpuls. Dadurch wird im Anschluß an die Löschung des von diesem ersten Meldesignal herrührenden Sammelunterbrechungssignals ohne Zeitverzug ein letzter Teil des von einem zweiten Meldesignal ausgelösten Setzimpulses wirksam, der die Speicherung des Sammelunterbrechungssignals . unterbrechung3los fortsetzt. Der Rechner wird dadurch in die Lage versetzt, eine Ant-

— C _

232

wortroutine auch ala Folge des zweiten Meldesignals zu starten*

Ausführungsbeispiel

Die Erfindung wird anhand eines Ausführungsbeispiels näher erläutert. Die zugehörige Figur zeigt ein Blockschaltbild mit der erfindungsgemäßen Lösung,

Das Meldesignal eines nicht dargestellten ersten peripheren Geräts wird einem ersten Eingangsanschluß 1 zugeführt, das Meldesignal eines ebenso nicht dargestellten letzten von mehreren weiteren peripheren Geräten einem zweiten Eingangsanschluß 2. Vom ersten Singangsanschluß 1 führt eine Verbindung direkt zum Eingang eines zugeordneten ersten Differenzierglieds 3 und parallel dazu über einen Hegator 4 zum Eingang eines zugeordneten zweiten Differenzierglieda 5» Analog hierzu ist der zweite Eingangsanschluß 2 direkt mit dem Eingang eines zugeordneten ersten Differenzierglieds 6 und parallel dazu unter Zwischenschaltung eines Negators 7 mit dem Eingang eines zugeordneten zweiten Differenzierglieds δ verbunden.

Die Ausgänge der ersten Differenzierglieder 3, 6 und der zweiten Differenzierglieder 5> 8 sind durch ein ODER-Glied 9 disjunktiv zusammengefaßt und danach über einen ersten Impulsformer 10 auf den Setzeingang eines Impulsspeichers 11 geführt.

An einem dritten Eingangsanschluß 12 ist ein drittes Differenzierglied 13 angeschlossen. Ein aweiter Impulsformer 14 verbindet den Ausgang des dritten Differenzierglieds 13 mit dem Löscheingang des Impulsspeichers 11»

Die Zeitkonstanten der ersten Differenzierglieder 3 und 6 sowie der zweiten Differenzierglieder 5 und 8 sind unter-

einander annähernd gleich groß, jedoch deutlich größer als die Zeitkonstante des dritten Differenzierglieds 13»

Die Wirkungsweise der Schaltungsanordnung ist wie folgt:

Wechselt das am ersten Eingangsanschluß 1 anliegende Meldesignal, dann bildet in Abhängigkeit von der Richtung dieses Wechsels entweder das erste Differenzierglied 3 oder das zweite Differensierglied 5 einen Impuls, Dieser Impuls durchläuft das ODER-Glied 9, wird im ersten Impulsformer 10 zu einem Rechteckimpuls geformt und setzt den Impulsspeicher 11,

In analoger weise wird der Impulsspeicher 11 gesetzt, wenn das an einem der anderen Eingangsanschlüsse, beispielsweise am letzten Eingangsanschluß 2 anliegende Meldesignal wechselt· Jedes der wechselnden Heidesignale löst eine Unterbrechungsroutine aus, die im wesentlichen darin besteht, daß am Ausgang des ODER-Glieds 9 ein Sammelunterbrechungssignal gebildet, im Impulsspeicher 11 gespeichert und von dort zum nicht dargestellten Rechner weitergeleitet wird· Sobald der Rechner das Sammelunterbrechungssignal erkannt hat', startet er eine Antwortroutine, mit der er zunächst feststellt, welches periphere Gerät das Unterbrechungssignal ausgelöst hat«

Das Startsignal für die Anwortroutine wird auch dem dritten Eingangsanschluß 12 zugeführt und generiert von dort aus im dritten Differenzierglied 13 einen Impuls· Dieser I_mpuls wird im zweiten Impulsformer 14 zu einem Rechteckimpuls geformt, der das im Impulsspeicher 11 gesetzte Sammelunterbrechungssignal wieder löscht·

Die genannte Abstufung der Zeitkonstanten in den Differenziergliedern 3, 5j 6, S und 13 bewirkt, daß ein Löschimpuls deutlich kürzer ist als ein Setzimpuls für den Impulsspeicher 11, · .

Polgen zwei verschiedene Melde signale so kurz aufeinander, daß der vom zweiten Meldesignal ausgelöste zweite Setzimpuls entsteht., bevor der vom ersten Melde signal ausgelöste ,erate Setzimpuls beendet ist, und löst der Rechner die Antwortroutine auf das erste Heidesignal noch während der Dauer des ersten Setzimpulses aus, dann wird der vorn dritten Differenzierglied 13 erzeugte kürzere Löschimpuls vom langer andauernden zweiten Setzimpuls überdeckt und wirkungslos gemacht. Der Rechner erhält auch nach Beendigung des ersten Setzimpulses unterbrechungslos das Sarnmelunterbrechungssignal vom Impulsspeicher Tl weiterhin zugeführt* Er -löst die Antwortroutine erneut aus, die sich ,jetzt auf das zweite Melde signal bezieht. Das wiederum aktivierte dritte Differenzierglied 13 erzeugt einen zweiten Löschimpuls, der nun den Impulsspeicher 11 rücksetzt.

Claims (1)

1. Erfindungsanspruch:

   einanderfolgender binärer Meldesignale für zwei eingetretene, zeitlich nicht vorhersehbare Ereignisse, wobei jedes der beiden Meldesignale eine Unterbrechungsroutine auslöst, in deren Verlauf ein Sammelunterbrechungssignal gebildet und einem elektronischen Rechner übermittelt wird, unter Verwendung eines ersten Differensierglieds, das das Sammelunterbrechungssignal aus dem unnegierten Meldesignal erzeugt, und eines zweiten Differenzierglieds, das das Sammelunterbrechungssignal aus dem negierten Meldesignal bildet, sowie unter weiterer Verwendung eines Impuisspeichers, der das Satniaelunterbrechungssignal mindestens bis zum Start einer Ant^ortroutine speichert, gekennzeichnet dadurch,

   da£ ein drittes Differenzierglied (13) vorgesehen ist, die Zeitkonstante des dritten Differenzierglieds (13) kleiner ausgebildet ist als die jeweilige Zeitkonstante des ersten Differenaiergiieds (3; 6) und des zweiten Differenzierglieds (5; 8), das dritte Differenzierglied (13) vom Startsignal der Antv/ortroutine oder von einem davon abgeleiteten Signal aktivierbar und ausgangsseitig mit dem Löscheingang des Impulsspeichers (11) verbunden ist,

   - Hierzu 1 Blatt Zeichnungen -