CZ287914B6 - Digitální fázový detektor - Google Patents
Digitální fázový detektor Download PDFInfo
- Publication number
- CZ287914B6 CZ287914B6 CZ19961865A CZ186596A CZ287914B6 CZ 287914 B6 CZ287914 B6 CZ 287914B6 CZ 19961865 A CZ19961865 A CZ 19961865A CZ 186596 A CZ186596 A CZ 186596A CZ 287914 B6 CZ287914 B6 CZ 287914B6
- Authority
- CZ
- Czechia
- Prior art keywords
- counter
- clock
- phase detector
- clock cycle
- value
- Prior art date
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 7
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000013139 quantization Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/04—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents involving adjustment of a phase shifter to produce a predetermined phase difference, e.g. zero difference
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/08—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents by counting of standard pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Measuring Phase Differences (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Digitální fázový detektor k získání informací o fázi mezi referenčním taktem (RT) a porovnávaným taktem (VT) obsahuje logické členy (STA, STO) vytvořené jako první prostředky pro generování signálů Start a Stop z časově po sobě následujících impulzů referenčního taktu (RT) a porovnávaného taktu (VT), dále čítač (Z) pro počítání impulzů čítacího taktu (ZT) v časové mezeře mezi signálem Start a následujícím signálem Stop, přičemž hodnota čítače (Z) představuje míru fázového posuvu mezi referenčním taktem (RT) a porovnávaným taktem (VT), a druhé prostředky pro získávání informace o znaménku z porovnávaného taktu (VT), zpožďujícího se nebo předbíhajícího se vůči referenčnímu taktu (RT). Digitální fázový detektor obsahuje třetí prostředky (MP) pro přičtení konstanty k hodnotě (ZW) čítače (Z) a pro přiřazení informace o znaménku k výsledné hodnotě.ŕ
Description
Digitální fázový detektor
Oblast techniky
Vynález se týká digitálního fázového detektoru k získání informací o fázi mezi referenčním a porovnávaným taktem obsahující první prostředky pro generování signálů Start a Stop z časově po sobě následujících impulzů referenčního a porovnávaného taktu, dále obsahující čítač pro počítání impulzů čítacího taktu v časové mezeře mezi signálem Start a následujícím signálem Stop, přičemž hodnota čítače představuje míru fázového posuvu mezi referenčním a porovnávaným taktem, a obsahující druhé prostředky pro získávání informace o znaménku z porovnávaného taktu, zpožďujícího se nebo předbíhajícího se vůči referenčnímu taktu.
Dosavadní stav techniky
Přístroj na měření fáze, který obsahuje digitální fázový detektor výše uvedeného druhu, je znám z N. Nessler, D. Fritz: Ein digitales PhasenmePgerát ELEKTRONIK 1974, sešit 9, svazek 23, strana 319 a další.
Z R. Best: Theorie und Anwendungen des Phase-looked Loops, AT-Verlag Aarau, Stuttgart, 4. vydání, 1987, str. 46, obr. 31/3 je znám digitální fázový detektor, obsahující zařízení, která generují signály Start a Stop z po sobě časově následujících impulzů referenčního taktu a porovnávaného taktu, a obsahující čítač, který v časové mezeře mezi signálem Start a následujícím signálem Stop sčítá impulzy čítacího taktu, přičemž hodnota čítače představuje měřítko pro fázový posuv mezi referenčním a porovnávaným taktem.
Analogický fázový detektor, který dodává výstupní signál, označený znaménkem, je zmíněn v Tietze/Schenk: HalbleiterSchaltungtechnik, Springer-Verlag Berlin, Heidelberg, 10. vydání, 1993, str. 962 a další. Tento výstupní signál je obdélníkový impulz, jehož šířka je proporcionální k fázovému rozdílu, a jehož amplituda je záporná při záporném fázovém rozdílu.
Úkolem vynálezu je vytvořit s malými náklady způsob zvýšení fázového rozlišení mezi referenčním taktem a porovnávaným taktem, jakož i digitální fázový detektor k provádění tohoto způsobu.
Podstata vynálezu
Uvedený úkol splňuje digitální fázový detektor k získání informací o fázi mezi referenčním a porovnávaným taktem obsahující první prostředky pro generování signálů Start a Stop z časově po sobě následujících impulzů referenčního a porovnávaného taktu, dále obsahující čítač pro počítání impulzů čítacího taktu v časové mezeře mezi signálem Start a následujícím signálem Stop, přičemž hodnota čítače představuje míru fázového posuvu mezi referenčním a porovnávaným taktem, a obsahující druhé prostředky pro získávání informace o znaménku z porovnávaného taktu, zpožďujícího se nebo předbíhajícího se vůči referenčnímu taktu, podle vynálezu, jehož podstatou je, že obsahuje třetí prostředky pro přičtení konstanty k hodnotě čítače a pro přiřazení informace o znaménku k výsledné hodnotě.
K datovému vstupu třetích prostředků je s výhodou připojeno zapojení k provedení součtu konstant.
-1 CZ 287914 B6
K datovému vstupu třetích prostředků jsou s výhodou připojena zapojení pro přičtení konstanty 0,5 k hodnotě čítače tím, že na vstupu třetích prostředků budou k bity hodnoty čítače posunuty o 1 bit ve směru k vyššímu bitu, a že nejnižší bit tohoto vstupu bude mít permanentně úroveň H.
Digitální fázový detektor je s výhodou uspořádán v regulačním obvodu fáze.
Digitální fázový detektor, který určuje fázový rozdíl mezi dvěma impulzy tím, že vypočte časový rozdíl mezi oběma impulzy pomocí čítacího taktu o vysoké frekvenci, má chybu kvantováním. U tohoto fázového detektoru často není vyhovující přesnost i při velmi vysoké frekvenci čítacího taktu. Díky opatřením podle vynálezu jsou podstatně zredukovány účinky chyby kvantováním na výstupní fázi regulačního obvodu fáze. Porovnávaný takt může být přesně srovnán s referenčním taktem.
Přehled obrázků na výkresech
Příklady provedení vynálezu jsou vysvětleny na základě obrázků, na nichž obr. 1 znázorňuje digitální fázový detektor, obr. 2 časové průběhy signálů ve fázovém detektoru podle obr. 1, obr. 3 charakteristiku digitálního fázového detektoru bez informace o znaménku, obr. 4 charakteristiku digitálního fázového detektoru s informací o znaménku, obr. 5 charakteristiku digitálního fázového detektoru, který obsahuje v počátečním bodě skok, obr. 6 regulační smyčku fáze spolu s digitálním fázovým detektorem, u kterého je do paměti uloženo zpracování znaménka a vytvoření skoku v počátečním bodě detekční charakteristiky, obr. 7 regulační smyčku fáze spolu s digitálním fázovým detektorem, u kterého je zapojením realizováno zpracování znaménka a vytvoření skoku v počátečním bodě charakteristiky.
Příklady provedení vynálezu
Na obr. 1 je znázorněn digitální fázový detektor, který určuje fázový rozdíl mezi impulzy referenčního taktu RT a porovnávaného taktu VT. Referenční takt RT a porovnávaný takt VT jsou přivedeny do prvního logického členu STA, který vytváří signály Start, a do druhého logického členu STO, který vytváří signály Stop. Na tyto takzvané první prostředky, které logické členy STA a STO tvoří, mohou být použity také jiné stavební prvky. První impulz vytvoří signál Start a po prvním impulzu následující druhý impulz vytvoří příslušný signál Stop, nezávisle na tom, který zobou impulzů pochází od referenčního taktu RT. a který od porovnávaného taktu VT. Druhé prostředky, například logický člen VZ, poznají, který z obou taktů vyvolal momentální signál Start, zda referenční takt RT nebo porovnávaný takt VT. Logický člen VZ vyšle informaci o tom, zda se fáze porovnávaného taktu VT předbíhá nebo zpožďuje vůči referenčnímu taktu RT. Tato informace odpovídá informaci o znaménku.
Aby se dosáhlo dobrého časového rozlišení, je výhodné pro referenční takt RT a porovnávaný takt VT použít obdélníkové signály a pro logické členy STA a STO použít obvody, které jsou spouštěny čely těchto obdélníkových signálů.
Logický obvod PDL řídí s pomocí signálů Start a Stop vstup ZG čítače Z. S jeho pomocí a s pomocí čítače Z jsou sčítány impulzy čítacího taktu ZT. Výsledek se vyšle do paralelního rozhraní 1, 2,... k čítače Z. Fázový rozdíl mezi impulzy referenčního taktu RT a porovnávaného taktu VT je tedy předložen jako digitální hodnota čítače a může být výhodně hned zpracován, například v aritmetické jednotce, tvořící takzvané třetí prostředky MP. Aby se udržela malá chyba kvantováním, která vzniká díky digitálnímu měření, musí být frekvence čítacího taktu ZT vysoká.
Třetí prostředky MP, například aritmetická jednotka, kterou může být mikroprocesor, signální procesor nebo ASIC, neboli integrovaný obvod pro specifické použití, ovlivňují řízení a zpracování informací pomocí fázového detektoru. Je-li hodnota čítače zavedena do aritmetické jednotky, tvořící třetí prostředky MP, aritmetická jednotka vyšle logickému obvodu PDL signál MPF. Ten potom vynuluje čítač Z a logický člen VZ a pomocí impulzu Start a Stop začne ve vstupu ZG čítače Z a v čítači Z nový sčítací cyklus. Je-li cyklus ukončen a hodnota čítače Z je na 10 paralelním rozhraní čítače Z, logický obvod PDL vyšle do aritmetické jednotky, tvořící třetí prostředky MP, signál PDF, aby načetla hodnotu čítače Z a informaci o znaménku. Tímto způsobem je v periodických odstupech s periodou referenčního taktu RT určován fázový rozdíl mezi impulzy referenčního taktu RT a porovnávaného taktu VT.
Časový průběhu signálů digitálního fázového detektoru je zobrazen na obr. 2. RT označuje referenční takt RT, který má dobu PRT periody a VT porovnávaný takt VT. Fáze referenčního taktu RT se předbíhá oproti fázi porovnávaného taktu VT a vyvolává proto signál Start (v prvním logickém členu STA (obr. 1)). Impulz porovnávaného taktu VT vyvolává signál Stop. Informace o tom, že se impulz referenčního taktu RT předbíhá před impulzem porovnávaného taktu VT, 20 může být interpretována jako informace Vt o znaménku aje v tomto příkladu provedení označena záporným neg.
Mezi signály Start a Stop existuje časová mezera ZF, ve které vstup ZG čítače Z a čítač Z (obr. 1) počítají impulzy čítacího taktu ZT. Výsledkem je hodnota ZW čítače Z. Fáze načítávání 25 hodnoty ZW čítače Z je na obr. 2 zobrazena ve tvaru schodů TS.
Signál Stop, zde pocházející z porovnávaného taktu VT, vytvoří v logickém obvodu PDL (obr. 1) signál PDF, který přiměje aritmetickou jednotku, tvořící třetí prostředky MP, k načtení hodnoty ZW čítače Z. Je-li aritmetická jednotka hotova s načítáním hodnoty ZW čítače Z a se 30 zpracováním informace, vydá signál MPF do logického obvodu PDL. Signál MPF přiměje logický obvod PDL k vynulování hodnoty ZW čítače Z a informace Vt o znaménku. Po časové prodlevě ZL je aritmetická jednotka, tvořící třetí prostředky MP, připravena pro nový početní cyklus.
Na obr. 2 znázorněný časový průběh signálů představuje jen příklad. Signály PDF a MPF proto mohou také následovat například později.
Hodnota ZW čítače Z je ve vztahu ke kvantovanému fázovému rozdílu PHI, jak je znázorněno na obr. 3.
V diagramu na obr. 4 je započtena informace Vt o znaménku k vypočtené hodnotě RW, takže jsou definovány také záporné fázové rozdíly. To může být realizováno v aritmetické jednotce, tvořící třetí prostředky MP (obr. 1), například vynásobením hodnoty ZW čítače Z informací Vt o znaménku.
Vypočtená hodnota RW jako funkce fázového rozdílu PHI představuje charakteristiku fázového detektoru. Z funkce na obr. 4 se dá vyčíst, že výpočetní hodnotě RW = 0 odpovídá rozsah fázového rozdílu PHI od -1 do 1.
V diagramu na obr. 5 je znázorněna charakteristika digitálního fázového detektoru, která má skok v bodě, v němž fázový rozdíl PHI = 0. Fázový detektor s touto charakteristikou se dá s výhodou vložit do regulačního obvodu fáze, aby se znatelně zredukovaly účinky kvantovacích kroků digitálního fázového detektoru na porovnávaný takt VT. Díky skoku v bodě, v němž se fázový rozdíl PHI = 0, je fázový šum digitálního fázového detektoru (vyvolaný kvantováním) podstatně zmenšen, jelikož i při nejmenších fázových rozdílech PHI je vypočtená hodnota RW větší nebo menší než nula. Informace Vt o znaménku řekne, zda se fáze porovnávaného taktu VT předbíhá nebo zpožďuje za referenčním taktem RT. I při malých fázových rozdílech PHI to vytváří pro regulační obvod fáze informaci o tom, jestli musí být zvýšena nebo snížena frekvence porovnávaného taktu VT. Pomocí tohoto opatření se dosáhne velmi dobré fázové synchronizace.
Charakteristika z obr. 5 může být odvozena z charakteristiky na obr. 3 tím, že se k ní nejprve přičte číselná hodnota, například 0,5, a takto dosažený výsledek je pak vynásoben znaménkem. Charakteristika z obr. 5, procházející počátkem, zněj může být také posunuta. To umožňuje například regulační obvod fáze, který porovnávaný takt VT nastaví na fázový posuv, který není nulový, vůči referenčnímu taktu RT. Proto se nejprve od hodnoty ZW čítače Z odečte konstanta, která odpovídá fázovému posuvu, poté se přičte 0,5 a vynásobí se znaménkem.
Na obr. 6 je znázorněn regulační obvod fáze spolu s digitálním fázovým detektorem PPI, digitálně-analogovým převodníkem PA, nastavitelným oscilátorem VCO a s děličem FT frekvence. Dělič FT frekvence ovlivňuje výstupní takt AT, který je odlišný od referenčního taktu RT.
Fázový detektor PPI odpovídá fázovému detektoru, popsanému podle obr. 1. Aritmetická jednotka, tvořící třetí prostředky MP, registruje v periodických odstupech hodnotu ZW čítače Z a informaci Vt o znaménku logického členu VZ. Tato data aritmetická jednotka zpracuje pomocí programu, aby se vytvořila detekční charakteristika podle obr. 5. Na základě detekční charakteristiky aritmetická jednotka řídí oscilátor VCO, aby se mohl dolaďovat porovnávaný takt VT.
Na obr. 7 je znázorněn regulační obvod fáze spolu s dalším fázovým detektorem PD2. Hodnota ZW čítače Z a informace Vt o znaménku logického členu VZ jsou spojeny s aritmetickou jednotkou MP tím způsobem, že v aritmetické jednotce, tvořící třetí prostředky MP. odpadají početní úkony na vytvoření charakteristiky digitálního fázového detektoru. Proto se k bity 1,2,.. k hodnoty ZW čítače Z načítají na vstupu aritmetické jednotky v místech 2, 3, . . . , k+ 1 a vstupní vedení nejnižšího bitu 1 je permanentně nastaveno na úroveň H (vysokou). To ve dvojkové soustavě odpovídá v čítači Z přičtení hodnoty 0,5. Informace Vt o znaménku je spojena se vstupním bitem datového vstupu, příslušejícím znaménku.
Claims (4)
- PATENTOVÉ NÁROKY1. Digitální fázový detektor k získání informací o fázi mezi referenčním a porovnávaným taktem obsahující první prostředky pro generování signálů Start a Stop z časově po sobě následujících impulzů referenčního a porovnávaného taktu, dále obsahující čítač pro počítání impulzů čítacího taktu v časové mezeře mezi signálem Start a následujícím signálem Stop, přičemž hodnota čítače představuje míru fázového posuvu mezi referenčním a porovnávaným taktem, a obsahující druhé prostředky pro získávání informace o znaménku z porovnávaného taktu, zpožďujícího se nebo předbíhajícího se vůči referenčnímu taktu, vyznačující se tím, že obsahuje třetí prostředky (MP) pro přičtení konstanty k hodnotě (ZW) čítače (Z) a pro přiřazení informace o znaménku k výsledné hodnotě.
- 2. Digitální fázový detektor podle nároku 1, vyznačující se tím, žekdatovému vstupu třetích prostředků (MP) je připojeno zapojení k provedení součtu konstant.-4CZ 287914 B6
- 3. Digitální fázový detektor podle nároku 1 nebo 2, vyznačující se tím, že k datovému vstupu třetích prostředků (MP) jsou připojena zapojení pro přičtení konstanty 0,5 k hodnotě čítače posunutím k bitů hodnoty čítače na vstupu třetích prostředků (MP) o 1 bit ve směru k vyššímu bitu, a že nejnižší bit tohoto vstupu bude mít trvale úroveň H.
- 4. Digitální fázový detektor podle jednoho z předcházejících nároků, vyznačující se tím, že je uspořádán v regulačním obvodu fáze.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4344867A DE4344867C1 (de) | 1993-12-29 | 1993-12-29 | Digitaler Phasendetektor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CZ186596A3 CZ186596A3 (en) | 1997-01-15 |
| CZ287914B6 true CZ287914B6 (cs) | 2001-03-14 |
Family
ID=6506472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ19961865A CZ287914B6 (cs) | 1993-12-29 | 1994-11-23 | Digitální fázový detektor |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US5818265A (cs) |
| EP (1) | EP0737317B1 (cs) |
| JP (1) | JPH09507103A (cs) |
| AT (1) | ATE164946T1 (cs) |
| BR (1) | BR9408451A (cs) |
| CZ (1) | CZ287914B6 (cs) |
| DE (2) | DE4344867C1 (cs) |
| DK (1) | DK0737317T3 (cs) |
| ES (1) | ES2115345T3 (cs) |
| FI (1) | FI962642A7 (cs) |
| HU (1) | HU218125B (cs) |
| WO (1) | WO1995018384A1 (cs) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190032B1 (ko) * | 1996-03-30 | 1999-06-01 | 윤종용 | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 |
| US6618775B1 (en) * | 1997-08-15 | 2003-09-09 | Micron Technology, Inc. | DSP bus monitoring apparatus and method |
| US6288574B1 (en) * | 1999-12-21 | 2001-09-11 | Xerox Corporation | Digital phase detector |
| US6407599B1 (en) | 2000-05-10 | 2002-06-18 | Eastman Kodak Company | Method and apparatus for determining a digital phase shift in a signal |
| US6868135B1 (en) | 2000-05-18 | 2005-03-15 | Eastman Kodak Company | Method and apparatus for correcting for a phase shift between a transmitter and a receiver |
| US6671652B2 (en) | 2001-12-26 | 2003-12-30 | Hewlett-Packard Devlopment Company, L.P. | Clock skew measurement circuit on a microprocessor die |
| US7839178B2 (en) * | 2002-08-20 | 2010-11-23 | Seagate Technology Llc | High speed digital phase/frequency comparator for phase locked loops |
| JP2011120216A (ja) * | 2009-11-05 | 2011-06-16 | Rohm Co Ltd | アンテナ駆動装置 |
| US8081013B1 (en) * | 2010-07-13 | 2011-12-20 | Amlogic Co., Ltd. | Digital phase and frequency detector |
| US8618854B2 (en) | 2010-10-15 | 2013-12-31 | Qualcomm Incorporated | Adaptive clock switching to capture asynchronous data within a phase-to-digital converter |
| US8585050B2 (en) | 2011-12-06 | 2013-11-19 | Eastman Kodak Company | Combined ultrasonic-based multifeed detection system and sound-based damage detection system |
| US8781049B1 (en) | 2012-12-27 | 2014-07-15 | Intel Mobile Communications GmbH | Signal delay estimator with absolute delay amount and direction estimation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1207092A (en) * | 1969-03-19 | 1970-09-30 | Standard Telephones Cables Ltd | Phase shift detector |
| US3913028A (en) * | 1974-04-22 | 1975-10-14 | Rca Corp | Phase locked loop including an arithmetic unit |
| FR2406848A1 (fr) * | 1977-10-24 | 1979-05-18 | Sony Corp | Dispositif numerique d'asservissement de phase |
| US4246497A (en) * | 1978-09-29 | 1981-01-20 | Neil Brown Instruments Systems, Inc. | Phase measuring circuit |
| US4264866A (en) * | 1979-01-04 | 1981-04-28 | Ladislav Benes | Frequency and phase comparator |
| US4322643A (en) * | 1980-04-28 | 1982-03-30 | Rca Corporation | Digital phase comparator with improved sensitivity for small phase differences |
| US4506175A (en) * | 1982-08-18 | 1985-03-19 | Rca Corporation | Digital phase comparator circuit producing sign and magnitude outputs |
| US5180933A (en) * | 1991-11-26 | 1993-01-19 | Honeywell Inc. | Programmable digital out-of-lock detector |
-
1993
- 1993-12-29 DE DE4344867A patent/DE4344867C1/de not_active Expired - Fee Related
-
1994
- 1994-11-23 DK DK95901322T patent/DK0737317T3/da active
- 1994-11-23 BR BR9408451A patent/BR9408451A/pt not_active IP Right Cessation
- 1994-11-23 CZ CZ19961865A patent/CZ287914B6/cs not_active IP Right Cessation
- 1994-11-23 AT AT95901322T patent/ATE164946T1/de not_active IP Right Cessation
- 1994-11-23 ES ES95901322T patent/ES2115345T3/es not_active Expired - Lifetime
- 1994-11-23 WO PCT/DE1994/001380 patent/WO1995018384A1/de not_active Ceased
- 1994-11-23 DE DE59405666T patent/DE59405666D1/de not_active Expired - Lifetime
- 1994-11-23 JP JP7517713A patent/JPH09507103A/ja active Pending
- 1994-11-23 HU HU9601788A patent/HU218125B/hu not_active IP Right Cessation
- 1994-11-23 US US08/656,320 patent/US5818265A/en not_active Expired - Lifetime
- 1994-11-23 EP EP95901322A patent/EP0737317B1/de not_active Expired - Lifetime
-
1996
- 1996-06-26 FI FI962642A patent/FI962642A7/fi unknown
Also Published As
| Publication number | Publication date |
|---|---|
| HU9601788D0 (en) | 1996-09-30 |
| EP0737317A1 (de) | 1996-10-16 |
| DE4344867C1 (de) | 1995-04-06 |
| HUT74632A (en) | 1997-01-28 |
| US5818265A (en) | 1998-10-06 |
| DK0737317T3 (da) | 1999-01-04 |
| JPH09507103A (ja) | 1997-07-15 |
| FI962642A0 (fi) | 1996-06-26 |
| CZ186596A3 (en) | 1997-01-15 |
| ATE164946T1 (de) | 1998-04-15 |
| HU218125B (hu) | 2000-06-28 |
| FI962642A7 (fi) | 1996-06-26 |
| EP0737317B1 (de) | 1998-04-08 |
| BR9408451A (pt) | 1997-08-05 |
| DE59405666D1 (de) | 1998-05-14 |
| WO1995018384A1 (de) | 1995-07-06 |
| ES2115345T3 (es) | 1998-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6674277B1 (en) | Frequency measurement circuit | |
| CZ287914B6 (cs) | Digitální fázový detektor | |
| KR20170023856A (ko) | 자동 테스트 시스템용 에지 생성기 기반 위상 고정 루프 기준 클록 생성기 | |
| US6084930A (en) | Triggered clock signal generator | |
| US4310795A (en) | Circuit measuring average period of periodic signal | |
| US5592659A (en) | Timing signal generator | |
| JP2006329987A (ja) | ジッタ測定装置、及びジッタ測定方法 | |
| KR100249718B1 (ko) | 시간 간격 측정 시스템 및 시간 간격 측정 방법 | |
| US7330138B2 (en) | Asynchronous sample rate correction by time domain interpolation | |
| US5848265A (en) | Circuit and method for measuring the difference frequency between two clocks | |
| RU2210785C2 (ru) | Цифровой частотомер | |
| US20130346022A1 (en) | Physical quantity measuring apparatus and physical quantity measuring method | |
| RU2260830C1 (ru) | Устройство для измерения интервала времени | |
| KR101731698B1 (ko) | 발진기, 주파수 분주기 회로, 및 클록킹 펄스 억제 회로를 포함하는 타임 베이스 | |
| US8498373B2 (en) | Generating a regularly synchronised count value | |
| JP3271323B2 (ja) | 時間測定回路 | |
| USRE47805E1 (en) | Apparatus and method for the characterization of analog-to-digital converters | |
| JP6312772B1 (ja) | 位相差推定装置及びその位相差推定装置を備えた通信機器 | |
| Muniappan et al. | Digital frequency multiplier for spectrum measurement of periodic signals | |
| KR0137494B1 (ko) | 위상차 검출회로 | |
| KR200288247Y1 (ko) | 클럭신호 발생회로 | |
| JPH03103724A (ja) | 微小流量カット機能付積算装置 | |
| KR940000450B1 (ko) | 톤 검출장치 | |
| CN107317581B (zh) | 具有高分辨率的时间数字转换器 | |
| JP3164206B2 (ja) | タイムインターバル計測方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD00 | Pending as of 2000-06-30 in czech republic | ||
| MM4A | Patent lapsed due to non-payment of fee |
Effective date: 20011123 |