CS246409B1 - Zapojenie pre analýzu neperiodických dejov v číslicových zariadeniach - Google Patents

Abstract

Zapojenie v kombinácii s osciloskopom vytvára merací přístroj pre analýzu logických signálov. Vstupy sú připojené na prvý, druhý až patnásty komparátor, ktoré sú napojené na prvú, druhů až patnástu pamať RAM, ktorých výstupy sú vedené do zobrazovacieho bloku a súčasne do pomocného bloku, ktorého výstup je spojený na hexadecimálnu zobrazovaciu jednotku, pričom číslicový komparátor je připojený na blok riadiacej logiky, ktorého prvý výstup je přivedený na památe RAM, druhý na generátor adresy a třetí na zobrazovací blok, ktorého prvý výstup je spojený na pamate RAM, druhý na generátor adresy a třetí na zosilňovač s tromi výstupmi, připojenými do externého osciloskopu. Generátor adresy má připojený vstup externého vzorkovania a jeho výstup je připojený na pamate RAM. Na číslicový komparátor je připojený vstup externej synchronizácie, blok komparačného slova a blolk číslicového oneskorenia.

Description

Vynález sa týká zapojenia pre analýzu neperiodických dejov v číslicových zariadeniach, ktoré v kombinácii s osciloskopom vytvára merací přístroj pre analýzu logických signálov.

Neustály rast zložitosti číslicových a hlavně počítačových, resp. mikropočítačových systémov si vynutil konštrukciu prístrojov, ktoré sú schopné detektovat chybu a určit jej miesto, připadne původ v hardware alebo software.

Súčasné přístroje světových výrohcov sú nákladné, jednoúčelové zariadenia, ich obsluha nieraz vyžaduje hlboké softwarové znalosti, niektoré majú pevne nastavenu rozhodovaciu úroveň a poskytujú zvyčajne iba dvojstavovú výstupná informáciu v tvare logického časového priebehu. Nejednoznačné vyhodnocujú nepřipojený vstup vo vztahu k úrovniam logickej nuly a logickej jedničky.

Váčšina zo súčasných prístrojov vyhodnotí nepřipojený vstup ako logická jedničku. Takisto nesprávné vyhodnotí logický stav, pokial' je připojený vstup na zbernicu nachádzajúcu sa v treťom stave, alebo majúcu nesprévnu napaťovú úroveň. Pri nízkej vzorkovače] frekvencii vo vztahu k snímanému priebehu ostávajú v pamati zapísané úrovně snímané v okamihu příchodu vzorkovacieho impulzu. Dochádza tak ku strate informácie, pokial' medzi dvorná vzorkovacími impulzami došlo k viacnásobnej zmene vstupného signálu. Niektoré přístroje pracujú iba v jednej logike, obyčajne v TTL.

Výše uvedené nedostatky odstraňuje zapojenie pre analýzu neperiodických dejov v číslicových zariadeniach podlá vynálezu. Vstupy sú připojené na prvý, druhý až patnásty komparátor, ktoré sú napojené na prvú, druhů až patnástu pamáť RAM, ktorých výstupy sú vedené do zobrazovacieho bloku a súčasne do pomocného bloku, ktorého výstup je spojený na hexadecimálnu zobrazovaciu jednotku, pričom číslicový komparátor je připojený na blok riadiacej logiky, ktorého prvý výstup je přivedený na pamate RAM, druhý na generátor adresy a třetí na zobrazovací blok, ktorého prvý výstup je spojený na pamate RAM, druhý na generátor adresy a třetí na zosilňovač s tromi výstupmi, připojenými do externého osciloskopu. Generátor adresy má připojený vstup externého vzorkovania a jeho výstup je připojený na pamate RAM. Na číslicový komparátor je připojený vstup externej synchronizácie, blok komparačného slova a blok číslicového oneskorenia.

Výhodou tohto riešenia je rýchle odhalenie chýb v meranom systéme, keď klasické meracie přístroje, multimetry či osciloskopy sú prakticky nepoužitelné. Na pracoviskách vybavených osciloskopom toto zapojenie umožní rozšírenie jeho použitia na súčasné sledovanie 16 priebehov a ich uchovanie v digitálnej formě. Takisto je schopné uchovat neperiodické signály a umožní zachytenie dejov před spúšťovým impulzom, resp. s nastavitelným spozdenim po ňom.

Blokové schéma předmětného zapojenia je uvedené na priloženom výkrese.

Na prvý až patnásty komparátor 1 sú připojené vstupy 100 až 115. Komparátory 1 sú připojené na prvú až patnástu pamať 2 RAM. Výstupy pamati 2 RAM sú vedené do zobrazovacieho bloku 8 a súčasne do pomocného bloku 10, ktorého výstup je připojený na hexadecimálnu zobrazovaciu jednotku 11.

Číslicový komparátor 5 je připojený na blok 4 riadiacej logiky, ktorého prvý výstup je přivedený na pamate 2 RAM, druhý na generátor 3 adresy a třetí na zobrazovací blok 8. Jeho prvý výstup je spojený na pamate 2 RAM, druhý na generátor 3 adresy a třetí na zosilňovač 9, ktorý je tromi výstupmi 90, 91 a 92 připojený do externého osciloskopu. Na číslicový komparátor 5 je připojený vstup externej synchronizácie, blok 7 komparačného slova a blok 6 číslicového oneskorenia. Na generátor 3 adresy je připojený vstup 30 externého vzorkovania.

Významným rysom zapojenia je štvorstavová informácia na obrazovke, kde:

znak „0“ = logická nula znak „1“ = logická jednička znak „X“ = třetí stav, odpojený vstup, zakázaná úroveň, nízká vzorkovacia frelkvencia znak ,,—“ = nezapísaná pamať.

Změnou rozhodovacích úrovní je možné vyšetřovat rozličné logiky. Okrem zobrazenia znakov je možné zvolit digitalizovaný priebeh alko výstupné zobrazenie obsahu pamatí 2 RAM.

Analyzované číslicové zariadenie je připojené k vstupným komparátorom 1. Počet přepojených signálov sa může rozšiřovat. Pre analýzu v oblasti mikroprocesorové] techniky je vhodné volit počet analyzovaných signálov, napr. 16. Vo vstupných komparátornch 1 sa vstupný signál porovná s nastavitelnou referenčnou úrovňou pre úroveň logickej nuly a logickej jednotky a vyhodnotí sa ako logická nula, logická jednotka, připadne ako zakázaný stav. Tieto stavy sa zobrazia ako „0“, „1“’, „X”. Výsledok komparácie sa pre každý kanál zapíše do dvojice památí 2 RAM. Zapisovanie do památí 2 RAM sa vzorkuje buď nastavitelnou frekvenciou v generátore 3 adresy, alebo zo vstupu 30 externého vzorkovania hodinami analyzovaného číslicového zariadenia.

Prvý případ je vhodný pre analýzu hardwaru, vzorkovanie je asynchronně vzhladom k analyzovanému systému, a druhý případ je vhodný pre analýzu softwaru, napr. kontrolu nějakého mikroprogramu, vzorkovanie je synchronně. Ako zakázaný stav sa vyhodnotí aj isituácia, ak medzi dvoma vz-orkami sa vyskytol aspoň jeden celý impulz, napr. hazard.

Ako zakázaný stav sa tiež vyhodnotí ak niektorý zo vstupov 100 až 115 nie je -nikde připojený. Před samotným zápisom do památí 2 RAM prebieha ich nastavenie do p-redom definovaného stavu, ktorý sa zobrazí ako „—“. Takto nemožeme dostat nejednoznačné výsledky merania a tým dojsť k chybnému uzávěru pri analýze. Zápis do ipamatí 2 RAM prebieha cyklicky, po zaplnění sa pamate prepisujú znovu, výběr adresy památí 2 RAM riadi adresová zbernica. Zastavenie zápisu a následné zobrazenie je podmienené príchodom synchronizačnej udalosti.

Táto synchronizácia može nastat buď:

a) Signálom z externého vstupu synchronizácie. Tento signál može byť napr. chybový signál mikroprocesorového zariadenia a pod.

b) Objavením sa takej kombinácie vstupných signálov na vstulpoch 100 až 115, ktorú sme předpokládali a predo-m nastavili ma bloku 7 komparačného slova. V týchto prípadoch sa zobrazí obsah památí 2 RAM před objavením sa synchronizačnej události.

c) Ak máme navolené číslicové ojieskorenie, synchronizácia nastane po uplynutí nastaveného počtu impulzov po objavení sa spúšťového slova. Toto oneskorenie je možné nastavit číslicovo na klúčoch v bloku 6 číslicového o-neskorenia.

Signály sa po spraco-vaní v obvodoch číslicového komparátora 5 prepnú blok 4 riadiacej logiky do režimu čítania. V obvodoch generátora 3 adresy v čítači ádries zápisu ostane uchovaná adresa, do ktorej bolo naposledy zapisované. V pamatiach 2 RAM sa takto nachádzajú naposledy zapisované šlová, napr. posledných 256 16-bitových slov.

Adresu posledné-ho zápisu je nutné přičítat k adrese zobrazenia, aby sa na obrazovike osciloskopu objavili dáta v správnom poradí. Adresová zbernica teraz vyberá jednotlivé buňky pamatí 2 RAM stabilnou frekvenciou čítania.

V případe, že nebolo nastavené oneskorenie, spúšťové slovo, ktoré spósobilo synchro-nizáciu sa na obrazovke objaví ako posledně. Blok B číslicového oneskorenia umožňuje -zobrazenie dát po příchode komparačného slova a po oply-nutí stanoveného počtu hodinových impuízov alebo komparaci! navolených v bloku 6 oneskorenia.

Zobrazovací blok 8 a zosilňovač 9 je samostatnou funkonou jednotkou zariadenia. Sprostredkujú převod informácie zo vstupu na obrazovku osciloskopu pracujúceho v režime X/Y. Časová základňa zobrazovacieho bloku 8 vytvára na obrazovke raster. Synchronně s pohyibom lúča po obrazovke je jas osciloskopu modulovaný obsahom PROM památí, kde vložený obsah zodpovedá tvaru zobrazovaných znakov alebo elementem analógového priebehu.

Pri zobrazovaní informácie sa z každej pamate 2 RAM zobrazí úsek dlhý 24 bitov. Pri maxlmálnom využití obvodov bloku a plochy obrazovky je možné zobrazovat naraz obsah až 16 památí 2 RAM, tj. znakových riadikov alebo analógových priebehov.

Ďalšou úlohou zobrazovacieho bloku 8 je riadiť popas zobrazenia činnost generátora 3 adries a zaručit synchrónny vývoj adries so zobrazovanými informáciami. Podobné je signáloím zo zobrazovacieho bloku 8 zaistené pripojenie takej památe 2 RAM, ktorej obsah přísluší práce zobrazovanému riadku znakov.

Zosilňovač 9 sústreďuje predovšetkým výkonné obvody zobrazenia — integrátory generujúce vychyfovacie napátie pre vstupy X, Y osciloskopu, zlučovač a zosilňovač signálu pre jasovú moduláciu z osciloskopu. Zvláštny časovalcí obvod vytvára na obrazovke ručně posúvatefný kursor, ktorý súčasne synchronizuje činnost pomocného bloku 10 so stavom kursora na obrazovke.

Pombcný blok 10 je doplnkom zariadenia. jeho výstupom je štvorica sedemsegmentových displejov tvoriacich hexadecimálnu zobrazovaciu jednotku 11. Úlohou pombeného bloku 10 je zaistiť hexadeicimálny výpi-s slova z obrazovky osciloskopu, ktorý sa nachádza v oblasti kursora, na sedemsegmentových displejoch. Zobrazenie znakov je riadené opat obsahom památí, kde vložený obsah zodpovedá tvaru zobrazovaných číselných a abecedných znakov používaných hexadecimáínou sústavou. Zvláštnym znakom zobrazitelným je “ pomlčka, afc vybrané slovo obsahuje nedefinovaná binárnu hodnotu.

Claims (2)

1. Zapojenie pre analýzu neperiodických deJov v číslicových zariadeniach, vyznačujúce sa tým, že vstupy (100 až 115) sú připojené na prvý, druhý až patnáctý komparátor (1), ktoré sú napojené na prvú, druhů až patnáctu pamáť (2) RAM, ktorých výstupy sú vedené do zolbrazovacieho bloku (8) a súčasne do bloku (10), ktorého výstup je spojený na hexadecimálnu zobrazovaciu jednotku (lij, pričom číslicový komparátor (5j je připojený na blok (4) riadiacej logiky, ktorého prvý výstup je přivedený na pamate (2) RAM, druhý na generátor (3) adresy a

   VYNÁLEZU třetí na zobrazovací blok (8), ktorého prvý výstup je spojený na pamate (2) RAM, druhý na génerátor (3j adresy a třetí na zosilňovač (9) s tromi výstupmi (90, 91 a 92) připojenými do externého osciloskopu, zatial' čo generátor (3j adresy má připojený vstup (30) externého vzorkovania a jeho výstup je připojený na pamate (2) RAM, pričom na číslicový komparátor (5) je připojený vstup (50) externej synchronizácie, blok (7) komparačného slova a blok (6) číslicového oneskorenia.

   1 list výkresov