CN212086056U - 功率管驱动电路及开关电路 - Google Patents

Abstract

本实用新型公开了一种功率管驱动电路及开关电路，功率管关断时，检测功率管的漏源电压，当功率管为N型器件时，功率管的漏源电压随时间的变化率小于第一斜率阈值时，以第一电流下拉功率管；然后，功率管的漏源电压随时间的变化率大于第一斜率阈值，以第二电流下拉功率管的驱动极；然后当功率管的漏源电压随时间的变化率再次小于第一斜率阈值时，下拉开关导通或者以第三电流下拉功率管的驱动极。

Description

功率管驱动电路及开关电路

技术领域

本实用新型涉及电力电子技术领域，具体涉及功率管驱动电路及开关电路。

背景技术

在开关电源中的功率器件的关断过程的控制，直接影响着开关电源的可靠性。当功率器件的关断过程处理不妥当，不仅造成系统效率低下，还会使得功率器件损坏，影响系统的可靠性。因此，如何可靠地将开关器件关断，是功率器件驱动中重要的问题。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种功率管驱动电路及开关电路，用以解决现有技术中功率器件关断过程无法做到可靠性高的问题。

本实用新型的技术解决方案是，提供一种功率管驱动方法，所述功率管关断时，检测功率管的漏源电压，当所述功率管为N型器件时，所述功率管的漏源电压随时间的变化率小于第一斜率阈值时，以第一电流下拉所述功率管；然后，所述功率管的漏源电压随时间的变化率大于第一斜率阈值，以第二电流下拉所述功率管的驱动极；然后当所述功率管的漏源电压随时间的变化率再次小于第一斜率阈值时，下拉开关导通或者以第三电流下拉所述功率管的驱动极；

当所述功率管为P型器件时，所述功率管的漏源电压的绝对值随时间的变化率小于第一斜率阈值时，以第一电流上拉所述功率管的驱动极；然后，所述功率管的漏源电压的绝对值随时间的变化率大于第一斜率阈值时，以第二电流上拉所述功率管的驱动极；然后，所述功率管的漏源电压的绝对值随时间的变化率再次小于第一斜率阈值时，上拉开关导通或者以第三电流上拉所述功率管的驱动极；

所述第三电流大于所述第二电流。

本实用新型的另一技术解决方案是，提供一种功率管驱动电路，所述功率管关断时，所述功率管驱动电路检测功率管的漏源电压，当所述功率管为N型器件时，所述功率管的漏源电压随时间的变化率小于第一斜率阈值时，所述功率管驱动电路以第一电流下拉所述功率管；然后，所述功率管的漏源电压随时间的变化率大于第一斜率阈值，所述功率管驱动电路以第二电流下拉所述功率管的驱动极；然后当所述功率管的漏源电压随时间的变化率再次小于第一斜率阈值时，所述功率管驱动电路的下拉开关导通或者以第三电流下拉所述功率管的驱动极；

当所述功率管为P型器件时，所述功率管的漏源电压的绝对值随时间的变化率小于第一斜率阈值时，所述功率管驱动电路以第一电流上拉所述功率管的驱动极；然后，所述功率管的漏源电压的绝对值随时间的变化率大于第一斜率阈值时，所述功率管驱动电路以第二电流上拉所述功率管的驱动极；然后，所述功率管的漏源电压的绝对值随时间的变化率再次小于第一斜率阈值时，所述功率管驱动电路的上拉开关导通或者以第三电流上拉所述功率管的驱动极；

所述第三电流大于所述第二电流。

作为可选，包括斜率检测电路，检测所述功率管的漏源电压随时间的变化率。

作为可选，包括第三下拉电路和第一上拉电路，所述第三下拉电路以所述第一电流对所述功率管的驱动极下拉；

所述第一上拉电路接收所述斜率检测电路的输出电压，当所述功率管的漏源电压随时间的变化率小于第一斜率阈值时，不上拉所述功率管的驱动极；当所述功率管的漏源电压随时间的变化率大于第一斜率阈值时，上拉所述功率管的驱动极。

作为可选，所述第一上拉电路包括第四晶体管和第五晶体管，所述第四晶体管和所述第五晶体管源极连接到所述功率管的驱动极，所述第四晶体管的漏极和驱动极相连，并接收所述斜率检测电路的输出电压。

作为可选，所述第一上拉电路还包括第二导通元件和第一限流电路，所述第一限流电路连接到所述第五晶体管的漏极，所述第二导通元件连接在第四晶体管的漏极和第五晶体管的漏极之间，所述第二导通元件为漏极和驱动极相连接的晶体管或二极管。

作为可选，所述斜率检测电路为第一电容，所述第三下拉电路为第四电流源，所述第一电流等于所述第三电流，所述第四电流源的大小等于所述第三电流。

作为可选，所述功率管驱动电路包括第六晶体管，所述功率管的驱动极通过所述第六晶体管连接到参考地，当所述功率管驱动极电压低于第一电压阈值时，所述第六晶体管导通。

作为可选，还包括第一下拉电路和第二下拉电路，所述第一下拉电路以所述第二电流对所述功率管的驱动极下拉；所述第二下拉电路包括所述下拉开关；

在所述功率管关断期间，当所述功率管的漏源电压随时间的变化率大于第一斜率阈值之后，又小于第一斜率阈值时，所述第二下拉电路的下拉开关导通。

作为可选，所述第二下拉电路包括第一晶体管、第二晶体管、第三晶体管、第二电流源、第一开关和第一电阻，所述第二电流源和所述第一开关串联，构成第一串联电路，所述第一晶体管的漏极连接到所述功率管的驱动极，所述第二晶体管的漏极连接到所述第一晶体管的驱动极，所述第一串联电路连接到所述第一晶体管的驱动极，所述第二晶体管的驱动极通过所述第一电阻连接到参考地，所述第一晶体管和所述第二晶体管的源极连接到参考地，所述第二晶体管的驱动极接收所述斜率检测电路的输出电压，所述第三晶体管连接到第一晶体管的驱动极和参考地之间，当所述功率管关断时，所述功率管的漏源电压随时间的变化率小于第一斜率阈值时，所述第一开关关断，所述第三晶体管导通，所述第二下拉电路不使能，所述第一晶体管不下拉所述功率管的驱动极；然后，所述功率管的漏源电压随时间的变化率大于第一斜率阈值，所述第一开关导通，所述第三晶体管关断，所述第二下拉电路使能；然后，所述功率管的漏源电压随时间的变化率再次小于第一斜率阈值，所述第二下拉电路继续使能；所述第一晶体管为所述下拉开关。

作为可选，所述第二下拉电路还包括第一导通元件，所述第一导通元件连接在第二晶体管的驱动极和漏极之间，所述第一导通元件为漏极和驱动极相连接的晶体管或二极管。

作为可选，所述斜率检测电路为第一电容，所述第一下拉电路为第一电流源或第二电阻或第七晶体管，所述第一电流源的大小为所述第二电流。

作为可选，所述第一电容采用和所述功率管为同类型的功率管，第一功率管来实现，所述第一功率管的源极连接到所述第二下拉电路，所述第一功率管的漏极连接到所述功率管的漏极。

作为可选，当所述功率管驱动极电压低于第一电压阈值时，所述第一晶体管导通。

本实用新型的另一技术解决方案是，提供一种开关电路。

采用本实用新型的电路结构和方法，与现有技术相比，具有以下优点：关断过程快、可靠性高并且电磁兼容性好。

附图说明

图1为N型功率管关断时的驱动极相对于源极和漏极相对于源极的电压波形；

图2为P型功率管关断时的驱动极相对于源极和漏极相对于源极的电压波形；

图3为本实用新型一个实施例的功率管驱动电路的电路示意图；

图4为本实用新型一个实施例的第二下拉电路的电路示意图；

图5(a)为本实用新型一个实施例的第一下拉电路的电路示意图；

图5(b)为本实用新型另一个实施例的第一下拉电路的电路示意图；

图6为本实用新型另一个实施例的功率管驱动电路的电路示意图；

图7为本实用新型又一个实施例的功率管驱动电路的电路示意图。

具体实施方式

以下结合附图对本实用新型的优选实施例进行详细描述，但本实用新型并不仅仅限于这些实施例。本实用新型涵盖任何在本实用新型的精神和范围上做的替代、修改、等效方法以及方案。

为了使公众对本实用新型有彻底的了解，在以下本实用新型优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本实用新型。

在下列段落中参照附图以举例方式更具体地描述本实用新型。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

本实用新型提供一种功率管驱动方法，请参考图1所示，N型功率管关断时的驱动极相对于源极Vgs和漏极相对于源极Vds的电压波形。功率管关断时，检测功率管的漏源电压Vds，当所述功率管为N型器件时，在t01-t02区间，功率管的漏源电压Vds随时间的变化率小于第一斜率阈值时，以第一电流下拉所述功率管；然后，在t02-t03区间，功率管的漏源电压Vds随时间的变化率大于第一斜率阈值，以第二电流下拉所述功率管的驱动极；然后t03之后，当功率管的漏源电压Vds随时间的变化率再次小于第一斜率阈值时，下拉开关导通或者以第三电流下拉所述功率管的驱动极；

请参考图2所示，当所述功率管为P型器件时，在t11-t12区间，功率管的漏源电压的绝对值随时间的变化率小于第一斜率阈值时，以第一电流上拉所述功率管的驱动极；然后，在t12-t13区间，所述功率管的漏源电压的绝对值随时间的变化率大于第一斜率阈值时，以第二电流上拉所述功率管的驱动极；然后，t13之后，功率管的漏源电压的绝对值随时间的变化率再次小于第一斜率阈值时，上拉开关导通或者以第三电流上拉所述功率管的驱动极；

功率管为N型或者P型时，第三电流大于第二电流。第一电流可以等于第二电流、也可以是任意固定的电流值。

通过检测功率管漏源电压的斜率，并且根据功率管所处的不同阶段，采用不同的电流来驱动功率管，使得功率管关断过程可靠、速度快，并且系统的电磁兼容性优良。

本实用新型的另一技术解决方案是，提供一种功率管驱动电路，请参考图1所示，所述功率管关断时，所述功率管驱动电路检测功率管的漏源电压Vds，当所述功率管为N型器件时，在t01-t02区间，功率管的漏源电压Vds随时间的变化率小于第一斜率阈值时，所述功率管驱动电路以第一电流下拉功率管；然后，在t02-t03区间，所述功率管的漏源电压随时间的变化率大于第一斜率阈值，功率管驱动电路以第二电流下拉所述功率管的驱动极；然后，在t03之后，当所述功率管的漏源电压随时间的变化率再次小于第一斜率阈值时，所述功率管驱动电路的下拉开关导通或者以第三电流下拉所述功率管的驱动极。

请参考图2所示，当功率管为P型器件时，在t11-t12区间，功率管的漏源电压的绝对值随时间的变化率小于第一斜率阈值时，所述功率管驱动电路以第一电流上拉所述功率管的驱动极；然后，在t12-t13区间，所述功率管的漏源电压的绝对值随时间的变化率大于第一斜率阈值时，所述功率管驱动电路以第二电流上拉所述功率管的驱动极；然后，在t13之后，所述功率管的漏源电压的绝对值随时间的变化率再次小于第一斜率阈值时，所述功率管驱动电路的上拉开关导通或者以第三电流上拉所述功率管的驱动极。

功率管为N型或者P型时，第三电流大于第二电流。第一电流可以等于第二电流、也可以是任意固定的电流值。

需要说明的是，在N型器件中，一般将源极接到参考地或者通过电阻接到参考地，因此可以通过检测功率管的漏极电压来表征功率管的漏源电压。而在P型器件中，一般将源极接到供电端或者通过电阻接到供电端，也是可以通过检测功率管的漏极电压来表征功率管的漏源电压。

在一个实施例中，功率管驱动电路包括斜率检测电路，检测所述功率管的漏源电压随时间的变化率。所述斜率检测电路为第一电容。

在一个实施例中，对于N型的功率管，功率管驱动电路还包括第一下拉电路和第二下拉电路，所述第一下拉电路以所述第二电流对所述功率管的驱动极下拉；所述第二下拉电路包括所述下拉开关；在所述功率管关断期间，当所述功率管的漏源电压随时间的变化率大于第一斜率阈值之后，又小于第一斜率阈值时，所述第二下拉电路的下拉开关导通。也就是说，当所述功率管关断时，所述功率管的漏源电压随时间的变化率小于第一斜率阈值时，所述第二下拉电路不下拉所述功率管的驱动极；然后，所述功率管的漏源电压随时间的变化率大于第一斜率阈值，所述第二下拉电路还是不下拉所述功率管的驱动极；然后当所述功率管的漏源电压随时间的变化率小于第一斜率阈值时，所述第二下拉电路的下拉开关导通。第一下拉电路为第一电流源，所述第一电流源的大小为所述第二电流。在另一个实施例中，第一下拉电路为为第二电阻或第七晶体管。

请参考图3所示，在一个实施例中，所述第二下拉电路包括第一晶体管M11、第二晶体管M12、第三晶体管M13、第二电流源I12、第一开关K11和第一电阻R11，所述第二电流源I12和所述第一开关K11串联，构成第一串联电路，所述第一晶体管M11的漏极连接到所述功率管的驱动极，所述第二晶体管M12的漏极连接到所述第一晶体管M11的驱动极，所述第一串联电路连接到所述第一晶体管M11的驱动极，所述第二晶体管M12的驱动极通过所述第一电阻R11连接到参考地，所述第一晶体管M11和所述第二晶体管M12的源极连接到参考地，所述第二晶体管M12的驱动极接收所述斜率检测电路的输出电压，所述第三晶体管M13连接到第一晶体管的驱动极和参考地之间，当所述功率管关断时，在图1的t01-t02区间中，所述功率管的漏源电压随时间的变化率小于第一斜率阈值时，所述第一开关K11关断，所述第三晶体管M13导通，所述第二下拉电路不使能，所述第一晶体管M11不下拉所述功率管的驱动极；第一下拉电路以第一电流下拉功率管M01的驱动极，然后，在t02-t03区间，所述功率管的漏源电压Vds随时间的变化率大于第一斜率阈值，所述第一开关K11导通，所述第三晶体管M13关断，所述第二下拉电路使能；但是，由于功率管的漏源电压Vds随时间的变化率大于第一斜率阈值，斜率检测电路对第二下拉电路进行上拉，第二晶体管M12的驱动极被上拉，第二晶体管导通，第一晶体管M11关断，第二下拉电路仍然不对功率管M01的驱动极进行下拉，只有第一下拉电路以第二电流对功率管M01的驱动极下拉。作为优选，第一电流等于第二电流。然后，在t03之后，所述功率管的漏源电压随时间的变化率小于第一斜率阈值，所述第二下拉电路继续使能；斜率检测电路不上拉第二下拉电路，第二晶体管M12的驱动极被第一电阻R11下拉，第二晶体管M12关断，第二电流源I12对第一晶体管M11的驱动极进行上拉，第一晶体管M11导通，功率管M01的驱动极经过第一晶体管M11被快速下拉。所述第一晶体管M11为所述下拉开关。

第二下拉电路还包括第一逻辑电路，第一逻辑电路接收斜率检测电路的输出电压，并且控制第一开关K11和第三晶体管M13的导通和关断，从而控制第二下拉电路的使能。

在一个实施例中，第一电容C11采用和所述功率管为同类型的功率管，第一功率管来实现，所述第一功率管的源极连接到所述第二下拉电路，所述第一功率管的漏极连接到所述功率管的漏极。所述第一功率管的驱动极和源极短路或者第一功率管的源极连接到参考地。

请继续参考图3所示，功率管驱动电路还包括比较电路，所述比较电路接收功率管M01驱动极电压，第一逻辑电路接收比较器的输出电压，比较电路将功率管M01驱动极电压和第一电压阈值进行比较，当所述功率管驱动极电压低于第一电压阈值时，比较电路的输出翻转，第一逻辑电路控制第三晶体管关断，控制第一开关K11导通，第一晶体管M11导通。

请继续参考图3所示，第二下拉电路还包括第一导通元件，第一导通元件可以用晶体管M14实现，晶体管M14的栅极和漏极相接，晶体管M14的源极连接到第二晶体管M12的漏极，晶体管M14的漏极连接到第二晶体管M12的栅极。晶体管M14接成二极管的形式。在t02～t03区间，晶体管M14作为二极管，把第一晶体管M11的驱动极拉在导通阈值电压附近，因此，在t03时刻，第一晶体管M11能更快导通。参考图4所示，第一导通元件也可以用二极管D11连接在第二晶体管M12的漏极和栅极之间。

请参考图5(a)和图5(b)所示，在一个实施例中，第一下拉电路为第二电阻R12或第七晶体管M17。

请参考图6所示，在一个实施例中，包括第三下拉电路和第一上拉电路，所述第三下拉电路以所述第一电流对所述功率管的驱动极下拉；第一上拉电路接收所述斜率检测电路的输出，当功率管M01的漏源电压随时间的变化率小于第一斜率阈值时，不上拉所述功率管的驱动极；当功率管M01的漏源电压随时间的变化率大于第一斜率阈值时，上拉所述功率管的驱动极。

请继续参考图6所示，所述斜率检测电路为第一电容，所述第三下拉电路为第四电流源I21，第一电流等于第三电流，第四电流源I21的大小等于所述第三电流。

请继续参考图6所示，所述第一上拉电路包括第四晶体管M21和第五晶体管M22，所述第四晶体管M21和所述第五晶体管M22形成镜像电流镜，所述第四晶体管M21和所述第五晶体管M22源极连接到所述功率管M01的驱动极，所述第四晶体管M21的漏极和驱动极相连，并接收所述斜率检测电路的输出电压。当功率管M01关断时，在图1的t01-t02区间，斜率检测电路不上拉第四晶体管M21的漏极，没有电流流过第四晶体管M21和第五晶体管M22，第一上拉电路不上拉功率管的驱动极，第三下拉电流以第一电流下拉功率管的驱动极；在图1的t02-t03区间，功率管M01的漏源电压随时间的变化率大于第一斜率阈值时，斜率检测电路上拉第四晶体管M21的漏极，第一上拉电路上拉功率管M01的驱动极，第三下拉电路下拉功率管M01的驱动极，第三下拉电路下拉电流和第一上拉电路上拉电流之差为第二电流；在图1的t03区间之后，由于功率管M01的漏源电压随时间的变化率小于第一斜率阈值，斜率检测电路不上拉第四晶体管M21的漏极，没有电流流过第四晶体管M21和第五晶体管M22，第一上拉电路不上拉功率管的驱动极，第三下拉电流以第三电流下拉功率管的驱动极，第三电流等于第一电流。

请继续参考图6所示，为了加快在t03之后的区间，且功率管驱动极电压低于第一电压阈值时的关断速度，功率管驱动电路还包括第六晶体管M24，所述功率管的驱动极通过所述第六晶体管M24连接到参考地，当所述功率管驱动极电压低于第一电压阈值时，所述第六晶体管导通。功率管驱动电路还包括比较电路，比较电路接收功率管M01驱动极电压，比较电路将功率管M01驱动极电压和第一电压阈值进行比较，当所述功率管驱动极电压低于第一电压阈值时，比较电路的输出控制第六晶体管导通，从而大大加快功率管M01驱动极下拉速度。

请继续参考图6所示，第一上拉电路还包括第二导通元件和第一限流电路，所述第一限流电路连接到所述第五晶体管M22的漏极，第二导通元件可以用晶体管M23实现，晶体管M23的栅极和漏极相接，晶体管M23的源极连接到晶体管M22的漏极，晶体管M23的漏极连接到晶体管M21的漏极。晶体管M23接成二极管的形式，使得电流镜的栅端不会抬太高，从而当斜率检测电路的输出电流没了的时候，能够更快的关掉上拉电流。第二导通元件也可以用二极管实现，连接在晶体管M22的漏极和晶体管M21的漏极之间。第一限流电路可以电流源或者电阻或者晶体管。

请参考图7所示，为另一种功率管驱动电路的实施例。功率管驱动电路包括第一下拉电路、第二下拉电路和斜率检测电路。斜率检测电路接收功率管M01的漏极电压，第一下拉电路接收斜率检测电路的输出电压，第一下拉电路和第二下拉电路都连接到功率管M01的驱动极和源极。第一下拉电路包括电流源I31，第二下拉电路包括晶体管M31，斜率检测电路的输出连接到晶体管M31的栅极，M31的源极连接到功率管M01的源极，M31的漏极连接到功率管M01的驱动极。

当功率管M01关断时，在图1的t01-t02区间，斜率检测电路输出为低，晶体管M31关断，第一下拉电路下拉功率管的驱动极，第二下拉电路不下拉功率管M01的驱动极；在图1的t02-t03区间，功率管M01的漏源电压随时间的变化率大于第一斜率阈值时，斜率检测电路输出为低，第二下拉电路不下拉功率管M01的驱动极，第一下拉电路下拉功率管的驱动极，下拉电流大小为第二电流；在图1的t03区间之后，由于功率管M01的漏源电压随时间的变化率小于第一斜率阈值，斜率检测电路输出为高，第二下拉电路和第一下拉电路都下拉功率管的驱动极。需要说明的是，在图1的t01-t02区间，和t03区间之后，功率管M01的漏源电压随时间的变化率小于第一斜率阈值，但是在t01-t02区间，斜率检测电路输出为低；在t03区间之后，斜率检测电路输出为高。也就是说，斜率检测电路不光是根据功率管M01的漏源电压，还会根据时序来调节输出。比如，斜率检测电路需要在功率管M01的漏源电压随时间的变化率大于第一斜率阈值，然后再小于第一斜率阈值后，才会输出为高。

本实用新型的另一技术解决方案是，提供一种开关电路，包括上述功率管的驱动电路。

虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (9)

1.一种功率管驱动电路，其特征在于：所述功率管驱动电路包括斜率检测电路、第三下拉电路和第一上拉电路；

功率管关断时，所述功率管驱动电路检测功率管的漏源电压，当所述功率管为N型器件时，

所述斜率检测电路，检测所述功率管的漏源电压时间的变化率；

所述第三下拉电路以第一电流对所述功率管的驱动极下拉；

所述第一上拉电路接收所述斜率检测电路的输出电压，当所述斜率检测电路检测到所述功率管的漏源电压随时间的变化率小于第一斜率阈值时，不上拉所述功率管的驱动极；所述功率管驱动电路以第一电流下拉所述功率管；当所述斜率检测电路检测到所述功率管的漏源电压随时间的变化率大于第一斜率阈值时，所述第一上拉电路上拉所述功率管的驱动极，所述功率管驱动电路以第二电流下拉所述功率管。

2.根据权利要求1所述的功率管驱动电路，其特征在于：所述第一上拉电路包括第四晶体管和第五晶体管，所述第四晶体管和所述第五晶体管源极连接到所述功率管的驱动极，所述第四晶体管的漏极和驱动极相连，并接收所述斜率检测电路的输出电压。

3.根据权利要求2所述的功率管驱动电路，其特征在于：所述第一上拉电路还包括第二导通元件和第一限流电路，所述第一限流电路连接到所述第五晶体管的漏极，所述第二导通元件连接在第四晶体管的漏极和第五晶体管的漏极之间，所述第二导通元件为漏极和驱动极相连接的晶体管或二极管。

4.根据权利要求3所述的功率管驱动电路，其特征在于：所述斜率检测电路为第一电容，所述第三下拉电路为第四电流源。

5.根据权利要求2所述的功率管驱动电路，其特征在于：所述功率管驱动电路包括第六晶体管，所述功率管的驱动极通过所述第六晶体管连接到参考地，当所述功率管驱动极电压低于第一电压阈值时，所述第六晶体管导通。

6.一种功率管驱动电路，其特征在于：所述功率管驱动电路包括斜率检测电路、第一下拉电路和第二下拉电路；

所述斜率检测电路，检测所述功率管的漏源电压时间的变化率；

所述第一下拉电路以第二电流对所述功率管的驱动极下拉；所述第二下拉电路包括下拉开关；

在所述功率管关断期间，当所述斜率检测电路检测到所述功率管的漏源电压随时间的变化率大于第一斜率阈值之后，又小于第一斜率阈值时，所述第二下拉电路的下拉开关导通。

7.根据权利要求6所述的功率管驱动电路，其特征在于：所述第二下拉电路包括第一晶体管、第二晶体管、第三晶体管、第二电流源、第一开关和第一电阻，所述第二电流源和所述第一开关串联，构成第一串联电路，所述第一晶体管的漏极连接到所述功率管的驱动极，所述第二晶体管的漏极连接到所述第一晶体管的驱动极，所述第一串联电路连接到所述第一晶体管的驱动极，所述第二晶体管的驱动极通过所述第一电阻连接到参考地，所述第一晶体管和所述第二晶体管的源极连接到参考地，所述第二晶体管的驱动极接收所述斜率检测电路的输出电压，所述第三晶体管连接到第一晶体管的驱动极和参考地之间，所述第一晶体管为所述下拉开关。

8.根据权利要求7所述的功率管驱动电路，其特征在于：所述第二下拉电路还包括第一导通元件，所述第一导通元件连接在第二晶体管的驱动极和漏极之间，所述第一导通元件为漏极和驱动极相连接的晶体管或二极管。

9.一种开关电路，其特征在于：包括如权利要求1～5任意一项所述的功率管驱动电路。

Images