CN211554109U

CN211554109U - 一种滞回信号检测电路

Info

Publication number: CN211554109U
Application number: CN201922079142.2U
Authority: CN
Inventors: 邹亮
Original assignee: Zhuhai Fudan Innovation Research Institute
Current assignee: Zhuhai Fudan Innovation Research Institute
Priority date: 2019-11-27
Filing date: 2019-11-27
Publication date: 2020-09-22
Anticipated expiration: 2029-11-27

Abstract

本实用新型公开了一种滞回信号检测电路，包括：第一MOS管、第二MOS管、反相器INV1、反相器INV2和反相器INV3，第一MOS管的栅极连接输入端，第一MOS管的漏极依次通过反相器INV1、反相器INV2、反相器INV3与输出端相连；第一MOS管的源极与第二MOS管的漏极相连，第二MOS管的栅极连接在反相器INV1与反相器INV2之间；第二MOS管的源极和漏极之间连接有电阻R1。本实用新型不仅滞回电压可以通过电流及电阻值进行调整，较为灵活，而且滞回电压不会随电源电压变化而变化。

Description

一种滞回信号检测电路

技术领域

本实用新型涉及逻辑信号检测技术领域，更具体的说是涉及一种滞回信号检测电路。

背景技术

检测电路用于芯片输入电压信号的检测，传统的带滞回的逻辑信号检测电路如图1所示，检测电路的滞回电压不能灵活调整，且上下限电压及滞回电压都会随电源电压变化而变化。

因此，如何提供一种滞回电压可灵活调整的滞回信号检测电路成为了本领域技术人员亟需解决的问题。

实用新型内容

有鉴于此，本实用新型提供了一种滞回信号检测电路，不仅滞回电压可以通过电流及电阻值进行调整，较为灵活，而且滞回电压不会随电源电压变化而变化。

为了实现上述目的，本实用新型采用如下技术方案：

一种滞回信号检测电路，包括：第一MOS管、第二MOS管、反相器INV1、反相器INV2和反相器INV3，其中，所述第一MOS管的栅极连接输入端，所述第一MOS管的漏极依次通过所述反相器INV1、所述反相器INV2、所述反相器INV3与输出端相连；所述第一MOS管的源极与所述第二MOS管的漏极相连，所述第二MOS管的栅极连接在所述反相器INV1与所述反相器INV2之间；所述第二MOS管的源极和漏极之间连接有电阻R1。

优选的，所述反相器INV1、反相器INV2和反相器INV3的一端连接电源 VDD，另一端连接电源VSS。

优选的，所述第一MOS管与输入端之间设置有电阻R2。

优选的，所述第一MOS管采用N型MOS管M1，所述第二MOS管采用N 型MOS管M2。

优选的，所述N型MOS管M1的栅极连接输入端，所述N型MOS管M1 的漏极分别与所述反相器INV1、电源VDD相连，所述反相器INV1依次通过所述反相器INV2、所述反相器INV3与输出端相连；所述N型MOS管M1的源极与所述N型MOS管M2的漏极相连，所述N型MOS管M2的栅极连接在所述反相器INV1与所述反相器INV2之间，所述N型MOS管M2的源极连接电源VSS；所述N型MOS管M2的源极和漏极之间连接有电阻R1。

优选的，所述第一MOS管采用P型MOS管M3，所述第二MOS管采用P 型MOS管M4。

优选的，所述P型MOS管M3的栅极连接输入端，所述P型MOS管M3 的漏极分别与所述反相器INV1、电源VSS相连，所述反相器INV1依次通过所述反相器INV2、所述反相器INV3与输出端相连；所述P型MOS管M3的源极与所述P型MOS管M4的漏极相连，所述P型MOS管M4的栅极连接在所述反相器INV1与所述反相器INV2之间，所述P型MOS管M4的源极连接电源 VDD；所述P型MOS管M4的源极和漏极之间连接有电阻R1。

本实用新型的有益效果在于：

本实用新型电路简单，易于实现，可以用于芯片输入电压信号的检测，在检测电路中加入滞回，可以有效的去除输入信号中噪声抖动，引起的输出信号的毛刺。另外，本实用新型的滞回电压可以通过电流及电阻值进行调整，较为灵活，滞回电压不会随电源电压变化而变化。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1附图为传统的带滞回的逻辑信号检测电路。

图2附图为本实用新型N型MOS实现电路。

图3附图为本实用新型P型MOS实现电路。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅附图2-3，本实用新型提供了一种滞回信号检测电路，包括：第一 MOS管、第二MOS管、反相器INV1、反相器INV2和反相器INV3，其中，第一MOS管的栅极连接输入端，第一MOS管的漏极依次通过反相器INV1、反相器INV2、反相器INV3与输出端相连；第一MOS管的源极与第二MOS管的漏极相连，第二MOS管的栅极连接在反相器INV1与反相器INV2之间；第二MOS 管的源极和漏极之间连接有电阻R1。反相器INV1、反相器INV2和反相器INV3 的一端连接电源VDD，另一端连接电源VSS。

在另一种实施例中，第一MOS管与输入端之间设置有电阻R2。电阻R2的设置用于ESD保护。

在另一种实施例中，参阅附图2，第一MOS管采用N型MOS管M1，第二MOS管采用N型MOS管M2。N型MOS管M1的栅极连接输入端，N型 MOS管M1的漏极分别与反相器INV1、电源VDD相连，电源VDD与N型 MOS管M1的漏极间设置有电流源，反相器INV1依次通过反相器INV2、反相器INV3与输出端相连；N型MOS管M1的源极与N型MOS管M2的漏极相连，N型MOS管M2的栅极连接在反相器INV1与反相器INV2之间，N型MOS 管M2的源极连接电源VSS；N型MOS管M2的源极和漏极之间连接有电阻 R1。

输入端Vin电压从低到高的检测：

输入端Vin为电压为VSS时，N型MOS管M1关断，node1电压为VDD，经过反相器INV1，node2为VSS，所以N型MOS管M2处于关断状态，输出端Vout电压为VSS。当输入端Vin从低到高变化时，若Vth为N型MOS管 M1阈值电压，Vsat为N型MOS管M1电流为I时的过驱动电压，当输入端Vin 电压达到并超过Vth+Vsat+I*R1时，node1电压从VDD变为很低的电压，经过反相器INV1放大，node2电压升高到VDD，输出端Vout电压也翻转到VDD，此时检测到输入电压的上升沿变化。N型MOS管M2进入导通的状态。

输入端Vin从高到低的检测：

假设N型MOS管M1与N型MOS管M2的导通压降可以忽略，当输入端Vin减小到并低于Vth+Vsat时，node1电压从VSS升高到VDD，经过反相器INV1 放大，node2电压降低到VSS，输出端Vout电压也翻转到VSS，此时检测到输入电压的下降沿变化。N型MOS管M2进入关断的状态。

综上所述，输入信号电压检测的上限电压为Vth+Vsat+I*R1，下限电压为 Vth+Vsat，滞回电压为I*R1。可以调节I及电阻R1的值来调节滞回电压。

本实用新型采用N型管M1和N型MOS管M2的实现电路，上下限电压到地的压差不会随电源电压变化而变化。

在另一种实施例中，参阅附图3，第一MOS管采用P型MOS管M3，第二 MOS管采用P型MOS管M4。P型MOS管M3的栅极连接输入端，P型MOS 管M3的漏极分别与反相器INV1、电源VSS相连，电源VSS与P型MOS管 M3的漏极间设置有电流源，反相器INV1依次通过反相器INV2、反相器INV3 与输出端相连；P型MOS管M3的源极与P型MOS管M4的漏极相连，P型 MOS管M4的栅极连接在反相器INV1与反相器INV2之间，P型MOS管M4 的源极连接电源VDD；P型MOS管M4的源极和漏极之间连接有电阻R1。

输入端Vin电压从低到高的检测：

输入端Vin为电压为VSS时，P型MOS管M3导通，node1电压为VDD，经过反相器INV1，node2为VSS，所以P型MOS管M4处于导通状态，输出端Vout电压为VSS。当输入端Vin从低到高变化时，若Vth为P型MOS管M3 阈值电压，Vsat为P型MOS管M3电流为I时的过驱动电压，当输入端Vin电压达到并超过Vth+Vsat+I*R1时，node1电压从VDD变为很低的电压，经过反相器INV1放大，node2电压升高到VDD,输出端Vout电压也翻转到VDD，此时检测到输入电压的上升沿变化。P型MOS管M4进入导通的状态。

输入端Vin从高到低的检测：

假设P型MOS管M3与P型MOS管M4的导通压降可以忽略，当输入端 Vin减小到并低于Vth+Vsat时，node1电压从VSS升高到VDD，经过反相器INV1 放大，node2电压降低到VSS，输出端Vout电压也翻转到VSS，此时检测到输入电压的下降沿变化。P型MOS管M4进入关断的状态。

本实用新型采用P型MOS管M3和P型MOS管M4的实现电路，上下限电压到电源的压差不会随电源电压变化而变化。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种滞回信号检测电路，其特征在于，包括：第一MOS管、第二MOS管、反相器INV1、反相器INV2和反相器INV3，其中，所述第一MOS管的栅极连接输入端，所述第一MOS管的漏极依次通过所述反相器INV1、所述反相器INV2、所述反相器INV3与输出端相连；所述第一MOS管的源极与所述第二MOS管的漏极相连，所述第二MOS管的栅极连接在所述反相器INV1与所述反相器INV2之间；所述第二MOS管的源极和漏极之间连接有电阻R1。

2.根据权利要求1所述的一种滞回信号检测电路，其特征在于，所述反相器INV1、反相器INV2和反相器INV3的一端连接电源VDD，另一端连接电源VSS。

3.根据权利要求2所述的一种滞回信号检测电路，其特征在于，所述第一MOS管与输入端之间设置有电阻R2。

4.根据权利要求3所述的一种滞回信号检测电路，其特征在于，所述第一MOS管采用N型MOS管M1，所述第二MOS管采用N型MOS管M2。

5.根据权利要求4所述的一种滞回信号检测电路，其特征在于，所述N型MOS管M1的栅极连接输入端，所述N型MOS管M1的漏极分别与所述反相器INV1、电源VDD相连，所述反相器INV1依次通过所述反相器INV2、所述反相器INV3与输出端相连；所述N型MOS管M1的源极与所述N型MOS管M2的漏极相连，所述N型MOS管M2的栅极连接在所述反相器INV1与所述反相器INV2之间，所述N型MOS管M2的源极连接电源VSS；所述N型MOS管M2的源极和漏极之间连接有电阻R1。

6.根据权利要求3所述的一种滞回信号检测电路，其特征在于，所述第一MOS管采用P型MOS管M3，所述第二MOS管采用P型MOS管M4。

7.根据权利要求6所述的一种滞回信号检测电路，其特征在于，所述P型MOS管M3的栅极连接输入端，所述P型MOS管M3的漏极分别与所述反相器INV1、电源VSS相连，所述反相器INV1依次通过所述反相器INV2、所述反相器INV3与输出端相连；所述P型MOS管M3的源极与所述P型MOS管M4的漏极相连，所述P型MOS管M4的栅极连接在所述反相器INV1与所述反相器INV2之间，所述P型MOS管M4的源极连接电源VDD；所述P型MOS管M4的源极和漏极之间连接有电阻R1。