[go: up one dir, main page]

CN211531426U - 一种电路板 - Google Patents

一种电路板 Download PDF

Info

Publication number
CN211531426U
CN211531426U CN202020308300.7U CN202020308300U CN211531426U CN 211531426 U CN211531426 U CN 211531426U CN 202020308300 U CN202020308300 U CN 202020308300U CN 211531426 U CN211531426 U CN 211531426U
Authority
CN
China
Prior art keywords
conductive
distance
conductive layer
circuit board
reference ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020308300.7U
Other languages
English (en)
Inventor
杨勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Qinheng Microelectronics Co Ltd
Original Assignee
Nanjing Qinheng Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Qinheng Microelectronics Co Ltd filed Critical Nanjing Qinheng Microelectronics Co Ltd
Priority to CN202020308300.7U priority Critical patent/CN211531426U/zh
Application granted granted Critical
Publication of CN211531426U publication Critical patent/CN211531426U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本实用新型公开了一种电路板，包括第一导电层，所述第一导电层包括第一导电部、第二导电部及共面参考地，第一导电部与第二导电部连接，第一导电部与共面参考地的间距为第一距离，第二导电部与共面参考地的间距为第二距离，所述第一导电部的宽度大于第二导电部的宽度，第一距离大于第二距离。本实用新型提供一种电路板，通过改变焊盘至共面参考地的距离，使焊盘至共面参考地的间距大于走线至共面参考地的间距，从而减少焊盘与走线的阻抗差距，甚至使电路板各处阻抗连续，并达到理想阻抗值。

Description

一种电路板
技术领域
本实用新型涉及电路板结构设计，尤其涉及一种阻抗连续的电路板。
背景技术
在电路板中，走线中间经常需要串接一些元器件，如电感、电容、射频连接器底座等。而这些元器件的焊盘比走线宽很多，这会导致阻抗不连续，尤其对于射频电路来说，严重影响射频信号传输的效率。目前的做法是，电路板走线与焊盘连接处进行平滑过渡，但焊盘处的阻抗一定不等于理想的50欧姆或者75欧姆，所以现有方案没有从根本上解决走线阻抗控制和连续性问题。
发明内容
发明目的：为了解决现有技术中电路板上走线阻抗不连续的问题，本实用新型提供一种电路板。
技术方案：一种电路板，包括第一导电层，所述第一导电层包括第一导电部、第二导电部及共面参考地，第一导电部与第二导电部连接，第一导电部与共面参考地的间距为第一距离，第二导电部与共面参考地的间距为第二距离，所述第一导电部的宽度大于第二导电部的宽度，第一距离大于第二距离。
进一步地，所述第一导电部为焊盘。
进一步地，所述第二导电部为走线。
进一步地，第一导电部或第二导电部至共面参考地的间距、第一导电部或第二导电部的宽度及阻抗之间具有以下关系：
Figure BDA0002409024140000011
Figure BDA0002409024140000012
Figure BDA0002409024140000013
Figure BDA0002409024140000014
Figure BDA0002409024140000015
Figure BDA0002409024140000016
Figure BDA0002409024140000021
Figure BDA0002409024140000022
Figure BDA0002409024140000023
Figure BDA0002409024140000024
Figure BDA0002409024140000025
其中，Z0为阻抗值；S为第一导电部或第二导电部至共面参考地的间距；W为第一导电部或第二导电部的宽度；T为第一导电部或第二导电部的厚度；Er为导电层下方介质的介电常数；H为导电层下方介质的厚度，K(x)为第一类完全椭圆积分；ET、E、WT、ST、x1、x1'、x2、x2'均为中间变量。
进一步地，还包括第二导电层和第三导电层，第一导电层、第二导电层及第三导电层从上到下依次排列，第二导电层位于第一导电部下方的部分挖空，第三导电层位于第一导电部下方的部分覆盖导电材料；第二导电层位于第二导电部下方的部分覆盖导电材料。
进一步地，所述第一导电层、第二导电层、第三导电层之间均有绝缘介质填充。
进一步地，第一导电部的宽度、第一导电部与共面参考地的间距、第一导电层与第三导电层之间的间距与第一导电部的阻抗之间存在以下关系：
Figure BDA0002409024140000026
其中，Z0为第一导电部的阻抗；K(x)为第一类完全椭圆积分；E为中间变量；
Figure BDA0002409024140000027
Figure BDA0002409024140000028
Figure BDA0002409024140000029
Figure BDA0002409024140000031
其中，W为第一导电部的宽度；S为第一导电部与共面参考地的间距；H为第一导电层与第三导电层的间距。
进一步地，所述电路板为射频电路板或高速数字信号电路板。
有益效果：本实用新型提供一种电路板，通过改变焊盘至共面参考地的距离，使焊盘至共面参考地的间距大于走线至共面参考地的间距，从而减少焊盘与走线的阻抗差距，甚至使电路板各处阻抗连续，并达到理想阻抗值，可以显著提高信号传输的效率。
附图说明
图1为实施例一电路板的第一导电层的结构示意图；
图2为实施例二电路板的结构示意图；
图3为实施例二电路板的剖面图。
具体实施方式
下面结合附图和具体实施例对本实用新型做进一步解释说明。
实施例一：
本实施例以射频信号走线为50欧姆的射频电路板为例，但该方案适用的电路板其阻抗值不限于50欧姆，也不限于射频电路板，如也可用于高速数字信号电路板等。如图1所示，该电路板包括第一导电层1，所述第一导电层1包括第一导电部、第二导电部及共面参考地7，本实施例中的第一导电部为焊盘5，第二导电部为走线6，但不限于焊盘5和走线6；焊盘5与走线6连接，焊盘5与共面参考地7的间距为第一距离，走线6与共面参考地7的间距为第二距离，所述焊盘5的宽度大于走线6的宽度，第一距离大于第二距离。
焊盘5或走线6至共面参考地的间距S、焊盘5或走线6的宽度W及其阻抗Z0之间具有以下关系：
Figure BDA0002409024140000032
Figure BDA0002409024140000033
Figure BDA0002409024140000034
Figure BDA0002409024140000041
Figure BDA0002409024140000042
Figure BDA0002409024140000043
Figure BDA0002409024140000044
Figure BDA0002409024140000045
Figure BDA0002409024140000046
Figure BDA0002409024140000047
Figure BDA0002409024140000048
其中，Z0为阻抗值；S为第一导电部或第二导电部至共面参考地的间距；W为第一导电部或第二导电部的宽度；T为第一导电部或第二导电部的厚度；Er为导电层下方介质的介电常数；H为第一导电层下方介质的厚度，K(x)为第一类完全椭圆积分；ET、E、WT、ST、x1、x1'、x2、x2'均为中间变量。
基于上述关系可知，若想保持理想的阻抗值，如50欧姆，宽度越大的导电部，也需要其与共面参考地的间距更大。所以，对于焊盘比走线宽的情况，焊盘至共面参考地的间距也需要大于走线至共面参考地的间距，才能减少二者的阻抗差距，甚至实现阻抗连续。再根据目标阻抗值，分别设定各参数的尺寸，即可实现达到理想阻抗值的效果。
实施例二：
因为在实际电路板中，焊盘5与共面参考地7的间距、走线6与共面参考地7的间距会有所限制，所以有时若需要达到理想阻抗值，仅靠改变与共面参考地7的间距不足以达到较好的效果。本实施例在实施例一的基础上进行进一步地改进，尤其适合多层电路板的设计。
如图2所示，一种电路板，包括第一导电层1、第二导电层2、第三导电层3、第四导电层4，各导电层之间均有绝缘介质填充。第一导电层1、第二导电层2、第三导电层3及第四导电层4从上到下依次排列，所述第一导电层1包括焊盘5、走线6及共面参考地7；焊盘5与走线6连接，焊盘5与共面参考地7的间距为第一距离，走线6与共面参考地7的间距为第二距离，所述焊盘5的宽度大于走线6的宽度，第一距离大于第二距离。第二导电层2位于焊盘5下方的部分挖空，留出挖孔区域8，第三导电层3位于焊盘5下方的部分覆盖导电材料；第二导电层2位于走线6下方的部分覆盖导电材料。
因为焊盘5和走线6使用不同的参考地，即二者到各自的参考地之间的距离不等。当焊盘5的宽度大于走线6时，焊盘5距离参考地的距离更远，以减少焊盘5与走线6的阻抗差，甚至使焊盘5与走线6的阻抗一致，从而实现电路板阻抗的连续。如果走线6的宽度大于焊盘5，就需要把走线下方的第二导电层挖空，起到一样的效果。第一导电层1上不限于焊盘5和走线6，只要是宽度不同的导电结构都可以通过该方法解决阻抗不连续的问题。
在阻抗已知的情况下，根据焊盘5的宽度、焊盘5与共面参考地7的间距可以确定第一导电层1与第三导电层3之间的距离。焊盘5的宽度、焊盘5与共面参考地7的间距、第一导电层1与第三导电层3之间的间距与焊盘的阻抗之间存在以下关系：
Figure BDA0002409024140000051
其中，Z0为焊盘的阻抗；K(x)为第一类完全椭圆积分；E为中间变量；
Figure BDA0002409024140000052
Figure BDA0002409024140000053
Figure BDA0002409024140000054
Figure BDA0002409024140000055
其中，W为焊盘的宽度；S为焊盘与共面参考地的间距；H为第一导电层与第三导电层的间距。
该实施例中的第四导电层4在本方案中并没有起到作用，所以本方案至少需要三个导电层，因四层板较三层板常见，因此以四层板举例。不过如果H计算出的数值较大，大于两层基板的厚度，可以将第三导电层3位于焊盘5下方的部分也挖去，使第四导电层4作为焊盘的参考地，以起到更好的效果。

Claims (8)

1.一种电路板，其特征在于，包括第一导电层，所述第一导电层包括第一导电部、第二导电部及共面参考地，第一导电部与第二导电部连接，第一导电部与共面参考地的间距为第一距离，第二导电部与共面参考地的间距为第二距离，所述第一导电部的宽度大于第二导电部的宽度，第一距离大于第二距离。
2.根据权利要求1所述的电路板，其特征在于，所述第一导电部为焊盘。
3.根据权利要求1或2所述的电路板，其特征在于，所述第二导电部为走线。
4.根据权利要求1或2所述的电路板，其特征在于，第一导电部或第二导电部至共面参考地的间距、第一导电部或第二导电部的宽度及阻抗之间具有以下关系：
Figure DEST_PATH_FDA0002605834050000011
Figure DEST_PATH_FDA0002605834050000012
Figure DEST_PATH_FDA0002605834050000013
Figure DEST_PATH_FDA0002605834050000014
Figure DEST_PATH_FDA0002605834050000015
Figure DEST_PATH_FDA0002605834050000016
Figure DEST_PATH_FDA0002605834050000017
Figure DEST_PATH_FDA0002605834050000018
Figure DEST_PATH_FDA0002605834050000019
Figure DEST_PATH_FDA00026058340500000110
Figure DEST_PATH_FDA00026058340500000111
其中，Z0为阻抗值；S为第一导电部或第二导电部至共面参考地的间距；W为第一导电部或第二导电部的宽度；T为第一导电部或第二导电部的厚度；Er为导电层下方介质的介电常数；H为导电层下方介质的厚度；K(x)为第一类完全椭圆积分；ET、E、WT、ST、x1、x1'、x2、x2'均为中间变量。
5.根据权利要求1或2所述的电路板，其特征在于，还包括第二导电层和第三导电层，第一导电层、第二导电层及第三导电层从上到下依次排列，第二导电层位于第一导电部下方的部分挖空，第三导电层位于第一导电部下方的部分覆盖导电材料；第二导电层位于第二导电部下方的部分覆盖导电材料。
6.根据权利要求5所述的电路板，其特征在于，所述第一导电层、第二导电层、第三导电层之间均有绝缘介质填充。
7.根据权利要求5所述的电路板，其特征在于，第一导电部的宽度、第一导电部与共面参考地的间距、第一导电层与第三导电层之间的间距与第一导电部的阻抗值之间存在以下关系：
Figure DEST_PATH_FDA0002605834050000021
其中，Z0为阻抗值；K(x)为第一类完全椭圆积分；E为中间变量；
Figure DEST_PATH_FDA0002605834050000022
Figure DEST_PATH_FDA0002605834050000023
Figure DEST_PATH_FDA0002605834050000024
Figure DEST_PATH_FDA0002605834050000025
Figure DEST_PATH_FDA0002605834050000026
其中，W为第一导电部的宽度；S为第一导电部与共面参考地的间距；H为第一导电层与第三导电层的间距。
8.根据权利要求1或2所述的电路板，其特征在于，所述电路板为射频电路板或高速数字信号电路板。
CN202020308300.7U 2020-03-12 2020-03-12 一种电路板 Active CN211531426U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020308300.7U CN211531426U (zh) 2020-03-12 2020-03-12 一种电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020308300.7U CN211531426U (zh) 2020-03-12 2020-03-12 一种电路板

Publications (1)

Publication Number Publication Date
CN211531426U true CN211531426U (zh) 2020-09-18

Family

ID=72460195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020308300.7U Active CN211531426U (zh) 2020-03-12 2020-03-12 一种电路板

Country Status (1)

Country Link
CN (1) CN211531426U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113286415A (zh) * 2021-05-14 2021-08-20 宇龙计算机通信科技(深圳)有限公司 一种层叠pcb板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113286415A (zh) * 2021-05-14 2021-08-20 宇龙计算机通信科技(深圳)有限公司 一种层叠pcb板及其制备方法

Similar Documents

Publication Publication Date Title
JP6302871B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
JP5384947B2 (ja) 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造
US8049118B2 (en) Printed circuit board
CN102238810B (zh) 印刷电路板及其布线方法
WO2009028108A1 (en) Multi-layer substrate
CN105578714A (zh) 一种多层高速pcb的新型叠层结构及信号过孔优化方法
JPH0637416A (ja) プリント配線板
US20050083147A1 (en) Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane
US20140167886A1 (en) Plating Stub Resonance Shift with Filter Stub Design Methodology
CN211531426U (zh) 一种电路板
CN113891576B (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备
US7307492B2 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
JP2008205099A (ja) 多層配線基板
CN211429633U (zh) 一种多层电路板
US10129974B2 (en) Multi-layer circuit structure
CN110719689A (zh) 线路板及其布线方法
CN201657491U (zh) 线路板
JP2009088063A (ja) 半導体装置およびその設計方法
CN101448373B (zh) 电磁能隙架构的改良方法与应用此方法的多层板架构
CN203015272U (zh) 印制电路板
CN107690606A (zh) 云台、拍摄设备和无人飞行器
CN202310280U (zh) 两层印制电路板及移动通信终端
CN215499727U (zh) 一种电路板
CN106028622B (zh) 一种可提高传输线阻抗连续性的印刷电路板及其生产方法
JP2904135B2 (ja) プリント配線板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant