CN211529933U - Sip封装组件及其芯片 - Google Patents

Abstract

本实用新型公开了一种SIP封装组件及其芯片，属于半导体封装技术领域，包括芯片组、无源元件、塑封层、布线层、介电层、金属凸块和焊接球，所述塑封层包覆有芯片组和无源元件，所述芯片组的一有源面裸露于塑封层一侧面，所述芯片组包括至少2个芯片，所述芯片通过排列组合连接以优化芯片封装密度；所述塑封层一侧面设有涂抹介电层的布线层，所述介电层设有导电通孔，所述导电通孔上设有金属凸块，所述金属凸块与芯片电连接，所述布线层一侧设有焊接区，所述布线层与导电通孔、焊接区电连接。本实用新型通过将多个芯片以不同需求方式的排列组合进行封装形成SIP芯片，进一步提高芯片布置的功能密度，以满足微小产品对芯片体积的需求。

Description

SIP封装组件及其芯片

技术领域

本实用新型属于半导体封装技术领域，尤其涉及一种SIP封装组件及其芯片。

背景技术

随着社会信息化不断进步，半导体广泛应用于各种电子产品中，例如个人计算机、手机、数字相机和其它电子设备。当前的电子工业对产品的集成度要求越来越高，单一结构功能的芯片封装已无法满足微小电子产品需求，在较小面积上整合多种功能芯片的组合封装，意味着对芯片的功能密度要求的提高，这对电子封装技术提出更多的挑战。

实用新型内容

本实用新型提供一种SIP封装组件及其芯片，旨在解决单一结构的芯片封装，形成多样化芯片封装结构，以满足不同电子产品的结构需求。

为实现上述目的，本实用新型提供如下技术方案：

一种SIP封装组件，包括芯片组、无源元件、塑封层、布线层、介电层、金属凸块和焊接球，所述塑封层包覆有芯片组和无源元件，所述芯片组的一有源面裸露于塑封层一侧面，所述芯片组包括至少2个芯片，所述芯片通过排列组合连接以优化芯片封装密度；所述塑封层一侧面设有布线层，所述布线层与塑封层之间设有介电层，所述介电层设有导电通孔，所述导电通孔上设有金属凸块，所述金属凸块与芯片电连接，所述布线层与导电通孔电连接，所述布线层一侧设有焊接区，所述焊接区上设有连接布线层的焊接球。

优选地，所述芯片的排列包括平面并排排列及/或立体叠加排列，所述芯片的平面并排排列及立体叠加排列采用线键合连接，线键合通过一金属引线将所述金属凸块与芯片相连接。

优选地，所述芯片的立体叠加排列包括斜向阶梯叠加排列、水平交错叠加排列和金字塔形叠加排列。

优选地，所述芯片的平面并排排列还可以采用覆晶接合连接，所述覆晶接合连接为所述芯片的有源面与布线层电连接。

优选地，所述布线层为至少1层。

一种SIP芯片，所述SIP芯片包含如上任意一项所述SIP封装组件的封装。

优选地，所述SIP芯片为封装后的运算芯片，将具有相同结构的若干个所述算力芯片设置于同一算力板上。

本实用新型与现有技术相比具有以下有益效果：

本实用新型提供一种SIP封装组件及其芯片，通过将多个芯片以不同需求方式的排列组合进行封装，形成多功能的SIP芯片，进一步提高芯片在较小面积布置的功能密度，以满足微小产品对芯片体积的需求。

为更清楚地阐述本实用新型的结构特征和功效，下面结合附图与具体实施例来对本实用新型进行详细说明。

附图说明

图1为本实用新型SIP封装组件的总体结构示意图；

图2为本实用新型SIP封装组件单个结构示意图；

图3为本实用新型SIP封装组件的芯片排列结构示意图；

图4为本实用新型SIP封装组件的覆晶接合结构示意图；

图5为本实用新型SIP芯片的示意图；

附图标记：1、芯片组；101、芯片；2、无源元件；3、塑封层；4、布线层；5、介电层；6、金属凸块；7、焊接球；8、导电通孔；9、金属引线；10、运算芯片；11、算力板。

具体实施方式

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本实用新型实施例提供了一种SIP封装组件，参考图1-2所示，一种SIP封装组件，包括芯片组1、无源元件2、塑封层3、布线层4、介电层5、金属凸块6和焊接球7，所述塑封层3包覆有芯片组1和无源元件2，所述芯片组1的一有源面裸露于塑封层3一侧面，所述芯片组1包括至少2个芯片101，所述芯片101通过排列组合连接以优化芯片101封装密度；所述塑封层3一侧面设有布线层4，所述布线层4与塑封层3之间设有介电层5，所述介电层5设有导电通孔8，所述导电通孔8上设有金属凸块6，所述金属凸块6与芯片101电连接，所述布线层4与导电通孔8电连接，所述布线层4一侧设有焊接区，所述焊接区上设有连接布线层4的焊接球7。

本实施例中，SIP中文为系统级封装(英文为System In a Package)，将多个具有不同功能的芯片101和无源元件2组装到一起，实现具有一定功能的单个标准封装件。

本实施例中的芯片101包括但不限于处理器、存储器的功能芯片以及高频芯片(例如RF射频芯片、GPS定位芯片、DRAM存储芯片、WiFi芯片或蓝牙芯片等)。芯片组1可以是多个相同或不同的芯片101按预先设定的排列组合进行布置，以均匀分布并提高单位面积的芯片功能密度为准，满足不同微小产品的需求，例如个人计算机、手机、数字相机和其它电子设备。

无源元件2，即被动电子元件，在不需要外加电源的条件下，就可以显示其特性的电子元件。例如电阻、电容、电感、光学器件、巴伦、滤波器等。

具体的，获取一涂抹键合胶的载板，将预先制定的芯片101和无源元件2安装在载板上进行灌胶塑封，冷却固化后除去载板及键合胶，芯片101和无源元件2包覆在塑封层3内，其中，位于底部的芯片101的有源面裸露于塑封层3一侧面，多个芯片101的组合封装形成芯片组1，在一定面积上(如载板大小)安装尽可能安装电子产品所需的功能芯片101及无源元件2，通过排列组合连接优化芯片101封装密度，以提高封装芯片的性能结构。更具体的，在塑封层3一侧还设置有布线层4，布线层4为至少1层，布线层4与塑封层3之间设有介电层5，介电层5设有与布线层4电连接的导电通孔8，布线层4一侧还设有连接该布线层4的焊接球7，以形成封装的芯片单体。

需要说明的是，在安装芯片101和无源元件2过程中，也安装有金属凸块6，金属凸块6预设在导电通孔8上端，并与导电通孔8电连接，芯片101通过金属引线9与金属凸块6相连接以实现电信号连接。

进一步地，所述芯片101的排列包括平面并排排列及/或立体叠加排列，所述芯片101的平面并排排列及立体叠加排列采用线键合连接，线键合通过一金属引线9将所述金属凸块6与芯片101相连接。

本实施例中，基于SIP芯片101封装设计，芯片101可采用平面并排排列或立体叠加排列，或者两者并行设计，其封装内的芯片101连接方式采用线键合连接，即通过金属引线9将芯片101与金属凸块6相连接。

平面并排排列指单个裸晶芯片101的设置安装，裸晶芯片101的连接方式采用线键合连接或者覆晶接合连接，其中，参考图4所示，覆晶接合连接是将芯片101的有源面通过导电通孔8与布线层4电连接。

立体叠加排列指多个裸晶芯片101按预设的排列规则叠加在一起，以形成具有更加完整性能的芯片功能需求，在微小固定的面积上整合更多芯片功能，提高芯片的功能密度，或者相同芯片101的功能密度下缩小面积，进而使封装芯片更加微小化，满足更多微小产品的需求。

在一个实施例中，参考图3所示，芯片101的立体叠加排列包括斜向阶梯叠加排列、水平交错叠加排列和金字塔形叠加排列。

斜向阶梯叠加排列，参考图3(A)所示，将相同大小的芯片101按一定角度(例如45度)排列，形成具有阶梯式的叠加，以便更好的整合芯片封装空间。

水平交错叠加排列，参考图3(B)所示，将相同大小的芯片101在水平方向反向错开一定距离(例如1mm)的排列，形成具有交错式的叠加，以便更好的整合芯片封装空间。

金字塔形叠加排列，参考图3(C)所示，将不同大小或功能的芯片101，由大到小一层一层叠加，形成金字塔形的排列，以便更好的整合芯片101封装空间，例如处理器芯片设置在底层，存储卡芯片叠加在中层，WiFi芯片设置在顶层。

需要说明的是，上述斜向阶梯叠加排列、水平交错叠加排列和金字塔形叠加排列包括但不限于按芯片101的大小和功能排列，还可以是根据芯片101的形状、结构、及其它芯片101要素。

此外，参考图5所示，为实现上述目的，本实用新型还提供一种SIP芯片，所述SIP芯片包含如上任意一项所述SIP封装组件的封装。

本实施例中对芯片101类型不做限定。例如，封装后的芯片101可以为运算芯片10，将具有相同结构的多个运算芯片10设置于同一算力板11上。

应理解，对于传统计算机而言，一片印刷电路板(英文为Printed Circuit Board，简称PCB)上仅放置一个计算处理器芯片，例如中央处理器(英文为Central ProcessingUnit，简称CPU)或者图形处理单元(英文为Graphic Processing Unit，简称GPU)等。而对于采用运算芯片10的产品来说，一片算力板11(简称PCB)上往往会密集地放置多个结构相同的运算芯片10(称为计算处理器芯片)。并且，在这些运算芯片10中，至少两个运算芯片10会通过串联的方式连接在一起。

以上结合具体实施例描述了本实用新型的技术原理，仅是本实用新型的优选实施方式。本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式，这些方式都将落入本实用新型的保护范围之内。

Claims (7)

1.一种SIP封装组件，其特征在于，包括芯片组、无源元件、塑封层、布线层、介电层、金属凸块和焊接球，所述塑封层包覆有芯片组和无源元件，所述芯片组的一有源面裸露于塑封层一侧面，所述芯片组包括至少2个芯片，所述芯片通过排列组合连接以优化芯片封装密度；所述塑封层一侧面设有布线层，所述布线层与塑封层之间设有介电层，所述介电层设有导电通孔，所述导电通孔上设有金属凸块，所述金属凸块与芯片电连接，所述布线层与导电通孔电连接，所述布线层一侧设有焊接区，所述焊接区上设有连接布线层的焊接球。

2.根据权利要求1所述的SIP封装组件，其特征在于，所述芯片的排列包括平面并排排列及/或立体叠加排列，所述芯片的平面并排排列及立体叠加排列采用线键合连接，线键合通过一金属引线将所述金属凸块与芯片相连接。

3.根据权利要求2所述的SIP封装组件，其特征在于，所述芯片的立体叠加排列包括斜向阶梯叠加排列、水平交错叠加排列和金字塔形叠加排列。

4.根据权利要求2所述的SIP封装组件，其特征在于，所述芯片的平面并排排列还可以采用覆晶接合连接，所述覆晶接合连接为所述芯片的有源面与布线层电连接。

5.根据权利要求1所述的SIP封装组件，其特征在于，所述布线层为至少1层。

6.一种SIP芯片，其特征在于，所述SIP芯片包含如权利要求1-5中任意一项所述SIP封装组件的封装。

7.根据权利要求6所述的SIP芯片，其特征在于，所述SIP芯片为封装后的运算芯片，将具有相同结构的若干个所述运算芯片设置于同一算力板上。

Images