CN211207228U - 一种自适应匹配lpddr4内存条和ddr4内存条的装置 - Google Patents
一种自适应匹配lpddr4内存条和ddr4内存条的装置 Download PDFInfo
- Publication number
- CN211207228U CN211207228U CN201921889010.XU CN201921889010U CN211207228U CN 211207228 U CN211207228 U CN 211207228U CN 201921889010 U CN201921889010 U CN 201921889010U CN 211207228 U CN211207228 U CN 211207228U
- Authority
- CN
- China
- Prior art keywords
- resistor
- memory bank
- pddr4
- capacitor
- ddr4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 121
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 title claims abstract description 59
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 56
- 239000002245 particle Substances 0.000 description 8
- 230000001960 triggered effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本实用新型提供了内存条技术领域的一种自适应匹配LPDDR4内存条和DDR4内存条的装置，包括一电源管理电路以及一外围供电电路；所述电源管理电路与外围供电电路连接；所述电源管理电路包括一电源管理芯片U27、一电阻R104、一电阻R469、一电阻R491、一电阻R494、一电阻R495、一电阻R109、一电容C399、一电容C389以及一电容C400；所述外围供电电路包括一电阻R103、一电阻R105、一电阻R86、一电阻R119、一电阻R52、一电阻R101、一电容C240、一电容C246、一MOS管Q21、一MOS管Q17、一MOS管Q25以及一二极管D15。本实用新型的优点在于：实现自适应匹配LPDDR4内存条和DDR4内存条。
Description
技术领域
本实用新型涉及内存条技术领域，特别指一种自适应匹配LPDDR4内存条和DDR4内存条的装置。
背景技术
目前笔记本的内存条主要采用DDR4颗粒来生产，极少采用LPDDR4颗粒来生产内存条，LPDDR4颗粒由于功耗低、体积小，主要采用贴片的工艺应用于主板上。由于DDR4颗粒和LPDDR4颗粒的物料价格是随市场行情波动的，经常存在相同容量的DDR4颗粒和LPDDR4颗粒的价格不同，因此产生了使用成本更低的颗粒来生成内存条的需求。
但是，LPDDR4内存条和DDR4内存条的供电需求不同，LPDDR4内存条的VDDQ引脚需要1.1V电压，VPP引脚需要1.8V电压，DDR4内存条的VDDQ引脚需要1.2V电压，VPP引脚需要2.5V电压；传统的主板内存槽并不能自适应匹配两种内存条。因此，如何提供一种自适应匹配LPDDR4内存条和DDR4内存条的装置，实现自适应匹配LPDDR4内存条和DDR4内存条，成为一个亟待解决的问题。
发明内容
本实用新型要解决的技术问题，在于提供一种自适应匹配LPDDR4内存条和DDR4内存条的装置，实现自适应匹配LPDDR4内存条和DDR4内存条。
本实用新型是这样实现的：一种自适应匹配LPDDR4内存条和DDR4内存条的装置，包括一电源管理电路以及一外围供电电路；所述电源管理电路与外围供电电路连接；
所述电源管理电路包括一电源管理芯片U27、一电阻R104、一电阻R469、一电阻R491、一电阻R494、一电阻R495、一电阻R109、一电容C399、一电容C389以及一电容C400；
所述电阻R104的一端与LPDDR4内存条或者DDR4内存条连接，另一端与所述电阻R469以及电源管理芯片U27的引脚23连接；所述电阻R469接地；所述电容C389的一端与电阻R491以及外围供电电路连接，另一端接地；所述电阻R491与电源管理芯片U27的引脚20连接；所述电阻R494的一端与电容C399以及LPDDR4内存条或者DDR4内存条连接，另一端与所述电源管理芯片U27的引脚19连接；所述电容C399接地；所述电阻R495的一端与电阻R109以及电容C400连接，另一端与所述电源管理芯片U27的引脚4连接；所述电容C400接地；所述电阻R109与LPDDR4内存条或者DDR4内存条连接；
所述外围供电电路包括一电阻R103、一电阻R105、一电阻R86、一电阻R119、一电阻R52、一电阻R101、一电容C240、一电容C246、一MOS管Q21、一MOS管Q17、一MOS管Q25以及一二极管D15；
所述MOS管Q21的S极接地，G极与所述电阻R86、电阻R103、电阻R105、电阻R119、电容C240以及MOS管Q25的G极连接，D极与所述电阻R52、电阻R101、电容C246以及MOS管Q17的G极连接；所述二极管D15的输入端与MOS管Q17的S极连接，输出端与MOS管Q25的S极以及电阻R491连接；所述电阻R119、电容C240、电阻R101以及电容C246均接地；所述电阻R105与LPDDR4内存条或者DDR4内存条连接。
进一步地，所述电源管理芯片U27的型号为RT5077A。
进一步地，所述电阻R104的一端与LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R104的一端与LPDDR4内存条或者DDR4内存条的第87针引脚连接。
进一步地，所述电阻R494的一端与电容C399以及LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R494的一端与电容C399以及LPDDR4内存条或者DDR4内存条的VPP引脚连接。
进一步地，所述电阻R109与LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R109与LPDDR4内存条或者DDR4内存条连接的VDDQ引脚连接。
进一步地，所述电阻R105与LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R105与LPDDR4内存条或者DDR4内存条的第100针引脚连接。
本实用新型的优点在于：
通过设置所述电源管理电路以及外围供电电路，当主板内存槽插入LPDDR4内存条时，所述电阻R104以及电阻R105分别与LPDDR4内存条的第87针以及100针接触，输入低电平信号，进而触发所述电源管理芯片U27从引脚19输出1.8V电压，从引脚4输出1.1V电压，进而驱动LPDDR4内存条；当主板内存槽插入DDR4内存条时，所述电阻R104以及电阻R105分别与DDR4内存条的第87针以及100针接触，无信号输入，进而触发所述电源管理芯片U27从引脚19输出2.5V电压，从引脚4输出1.2V电压，进而驱动DDR4内存条；即实现自适应匹配LPDDR4内存条和DDR4内存条。
附图说明
下面参照附图结合实施例对本实用新型作进一步的说明。
图1是本实用新型电源管理电路的电路图。
图2是本实用新型外围供电电路的电路图。
具体实施方式
请参照图1至图2所示，本实用新型一种自适应匹配LPDDR4内存条和DDR4内存条的装置的较佳实施例，包括一电源管理电路以及一外围供电电路；所述电源管理电路与外围供电电路连接；所述电源管理电路以及外围供电电路用于依据内存条的78针和100针输入的信号，自适应匹配输出对应的VDDQ以及VPP的电压，以驱动LPDDR4内存条或者DDR4内存条。
所述电源管理电路包括一电源管理芯片U27、一电阻R104、一电阻R469、一电阻R491、一电阻R494、一电阻R495、一电阻R109、一电容C399、一电容C389以及一电容C400；所述电容C399、电容C389以及电容C400用于电路的滤波；
所述电阻R104的一端与LPDDR4内存条或者DDR4内存条连接，另一端与所述电阻R469以及电源管理芯片U27的引脚23连接；所述电阻R469接地；所述电容C389的一端与电阻R491以及外围供电电路连接，另一端接地；所述电阻R491与电源管理芯片U27的引脚20连接；所述电阻R494的一端与电容C399以及LPDDR4内存条或者DDR4内存条连接，另一端与所述电源管理芯片U27的引脚19连接；所述电容C399接地；所述电阻R495的一端与电阻R109以及电容C400连接，另一端与所述电源管理芯片U27的引脚4连接；所述电容C400接地；所述电阻R109与LPDDR4内存条或者DDR4内存条连接；
所述外围供电电路包括一电阻R103、一电阻R105、一电阻R86、一电阻R119、一电阻R52、一电阻R101、一电容C240、一电容C246、一MOS管Q21、一MOS管Q17、一MOS管Q25以及一肖特基二极管D15；所述电容C240以及电容C246用于电路的滤波；所述MOS管Q17、MOS管Q21以及MOS管Q25用于控制外围供电电路的输出电压，进而改变所述电源管理电路的输出电压；
所述MOS管Q21的S极接地，G极与所述电阻R86、电阻R103、电阻R105、电阻R119、电容C240以及MOS管Q25的G极连接，D极与所述电阻R52、电阻R101、电容C246以及MOS管Q17的G极连接；所述二极管D15的输入端与MOS管Q17的S极连接，输出端与MOS管Q25的S极以及电阻R491连接；所述电阻R119、电容C240、电阻R101以及电容C246均接地；所述电阻R105与LPDDR4内存条或者DDR4内存条连接。
所述电阻R86与12V电源连接，所述电阻R52与12V电源连接，所述MOS管Q17的D极与1.8V电源连接，所述MOS管Q25的D极与3.3V电源连接。
所述电源管理芯片U27(PMIC)的型号为RT5077A。所述电源管理芯片U27用于控制输出的电压，控制程序是本领域技术人员所熟知的，这是本领域技术人员不需要付出创造性劳动即可获得的。
所述电阻R104的一端与LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R104的一端与LPDDR4内存条或者DDR4内存条的第87针引脚连接。
所述电阻R494的一端与电容C399以及LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R494的一端与电容C399以及LPDDR4内存条或者DDR4内存条的VPP引脚连接。
所述电阻R109与LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R109与LPDDR4内存条或者DDR4内存条连接的VDDQ引脚连接。
所述电阻R105与LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R105与LPDDR4内存条或者DDR4内存条的第100针引脚连接。
本实用新型工作原理：
主板内存槽插入LPDDR4内存条时：
所述电阻R104(DDR_SEL0信号输入端)以及电阻R105(LPD4_DET0信号输入端)分别与LPDDR4内存条的第87针以及100针接触，输入低电平信号；LPD4_DET0信号输入端输入低电平信号时，所述MOS管Q21以及MOS管Q25不导通，所述MOS管Q17导通，所述MOS管Q17的S极通过二极管D15输出1.8V电压至电源管理电路；所述电源管理电路的电源管理芯片U27接收到信号后，从引脚19(+VPP信号输出端)输出1.8V电压，从引脚4(+VDDQ_VR信号输出端)输出1.1V电压，进而驱动LPDDR4内存条。
主板内存槽插入DDR4内存条时：
所述电阻R104(DDR_SEL0信号输入端)以及电阻R105(LPD4_DET0信号输入端)分别与LPDDR4内存条的第87针以及100针接触，无信号输入，即为空闲态(NC)；LPD4_DET0信号输入端无信号输入时，所述MOS管Q21以及MOS管Q25导通，所述MOS管Q17不导通，所述MOS管Q25的S极输出3.3V电压至电源管理电路；所述电源管理电路的电源管理芯片U27接收到信号后，从引脚19(+VPP信号输出端)输出2.5V电压，从引脚4(+VDDQ_VR信号输出端)输出1.2V电压，进而驱动DDR4内存条。
综上所述，本实用新型的优点在于：
通过设置所述电源管理电路以及外围供电电路，当主板内存槽插入LPDDR4内存条时，所述电阻R104以及电阻R105分别与LPDDR4内存条的第87针以及100针接触，输入低电平信号，进而触发所述电源管理芯片U27从引脚19输出1.8V电压，从引脚4输出1.1V电压，进而驱动LPDDR4内存条；当主板内存槽插入DDR4内存条时，所述电阻R104以及电阻R105分别与DDR4内存条的第87针以及100针接触，无信号输入，进而触发所述电源管理芯片U27从引脚19输出2.5V电压，从引脚4输出1.2V电压，进而驱动DDR4内存条；即实现自适应匹配LPDDR4内存条和DDR4内存条。
虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。
Claims (6)
1.一种自适应匹配LPDDR4内存条和DDR4内存条的装置，其特征在于：包括一电源管理电路以及一外围供电电路；所述电源管理电路与外围供电电路连接；
所述电源管理电路包括一电源管理芯片U27、一电阻R104、一电阻R469、一电阻R491、一电阻R494、一电阻R495、一电阻R109、一电容C399、一电容C389以及一电容C400；
所述电阻R104的一端与LPDDR4内存条或者DDR4内存条连接，另一端与所述电阻R469以及电源管理芯片U27的引脚23连接；所述电阻R469接地；所述电容C389的一端与电阻R491以及外围供电电路连接，另一端接地；所述电阻R491与电源管理芯片U27的引脚20连接；所述电阻R494的一端与电容C399以及LPDDR4内存条或者DDR4内存条连接，另一端与所述电源管理芯片U27的引脚19连接；所述电容C399接地；所述电阻R495的一端与电阻R109以及电容C400连接，另一端与所述电源管理芯片U27的引脚4连接；所述电容C400接地；所述电阻R109与LPDDR4内存条或者DDR4内存条连接；
所述外围供电电路包括一电阻R103、一电阻R105、一电阻R86、一电阻R119、一电阻R52、一电阻R101、一电容C240、一电容C246、一MOS管Q21、一MOS管Q17、一MOS管Q25以及一二极管D15；
所述MOS管Q21的S极接地，G极与所述电阻R86、电阻R103、电阻R105、电阻R119、电容C240以及MOS管Q25的G极连接，D极与所述电阻R52、电阻R101、电容C246以及MOS管Q17的G极连接；所述二极管D15的输入端与MOS管Q17的S极连接，输出端与MOS管Q25的S极以及电阻R491连接；所述电阻R119、电容C240、电阻R101以及电容C246均接地；所述电阻R105与LPDDR4内存条或者DDR4内存条连接。
2.如权利要求1所述的一种自适应匹配LPDDR4内存条和DDR4内存条的装置，其特征在于：所述电源管理芯片U27的型号为RT5077A。
3.如权利要求1所述的一种自适应匹配LPDDR4内存条和DDR4内存条的装置，其特征在于：所述电阻R104的一端与LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R104的一端与LPDDR4内存条或者DDR4内存条的第87针引脚连接。
4.如权利要求1所述的一种自适应匹配LPDDR4内存条和DDR4内存条的装置，其特征在于：所述电阻R494的一端与电容C399以及LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R494的一端与电容C399以及LPDDR4内存条或者DDR4内存条的VPP引脚连接。
5.如权利要求1所述的一种自适应匹配LPDDR4内存条和DDR4内存条的装置，其特征在于：所述电阻R109与LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R109与LPDDR4内存条或者DDR4内存条连接的VDDQ引脚连接。
6.如权利要求1所述的一种自适应匹配LPDDR4内存条和DDR4内存条的装置，其特征在于：所述电阻R105与LPDDR4内存条或者DDR4内存条连接具体为：
所述电阻R105与LPDDR4内存条或者DDR4内存条的第100针引脚连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921889010.XU CN211207228U (zh) | 2019-11-05 | 2019-11-05 | 一种自适应匹配lpddr4内存条和ddr4内存条的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921889010.XU CN211207228U (zh) | 2019-11-05 | 2019-11-05 | 一种自适应匹配lpddr4内存条和ddr4内存条的装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211207228U true CN211207228U (zh) | 2020-08-07 |
Family
ID=71885430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921889010.XU Active CN211207228U (zh) | 2019-11-05 | 2019-11-05 | 一种自适应匹配lpddr4内存条和ddr4内存条的装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211207228U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110780716A (zh) * | 2019-11-05 | 2020-02-11 | 福建升腾资讯有限公司 | 一种自适应匹配lpddr4内存条和ddr4内存条的装置 |
| CN112162618A (zh) * | 2020-08-20 | 2021-01-01 | 福建升腾资讯有限公司 | 一种自适应内存兼容的超频应用方法 |
-
2019
- 2019-11-05 CN CN201921889010.XU patent/CN211207228U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110780716A (zh) * | 2019-11-05 | 2020-02-11 | 福建升腾资讯有限公司 | 一种自适应匹配lpddr4内存条和ddr4内存条的装置 |
| CN112162618A (zh) * | 2020-08-20 | 2021-01-01 | 福建升腾资讯有限公司 | 一种自适应内存兼容的超频应用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8842484B2 (en) | Voltage generator, nonvolatile memory device comprising voltage generator, and method of operating voltage generator | |
| US7372320B2 (en) | Voltage regulation with active supplemental current for output stabilization | |
| US20150162055A1 (en) | Voltage regulator, memory controller and voltage supplying method thereof | |
| US20020003740A1 (en) | System for automatic generation of suitable voltage source on motherboard | |
| CN109493891A (zh) | 存储器系统 | |
| US12394453B2 (en) | Multi-mode compatible ZQ calibration circuit in memory device | |
| CN211207228U (zh) | 一种自适应匹配lpddr4内存条和ddr4内存条的装置 | |
| US20130033953A1 (en) | Computer motherboard and voltage adjustment circuit thereof | |
| CN110488965B (zh) | 存储器装置以及包括该存储器装置的存储器系统 | |
| CN109493889A (zh) | 存储器系统及其操作方法 | |
| JP4843796B2 (ja) | 高電力効率のメモリ及びカード | |
| US20150325275A1 (en) | Memory generating method of memory compiler and generated memory | |
| US11990900B2 (en) | ZQ resistor calibration circuit in memory device and calibration method thereof | |
| CN110780716A (zh) | 一种自适应匹配lpddr4内存条和ddr4内存条的装置 | |
| CN117524150A (zh) | 触控显示面板及显示装置 | |
| KR20150042041A (ko) | 전압발생기, 집적회로 및 전압 발생 방법 | |
| CN209357048U (zh) | 一种nvdimm | |
| CN108628774A (zh) | 存储器控制电路单元、存储器存储装置及信号接收方法 | |
| CN114464228A (zh) | 具有基于数据速率的电压控制机制的设备及其操作方法 | |
| CN111108559B (zh) | 写突发期间的功率减小技术 | |
| US20250357927A1 (en) | Level shifters, memory, memory systems, and electronic apparatuses | |
| CN109815161B (zh) | Nvdimm和实现nvdimm ddr4控制器的方法 | |
| US12548606B2 (en) | Multi-mode compatible ZQ calibration circuit in memory device | |
| CN106356098A (zh) | 电压电平偏移器及使用其的嵌入式非易失性存储器和系统 | |
| CN206148142U (zh) | 铁电随机存取存储器的电源时序控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |