CN210136870U - 小型化抗emi的双面模块结构 - Google Patents
小型化抗emi的双面模块结构 Download PDFInfo
- Publication number
- CN210136870U CN210136870U CN201921196380.5U CN201921196380U CN210136870U CN 210136870 U CN210136870 U CN 210136870U CN 201921196380 U CN201921196380 U CN 201921196380U CN 210136870 U CN210136870 U CN 210136870U
- Authority
- CN
- China
- Prior art keywords
- substrate
- miniaturized
- module structure
- metal cover
- emi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本实用新型提供一种小型化抗EMI的双面模块结构，其包含：一基板，该基板设有一第一面与第二面，该第一面上设有复数个第一系统级封装，该第二面上设有复数第二系统级封装与复数连接件；一第一金属罩，该第一金属罩置设于该基板的第一面上，且使该第一系统级封装全部容置设于该第一金属罩；一第二金属罩，该第二金属罩置设于该基板的第二面上，且使该第二系统级封装全部容置设于该第二金属罩；凭借第一金属罩设于基板的第一面及第二金属罩设于基板的第二面，可缩小基板的使用面积，且达到具阻隔电磁杂讯干扰(EMI)的效果。
Description
技术领域
本实用新型涉及一种模块结构，特别是关于一种小型化抗EMI的双面模块结构。
背景技术
一般模块结构，请参阅图1所示，其主要于基板1设有第一面11与第二面12，该第一面11设有复数个第一系统级封装2，凭借一金属罩3将该第一面11的复数个第一系统级封装2予以罩设，以防止电磁杂讯(Electromagnetic Interference，或ElectromagneticDisturbance,简称EMI)干扰。
其虽可防止电磁杂讯干扰，往往因基板1通常为单面电路设计与电子零件在电路基板上的高度不一，导致所使用的金属罩3需要较大的面积才能将电路完全覆盖，致使需要较大电路基板的面积与金属罩3，因而造成材料的浪费。
是故，如何将上述等缺失加以摒除，即为本案实用新型设计人所欲解决的技术困难点的所在。
实用新型内容
有鉴于现有的一般模块结构的上述问题，因此本实用新型的目的在于提供一种可达到抗EMI的小型化双面模块结构。
为达成以上的目的，本实用新型采用的技术方案是：
一种小型化抗EMI的双面模块结构，其特征在于，包含：
一基板，该基板设有一第一面与第二面，该第一面上设有复数个第一系统级封装，该第二面上设有复数第二系统级封装与复数连接件；
一第一金属罩，该第一金属罩置设于该基板的第一面上，该第一金属罩罩设该第一系统级封装；
一第二金属罩，该第二金属罩置设于该基板的第二面上，该第二金属罩罩设该第二系统级封装。
所述的小型化抗EMI的双面模块结构，其中：该复数连接件为焊球或焊料凸块。
所述的小型化抗EMI的双面模块结构，其中：还包含一第二基板，该第二基板设有一开孔。
一种小型化抗EMI的双面模块结构，其特征在于，该模块结构包含：
一基板，该基板设有一第一面与第二面，该第一面上设有复数个第一系统级封装，该第二面上设有复数第二系统级封装与复数连接件，该基板设有封胶体，该封胶体封设第二系统级封装，该基板与封胶体涂设有一金属层，复数连接件电性连接设有一延伸连接件；
一绝缘层，该绝缘层涂设于金属层底面；
一第一金属罩，该第一金属罩置设于该基板的第一面上，该第一金属罩罩设第一系统级封装。
所述的小型化抗EMI的双面模块结构，其中：该复数连接件为焊球或焊料凸块或导电体。
所述的小型化抗EMI的双面模块结构，其中：该延伸连接件为焊球或焊料凸块。
所述的小型化抗EMI的双面模块结构，其中：还包含一第二基板。
所述的小型化抗EMI的双面模块结构，其中：该延伸连接件凸出于金属层外。
所述的小型化抗EMI的双面模块结构，其中：该延伸连接件凸出于绝缘层外。
凭借第一金属罩设于基板的第一面及第二金属罩设于基板的第二面，可缩小基板的使用面积，且达到具阻隔电磁杂讯干扰(EMI)的效果。
附图说明
图1是现有的侧视示意图。
图2是本实用新型的侧视示意图。
图3是本实用新型搭配有开孔载板的侧面示意图。
图4是本实用新型搭配有开孔载板的侧面组合示意图。
图5是第一实施例的侧面示意图。
图6是第一实施例搭配载板的侧面示意图。
图7是第二实施例的侧面示意图。
附图标记说明：1-基板；1a-基板；11-第一面；11a-第一面；12-第二面；12a-第二面；13-侧面；2-第一系统级封装；2a-第一系统级封装；3-金属罩；3a-连接件；4-第一金属罩；5-第二金属罩；6-第二系统级封装；7-第二基板；7a-第二基板；71-开孔；72-第一侧面；72a-第一侧面；8-延伸连接件；9-封胶体；91-金属层；911-底面；92-绝缘层。
具体实施方式
为使方便简洁了解本实用新型的其他特征内容与优点及其所达成的功效能够更为显现，兹将本实用新型配合附图，详细说明如下：
请参阅图2所示，本实用新型的主要目的系提供一种小型化抗EMI的双面模块结构，该模块结构包含：
一基板1a，该基板1a设有一第一面11a与第二面12a，该第一面11a上设有复数个第一系统级封装2a，该第二面12a上设有复数第二系统级封装6与复数连接件3a。
其中较佳的，所述的这些连接件3a为焊球(Solder Ball)或焊料凸块(SolderBump)。
一第一金属罩4，该第一金属罩4置设于该基板1a的第一面11a上，该第一金属罩4罩设全部第一系统级封装2a。
一第二金属罩5，该第二金属罩5置设于该基板1a的第二面12a上，该第二金属罩5罩设全部第二系统级封装6。
凭借第一金属罩4设于基板1a的第一面11a及第二金属罩5设于基板1a的第二面12a，可缩小基板1a的使用面积，且达到具阻隔电磁杂讯干扰(EMI)的效果。
请再参阅图3与图4所示，本实用新型可再搭配第二基板7，该第二基板7设有一开孔71，该基板1a系经由复数连接件3a电性连接设于该第二基板7的第一侧面72上，且使覆盖该第二系统级封装6的第二金属罩5容置设于该开孔71，凭借该开孔71的设置，可使第二基板7上的电路模块散热效果较佳，并且使本实用新型在应用于智能穿戴(Smart Wearable)及小型化的IOT(Internet of Things)产品时，更使整体堆迭封装重量减轻及平面面积缩小。
请再参阅图5所示，系本实用新型第一实施例，该基板1a的第一面11a或第二面12a可设有一填充整个第一面11a或第二面12a的封胶体9，该基板1a与封胶体9周围表面涂设有一金属层91，使该金属层91覆盖基板1a的侧面13与封胶体9表面。
一连接件3a，该连接件3a电性连接设有一延伸连接件8，且该延伸连接件8凸出外露于金属层91外，并使金属层91不与延伸连接件8相连接。
其中较佳的，所述的这些连接件3a为焊球(Solder Ball)或焊料凸块(SolderBump)。
请再参阅图7所示，其中较佳的，所述的这些连接件3a为导电体。
其中较佳的，所述的这些延伸连接件8为焊球(Solder Ball)或焊料凸块(SolderBump)。
一绝缘层92，该绝缘层92涂设于金属层91底面911上，该延伸连接件8也凸出外露绝缘层92外，并使绝缘层92不与延伸连接件8相连接。
请再参阅图6所示，一第二基板7a，该第二基板7a设有第一侧面72a可供基板1a的延伸连接件8电性连接。
因此，本实用新型凭借封胶体9与金属层91的设置，可固定基板1a第二面12a上的第二系统级封装6，同时再凭借金属层91阻隔第二系统级封装6产生的电磁杂讯干扰(EMI)，再凭借延伸连接件8，使基板1a能与其他基板或电路电性连接，并利用绝缘层92的设置，以防止金属层91与延伸连接件8造成短路的现象。
Claims (9)
1.一种小型化抗EMI的双面模块结构，其特征在于，包含：
一基板，该基板设有一第一面与第二面，该第一面上设有复数个第一系统级封装，该第二面上设有复数第二系统级封装与复数连接件；
一第一金属罩，该第一金属罩置设于该基板的第一面上，该第一金属罩罩设该第一系统级封装；
一第二金属罩，该第二金属罩置设于该基板的第二面上，该第二金属罩罩设该第二系统级封装。
2.根据权利要求1所述的小型化抗EMI的双面模块结构，其特征在于：该复数连接件为焊球或焊料凸块。
3.根据权利要求1所述的小型化抗EMI的双面模块结构，其特征在于：还包含一第二基板，该第二基板设有一开孔。
4.一种小型化抗EMI的双面模块结构，其特征在于，该模块结构包含：
一基板，该基板设有一第一面与第二面，该第一面上设有复数个第一系统级封装，该第二面上设有复数第二系统级封装与复数连接件，该基板设有封胶体，该封胶体封设第二系统级封装，该基板与封胶体涂设有一金属层，复数连接件电性连接设有一延伸连接件；
一绝缘层，该绝缘层涂设于金属层底面；
一第一金属罩，该第一金属罩置设于该基板的第一面上，该第一金属罩罩设第一系统级封装。
5.根据权利要求4所述的小型化抗EMI的双面模块结构，其特征在于：该复数连接件为焊球或焊料凸块或导电体。
6.根据权利要求4所述的小型化抗EMI的双面模块结构，其特征在于：该延伸连接件为焊球或焊料凸块。
7.根据权利要求4所述的小型化抗EMI的双面模块结构，其特征在于：还包含一第二基板。
8.根据权利要求4所述的小型化抗EMI的双面模块结构，其特征在于：该延伸连接件凸出于金属层外。
9.根据权利要求4所述的小型化抗EMI的双面模块结构，其特征在于：该延伸连接件凸出于绝缘层外。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921196380.5U CN210136870U (zh) | 2019-07-26 | 2019-07-26 | 小型化抗emi的双面模块结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921196380.5U CN210136870U (zh) | 2019-07-26 | 2019-07-26 | 小型化抗emi的双面模块结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210136870U true CN210136870U (zh) | 2020-03-10 |
Family
ID=69708733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921196380.5U Expired - Fee Related CN210136870U (zh) | 2019-07-26 | 2019-07-26 | 小型化抗emi的双面模块结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210136870U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115775738A (zh) * | 2021-09-07 | 2023-03-10 | 星科金朋私人有限公司 | 利用金属框架和盖的隔间型屏蔽 |
-
2019
- 2019-07-26 CN CN201921196380.5U patent/CN210136870U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115775738A (zh) * | 2021-09-07 | 2023-03-10 | 星科金朋私人有限公司 | 利用金属框架和盖的隔间型屏蔽 |
| US12412792B2 (en) | 2021-09-07 | 2025-09-09 | STATS ChipPAC Pte. Ltd. | Compartment shielding with metal frame and cap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7579672B2 (en) | Semiconductor package with electromagnetic shielding capabilities | |
| US10593617B2 (en) | Semiconductor device | |
| TWI594390B (zh) | 半導體封裝件及其製法 | |
| TWI459521B (zh) | 半導體封裝件及其製法 | |
| US9760754B2 (en) | Printed circuit board assembly forming enhanced fingerprint module | |
| KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| US6956285B2 (en) | EMI grounding pins for CPU/ASIC chips | |
| CN106409780A (zh) | 电子封装件及其制法 | |
| TW201434358A (zh) | 具散熱功能之印刷電路板結構 | |
| CN102779811B (zh) | 一种芯片封装及封装方法 | |
| CN104701273A (zh) | 一种具有电磁屏蔽功能的芯片封装结构 | |
| US6943436B2 (en) | EMI heatspreader/lid for integrated circuit packages | |
| US7875973B2 (en) | Package substrate including surface mount component mounted on a peripheral surface thereof and microelectronic package including same | |
| CN111613614A (zh) | 系统级封装结构和电子设备 | |
| CN102969303A (zh) | 半导体封装结构及其制造方法 | |
| CN210136870U (zh) | 小型化抗emi的双面模块结构 | |
| US7230317B2 (en) | Capacitor placement for integrated circuit packages | |
| TWI484616B (zh) | 具電磁干擾屏蔽之封裝模組 | |
| TWI525782B (zh) | 半導體封裝件及其製法 | |
| TW201446089A (zh) | 半導體封裝件及其製法 | |
| TW201214650A (en) | Chip package having fully covering shield connected to GND ball | |
| CN108447829B (zh) | 封装结构及其制法 | |
| CN107749408A (zh) | 一种弹性导热件露出封装结构 | |
| CN108615716B (zh) | 无线通讯模块及包含其的无线通讯装置 | |
| TWI449149B (zh) | 具金屬元件之封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200310 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |