CN219286402U - 封装结构 - Google Patents

Abstract

本申请公开了一种封装结构，该封装结构包括：第一衬底，包括第一焊盘和容纳第一焊盘的第一绝缘层；第二衬底，包括位于第一焊盘下方的第二焊盘和容纳第二焊盘的第二绝缘层，其中，第一绝缘层接触第二绝缘层；补偿层，位于第一焊盘与第二焊盘之间，补偿层的配置为使第一焊盘与第二焊盘接合的第一接合温度在第一绝缘层的玻璃化温度点之上且在第一焊盘与第二焊盘的第二接合温度之下。上述技术方案至少能够解决现有的接合制程条件严苛导致良率下降的问题。

Description

封装结构

技术领域

本申请涉及半导体技术领域，更具体地，涉及一种封装结构。

背景技术

图1A至图1C是现有技术中混合接合互连(Hybrid bond interconnection，HBI)制程的多个阶段的示意图。参考图1A所示，上、下封装部分10、20各自具有SiO_x层12和嵌入SiO_x层12中的Cu(铜)焊盘14。如图1B所示，在该混合接合互连制程中，先将上、下封装部分10、20的SiO_x层12在室温下对接。然后如图1C所示，再进行后接合(post bonding)阶段，在此阶段加温进行上、下封装部分10、20的Cu焊盘14之间扩散接合，例如可以加温至250℃并持续6小时。然而，由于SiO_x层12的刚性限制，在图1B所示的对接之前会先通过CMP(ChemicalMechanical Polishing，化学机械抛光)来平坦化SiO_x层12的对接表面，以利于分子间作用力(范德瓦尔斯力)接合。

然而，CMP制程会有以下瓶颈：(1)CMP后需要满足SiO_x层12的对接表面的Ra(粗糙度)＜0.5nm、Cu焊盘14的对接表面的碟形(dish)凹陷的深度＜10nm、且对接表面不可有任何颗粒，否则将影响良率，此外还需在高温(如250℃)、长时间(如6小时)的接合条件下才可以成功接合，条件苛刻且制程成本高；(2)CMP制程的难度高较不易控制，若控制不当可能造成表面凹陷或侵蚀的现象，这将会影响整体制程的良率。

实用新型内容

针对以上问题，本申请提出一种封装结构，至少可以解决现有借由CMP的接合制程具有制程条件严苛导致良率下降的问题。

本申请的技术方案是这样实现的：

根据本申请的实施例，提供了一种封装结构，包括：第一衬底，包括第一焊盘和容纳第一焊盘的第一绝缘层；第二衬底，包括位于第一焊盘下方的第二焊盘和容纳第二焊盘的第二绝缘层，其中，第一绝缘层接触第二绝缘层；补偿层，位于第一焊盘与第二焊盘之间，补偿层的配置为使第一焊盘与第二焊盘接合的第一接合温度在第一绝缘层的玻璃化温度点之上且在第一焊盘与第二焊盘的第二接合温度之下。

在一些实施例中，补偿层的刚性小于第一焊盘的刚性或第二焊盘的刚性。

在一些实施例中，第一焊盘与第二焊盘之间具有间隙，补偿层位于间隙内。

在一些实施例中，第一焊盘包括面向第二焊盘的表面，表面为内凹曲面。

在一些实施例中，第一绝缘层还容纳补偿层。

在一些实施例中，第一绝缘层接触补偿层的侧表面。

在一些实施例中，第一绝缘层的材料不是氧化物。

在一些实施例中，补偿层的熔点小于第一焊盘和第二焊盘的熔点。

在一些实施例中，第一焊盘的宽度在朝向第二焊盘的方向上逐渐增加。

在一些实施例中，补偿层的宽度大于第一焊盘的宽度。

在上述封装结构中，至少可以解决现有借由CMP的接合制程具有制程条件严苛导致良率下降的问题，并且通过设置补偿层，还可以改进第一焊盘和第二焊盘之间的接合。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A至图1C是现有技术中混合接合互连制程的多个阶段的示意图。

图2A至图2C是形成根据本申请的一个实施例的封装结构的多个阶段的示意图。

图3是根据本申请的另一实施例的封装结构的示意图。

图4A至图4D是形成图3所示的封装结构的多个阶段处的示意图。

图5是根据本申请的另一实施例的封装结构的示意图。

图6A和图6B分别是根据本申请的一个实施例的第一衬底的可用结构示意图。

图6C和图6D分别是根据本申请的一个实施例的第二衬底的可用结构示意图。

图6E和图6F分别是根据本申请的另一实施例的封装结构的示意图。

图7是根据本申请的另一实施例的封装结构的示意图。

图8A至图8H是形成图7的封装结构的多个阶段的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

图2A至图2C是形成根据本申请的一个实施例的封装结构的多个阶段的示意图。首先参考图2A所示，提供基层102、位于基层102上的绝缘层104、及容纳于绝缘层104中的焊盘106和迹线(trace)108。焊盘106连接在迹线108上。

绝缘层104上方设置有第一绝缘层111和容纳于第一绝缘层111中的第一焊盘113。这样形成了第一衬底110。其中，可以不对第一绝缘层111和第一焊盘113执行CMP。在不执行CMP的情况下，第一绝缘层111的表面111s可以是不平坦的，并且第一焊盘113的表面113s会具有碟形(dish)凹陷，碟形凹陷的深度可以约为40nm。

参考图2B所示，将第一衬底110与第二衬底120对接。第二衬底120可以包括基层122、位于基层122上的第二绝缘层121、及容纳于第二绝缘层121中的第二焊盘123。在一些实施例中，第二绝缘层121的材料可以是SiO_x(氧化硅)。基层122的材料可以是Si。第二焊盘123连接于迹线128。其中，第一焊盘113与第二焊盘123对接。此时，可以加温以进行预接合(pre-bond)291。

在一些实施例中，第一绝缘层111的刚性小于第二绝缘层121的刚性，例如在第二绝缘层121的材料为SiO_x的实施例中，第一绝缘层111的材料的刚性小于SiO_x的刚性。预接合291期间的温度只要高于第一绝缘层111的Tg(玻璃化温度)点，第一绝缘层111就会变软而与第二绝缘层121接合。在一些实施例中，第一绝缘层111的Tg点低于220℃，可以加温至220℃、在1MPa压力下、持续小于15秒的时间，使第一绝缘层111与第二绝缘层121接合。

参考图2A，因此，现有接合制程中借由CMP平坦化刚性较大的SiO_x的接合表面具有制程条件严苛导致良率下降问题，可借由相对刚性较小的第一绝缘层111取代SiO_x来解决，第一绝缘层111的表面111s不需经过CMP处理也可以完成接合，并且对整体环境的干净度要求较低。例如在一些实施例中，只需满足第一绝缘层111的表面111s的Ra小于1μm(而现有技术要求Ra小于0.5nm，如参考图1A至图1C所描述的)，即可完成接合。

参考图2C所示，进行后多端子接合(Post Gang-bond)293，也可以称为后接合。在此多端子接合293阶段，通过加温使第一焊盘113和第二焊盘123之间扩散接合。在一些实施例中，在接合温度约为220℃、在约1MPa压力下、持续约30分钟的时间，以使第一焊盘113与第二焊盘123接合。

然而，由于第一绝缘层111和第一焊盘113未进行CMP处理，所以第一焊盘113的表面113s的碟形凹陷的深度会大于10nm(例如为40nm)、较为粗糙，这会导致在第一焊盘113和第二焊盘123之间形成如图2C所示的间隙132，使得第一焊盘113和第二焊盘123之间无法接合。

为了避免未经CMP处的焊盘的表面较为粗糙影响焊盘接合的问题，本申请的实施例提供了一种包括补偿层的封装结构。图3是根据本申请的另一实施例的封装结构100的示意图。参考图3所示，封装结构100包括第一衬底110和第二衬底120。第一衬底110包括第一焊盘113和容纳第一焊盘113的第一绝缘层111。

第一衬底110还包括基层102、覆盖基层102的绝缘层104、及容纳于绝缘层104中的焊盘106和迹线108。焊盘106连接在迹线108上。基层102和绝缘层104可以是任何适用的材料。在一些实施例中，基层102的材料为Si。绝缘层104的材料为SiO_x。在一些实施例中，基层102、绝缘层104和焊盘106可以是管芯(die)的一部分。应理解，虽然图3中示出第一绝缘层111和第一焊盘113连接于由基层102、绝缘层104和焊盘106构成的结构，并且第一焊盘113连接焊盘106，但在其他实施例中，第一绝缘层111和第一焊盘113可以位于其他适当的结构上，并且第一焊盘113可以连接其他类型的导电结构。应理解，虽然图3中示出了第一衬底110和第二衬底120中的一个焊盘106、第一焊盘113和第二焊盘123，但是第一衬底110和第二衬底120中可以包括更多数量且对应设置的焊盘106、第一焊盘113和第二焊盘123。

第二衬底120包括位于第一焊盘113下方的第二焊盘123，和容纳第二焊盘123的第二绝缘层121。第二绝缘层121中还可以容纳有迹线128，第二焊盘123可以连接于迹线128。在一些实施例中，第二衬底120可以是芯片的一部分。在一些实施例中，第一焊盘113和第二焊盘123均为Cu焊盘，也可以是任何其他导电材料的焊盘。第一绝缘层111接触第二绝缘层121。

与参考图2B至图2C描述的结构相比，封装结构100还包括位于第一焊盘113与第二焊盘123之间的补偿层130。补偿层130可以具有配置为使第一焊盘113和第二焊盘123接合的第一接合温度，也就是说，第一接合温度是补偿层130能够将第一焊盘113接合至第二焊盘123的温度。根据本申请的实施例，补偿层130的第一接合温度在第一绝缘层111的Tg点之上。这样，当温度高于第一绝缘层111的Tg点并达到补偿层130的第一接合温度时，第一绝缘层111会变软，变软的第一绝缘层111即可与第二绝缘层121接合，同时补偿层130可以将第一焊盘113与第二焊盘123接合。

此外，补偿层130的第一接合温度还在第一焊盘113与第二焊盘123的第二接合温度之下。第二接合温度是当第一焊盘113与第二焊盘123接触时能够相互接合的温度。由于补偿层130的第一接合温度还在第一焊盘113与第二焊盘123的第二接合温度之下，所以与现有接合制程相比可以降低接合温度和接合时间。

在上述封装结构100中，通过在第一焊盘113和第二焊盘123之间设置补偿层130，可以修补第一焊盘113的表面113s以接合第一焊盘113和第二焊盘123，解决了未经CMP处理使第一焊盘113的表面较为粗糙时较大蝶形凹陷影响接合的问题。在一些实施例中，只要补偿层130的碟形凹陷的深度小于0.5μm时，都能够接合第一焊盘113和第二焊盘123，对表面Ra的可接受度较高。

另外，现有接合制程中借由CMP平坦化刚性较大的SiOx的接合表面具有制程条件严苛导致良率下降问题，可借由相对于绝缘层104刚性较小的第一绝缘层111(例如刚性小于SiO_x)来解决，第一绝缘层111不需经过CMP处理也可以完成接合，并且对整体环境的干净度要求较低。

在一些实施例中，补偿层130的第一接合温度可以是补偿层130的熔点，这样当达到补偿层130的第一接合温度时，补偿层130熔融而将第一焊盘113接合至第二焊盘123。在一些实施例中，第一焊盘113和第二焊盘123的第二接合温度可以是第一焊盘113和/或第二焊盘123的熔点，补偿层130的熔点可以小于第一焊盘113和第二焊盘123的熔点。

在一些实施例中，补偿层130的刚性小于第一焊盘113的刚性或第二焊盘123的刚性。在现有技术中，除了对焊盘的Ra要求较苛刻之外，还需要在高温高压长时间的接合条件下才可以成功接合，虽然在一种现有技术中可以通过在焊盘表面化镀一层Cu来降低接合温度、压力和时间，但仍要求化镀Cu的Ra必须小于5nm。根据本申请的实施例，由于补偿层130较软(刚性较小)且具有比第一焊盘113和第二焊盘123更低的第一接合温度，所以所需的接合温度、压力和时间均比化镀Cu方式所需的更低。并且，由于补偿层130较软且具有比第一焊盘113和第二焊盘123更低的第一接合温度，与现有接合制程的焊盘直接接合相比，可以降低所需的接合温度和接合时间。

在一些实施例中，第一焊盘113和第二焊盘123的材料均为Cu。在一些实施例中，补偿层130的材料为纳米银，纳米银就是粒径做到纳米级的金属银单质。在第一焊盘113和第二焊盘123均为Cu焊盘、且补偿层130为纳米银的实施例中，补偿层130的第一接合温度可以低于220℃，并且可以在220℃的温度下持续30分钟使得补偿层130将第一焊盘113和第二焊盘123接合，这相比于现有技术降低了接合温度、缩短了接合时间。在其他实施例中，补偿层130也可以采用其他适用的材料。例如，补偿层130的材料也可以是锡。

在一些实施例中，第一绝缘层111不含氧化物，也就是说第一绝缘层111的材料不是氧化物。例如，第一绝缘层111的材料可以是聚合物(polymer)，如PI(聚酰亚胺)或PBO等。在一些实施例中，第二绝缘层121的材料是氧化物，如SiO_x。也就是说，不包括氧化物的第一绝缘层111可以与氧化物的第二绝缘层121接合。例如聚合物材料的第一绝缘层111可以与SiO_x的第二绝缘层121接合。在其他实施例中，第二绝缘层121的材料是其他的绝缘材料，例如SiCN，即聚合物材料的第一绝缘层111可以与SiCN的第二绝缘层121接合。

继续参考图3所示，第一焊盘113和第二焊盘123之间具有间隙132。补偿层130位于间隙132内。补偿层130可以完全填充间隙132。第一焊盘113的面向第二焊盘123的表面113s为内凹曲面。内凹曲面可以对应于第一焊盘113由于未经CMP处理而具有的碟形凹陷。间隙132可以是由第一焊盘113的形成为内凹曲面的表面113s和第二焊盘123对接而形成的。

在本实施例中，补偿层130容纳于第一绝缘层111中。补偿层130的宽度大于第一焊盘113的宽度。第一焊盘113的全部表面113s可以由补偿层130覆盖。第一绝缘层111可以接触补偿层130的侧表面。

图4A至图4D是形成图3所示的封装结构100的多个阶段处的示意图。首先参考图4A所示，提供基层102、位于基层102上的绝缘层104、及容纳于绝缘层104中的焊盘106。焊盘106可以连接在迹线108上。在一些实施例中，绝缘层104的材料可以是SiO_x。基层102的材料可以是Si。

然后，在绝缘层104上方形成第一绝缘层111和容纳于第一绝缘层111中的第一焊盘113。可以通过在第一绝缘层111中形成开口、再用导电材料填充该开口来形成第一焊盘113。这样形成了第一衬底110。在一些实施例中，第一绝缘层111的材料为聚合物，例如是PI或PBO。在一些实施例中，第一绝缘层111的材料(如聚合物)的至少95％是固化的。其中，不对第一绝缘层111和第一焊盘113执行CMP。未进行CMP的第一绝缘层111的表面111s可以是不平坦的，并且第一焊盘113的表面113s是内凹曲面。内凹曲面的内凹深度可以大于10nm，例如约为40nm。

参考图4B所示，在第一焊盘113的表面113s上化镀补偿层130，例如化镀纳米银。补偿层130的宽度可以大于第一焊盘113的宽度，这可以保证补偿层130能够充分覆盖在第一焊盘113上，确保补偿层130可填满第一焊盘113和第二焊盘123之间的间隙132(参见图3)。

参考图4C所示，将第一衬底110与第二衬底120对接。第二衬底120可以包括基层122、位于基层122上的第二绝缘层121、及容纳于第二绝缘层121中的第二焊盘123。第二焊盘123连接于迹线128。在一些实施例中，第二绝缘层121的材料为SiO_x，或SiCN。其中，第一焊盘113与第二衬底120中的第二焊盘123对接。此时，可以加温以进行预接合(pre-bond)。在一些实施例中，可以通过TCB(Thermo Compression Bonding，热压键合工艺)来进行预接合。在一些实施例中，第一绝缘层111的Tg点低于220℃，例如当第一绝缘层111的材料为PI时，第一绝缘层111的Tg点为190℃。在图4C所示的预接合阶段可以加温至220℃、在1MPa压力下、持续小于15秒的时间，而使第一绝缘层111与第二绝缘层121接合。

参考图4D所示，进行后多端子接合。在一些实施例中，在此阶段，在接合温度约为220℃、约1MPa压力下、持续约30分钟的时间，以使补偿层130将第一焊盘113与第二焊盘123接合，得到如关于图3描述的封装结构100。

图5是根据本申请的另一实施例的封装结构200的示意图。图5所示的封装结构200与图3的不同之处在于，第一焊盘113的宽度在朝向第二焊盘123的方向上逐渐增加。由于第一焊盘113是通过在第一绝缘层111中形成开口、再填充开口而形成的，形成的开口的宽度在从焊盘106朝向第一绝缘层111的表面111s的方向上逐渐增加，所以第一焊盘113的宽度在朝向第二焊盘123的方向上逐渐增加。图5所示的封装结构200的其他方面可以与参考图3描述的封装结构100类似，并且可以具有以上参考图3的封装结构100所描述的益处，此处不再赘述。

根据本申请的实施例，封装结构中的第一衬底和第二衬底可以分别具有不同于图3和图5所示的第一衬底110和第二衬底120的结构。图6A和图6B分别是根据本申请的一个实施例的第一衬底的可用结构示意图。图6C和图6D分别是根据本申请的一个实施例的第二衬底的可用结构示意图。

参考图6A所示，在第一衬底110a中，可以不具有例如参考图3描述的第一绝缘层111和第一焊盘113。参考图6B所示，在第一衬底110b中，与图3中所描述的第一衬底110类似，设置有第一绝缘层111、第一焊盘113及补偿层130。补偿层130的宽度可以与第一焊盘113的宽度相同。在其他实施例中，补偿层130的宽度也可以大于第一焊盘113的宽度。虽然图6B中示出的第一焊盘113的由补偿层130覆盖的表面113s是平坦的，但第一焊盘113的该表面113s可以具有碟形凹陷。

参考图6C所示，第二衬底120a可以类似于图3中所示的第二衬底120。参考图6D所示，在第二衬底120b中，设置有第三绝缘层111’和补偿层130’，第三绝缘层111’可以类似于参考图3描述的第一绝缘层111，补偿层130’可以类似于参考图3描述的补偿层130。虽然图6D中示出的第一焊盘113’的由补偿层130’覆盖的表面113s’是平坦的，但第一焊盘113’的该表面113s’也可以具有碟形凹陷。在一些实施例中，图6A至图6D中所示的第一绝缘层111和第三绝缘层111’可以分别具有5.5nm的厚度，由第一绝缘层111和第三绝缘层111’容纳的第一焊盘113和第三焊盘113’可以分别具有5nm的厚度。设置在第一焊盘113和第三焊盘113’上的补偿层130、130’可以分别具有0.5nm的厚度。

根据本申请的实施例，可以将图6A和图6B所示的第一衬底110a、110b与图6C和图6D所示的第二衬底120a、1202b进行任何的组合而得到封装结构。在一些实施例中，可以将图6B所示的第一衬底110b与图6C所示的第二衬底120a接合，而形成图6E所示的封装结构300a。在封装结构300a中，第二绝缘层121的材料可以是SiO_x或SiCN。第一绝缘层111的材料可以是聚合物。也就是说，聚合物材料的第一绝缘层111可以配置为与第二衬底120a中的SiO_x材料的第二绝缘层121接合，聚合物材料的第一绝缘层111也可以配置为与第二衬底120a中的SiCN材料的第二绝缘层121接合。第二绝缘层121也可以是其他适用的材料。

在一些实施例中，可以将图6B所示的第一衬底110b与图6D所示的第二衬底120b接合，而形成图6F所示的封装结构300b。在封装结构300b中，第一绝缘层111可以配置为与第二衬底120b中的第三绝缘层111’接合。在一些实施例中，第一绝缘层111和第三绝缘层111’的材料可以相同，并且可以均是聚合物。也就是说，聚合物材料的第一绝缘层111可以配置为与聚合物材料的第三绝缘层111’接合。

在其他实施例中，也可以将图6A所示的第一衬底110a与图6D所示的第二衬底120b接合。将图6A和图6B所示的第一衬底110a、110b与图6C和图6D所示的第二衬底120a、1202b进行任何组合得到的封装结构(如封装结构300a、300b)可以具有以上参考图3的封装结构100所描述的益处，此处不再赘述。

图7是根据本申请的另一实施例的封装结构400的示意图。参考图7所示，封装结构400包括第一衬底410和第二衬底420。第一衬底410包括基层402、基层402上的绝缘层404，和容纳于绝缘层404中的第一焊盘406和迹线408，第一焊盘406连接于迹线408。第一衬底410还可以包括与绝缘层404接触的第一绝缘层411，第一绝缘层411可以类似于关于图3所描述的第一绝缘层111。

第二衬底420包括基层422、基层422上的第二绝缘层421和容纳于第二绝缘层421中的焊盘423和迹线428，焊盘423连接于迹线428。在一些实施例中，绝缘层404的材料可以是SiO_x。第二绝缘层421的材料可以是SiO_x，或SiCN。

应理解，虽然图7中示出了第一衬底410和第二衬底420中的一个第一焊盘406和第二焊盘423，但是第一衬底410和第二衬底420中可以包括更多数量且对应设置的第一焊盘406和第二焊盘423。在一些实施例中，相邻的两个第一焊盘406或相邻的两个第二焊盘423之间的节距可以是20μm。在一些实施例中，每个第一焊盘406和第二焊盘423可以分别具有7μm的宽度。

在本实施例中，第一绝缘层411中只容纳有补偿层430。补偿层430可以类似于关于图3所描述的补偿层130。补偿层430的第一接合温度在第一绝缘层411的Tg点之上，并且补偿层430的第一接合温度在第一焊盘406与第二焊盘423的第二接合温度之下。

在封装结构400中，通过在第一焊盘406和第二焊盘423之间设置补偿层430，可以修补第一焊盘406和第二焊盘423的表面，解决了未经CMP处理使第一焊盘406或第二焊盘423的表面较为粗糙时较大蝶形凹陷影响接合的问题。在一些实施例中，只要第一焊盘406或第二焊盘423的碟形凹陷(未示出)的深度小于0.5μm时，都能够接合第一焊盘406和第二焊盘423。并且，第一绝缘层411和第二绝缘层421不需经过CMP处理也可以完成接合。

在一些实施例中，补偿层430的刚性可以小于第一焊盘406的刚性或第二焊盘423的刚性。由于补偿层430较软(刚性较小)且具有比第一焊盘406和第二焊盘423的第二接合温度更低的第一接合温度，所以与现有接合制程的焊盘直接接合相比，可以降低所需的接合温度和接合时间。

图8A至图8H是形成图7的封装结构400的多个阶段的示意图。参考图8A所示，提供基层402、基层402上的绝缘层404，和容纳于绝缘层404中的第一焊盘406和迹线408，第一焊盘406连接于迹线408。第一焊盘406可以例如具有7μm的宽度。绝缘层404的材料可以例如是SiO_x。基层402的材料可以例如是Si。

参考图8B所示，在绝缘层404和第一焊盘406上覆盖第一绝缘层411。形成的第一绝缘层411可以例如具有5μm的厚度。其中，第一绝缘层411的材料可以使用聚合物，例如PI。

参考图8C所示，例如通过光刻和显影(Develop)制程在第一绝缘层411中形成暴露第一焊盘406的开口432。在一些实施例中，开口432的宽度大于第一焊盘406的宽度，例如开口432可以具有11μm的宽度。将开口432的宽度配置为大于第一焊盘406的宽度，可以有利于开口432与第一焊盘406对位，以确保开口432能够完全地暴露出第一焊盘406。在图8C所示的实施例中，开口432具有垂直的侧壁。在其他实施例中，开口432可以具有倾斜的侧壁，并且开口432的宽度在朝向第一焊盘406的方向上逐渐减小。

参考图8D所示，可以例如通过去残胶(Descum)工艺来减薄第一绝缘层411。在减薄第一绝缘层411之后，第一绝缘层411可以例如从5μm被减薄至0.5μm的厚度。

参考图8E所示，可以沿着晶圆的切割线451进行管芯切割以得到单个的管芯。图8A至图8D和图8F至图8H所示出的结构仅是管芯的一部分。

参考图8F所示，在第一绝缘层411的开口432中化镀补偿层430，形成了第一衬底410。补偿层430的宽度可以大于第一焊盘406的宽度，这可以保证补偿层430能够充分覆盖在第一焊盘406上。补偿层430的宽度可以例如是11μm。补偿层430的材料可以例如是纳米银。在本实施例中，补偿层430的厚度可以与第一绝缘层411的厚度相同。补偿层430的厚度可以例如是0.5μm。在图8F所示的实施例中，仅在开口432中填充了补偿层430。在其他实施例中，也可以先在开口432中先部分地填充导电材料(例如Cu)，然后再化镀补偿层430。

参考图8G所示，将第二衬底420与第一衬底410对接。第二衬底420包括基层422、基层422上的第二绝缘层421，和容纳于第二绝缘层421中的焊盘423和迹线428，焊盘423连接于迹线428。补偿层430与第二焊盘423接触。在一些实施例中，第二绝缘层421的材料可以是SiO_x，或SiCN。

此时可以通过TCB工艺进行预接合。例如，可以加温到220℃来进行预接合。第一绝缘层411的Tg点小于220℃，使得第一绝缘层411变软，而可以与第二衬底420中的第二绝缘层421接合。

参考图8H所示，进行后接合。例如，可以加温到220℃来进行后接合。补偿层430的第一接合温度低于220℃，因此补偿层430可以将第一焊盘406与第二焊盘423接合，得到封装结构400。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种封装结构，其特征在于，包括：

第一衬底，包括第一焊盘和容纳所述第一焊盘的第一绝缘层；

第二衬底，包括位于所述第一焊盘下方的第二焊盘和容纳所述第二焊盘的第二绝缘层，其中，所述第一绝缘层接触所述第二绝缘层；

补偿层，位于所述第一焊盘与所述第二焊盘之间，所述补偿层的配置为使所述第一焊盘与所述第二焊盘接合的第一接合温度在所述第一绝缘层的玻璃化温度点之上且在所述第一焊盘与所述第二焊盘的第二接合温度之下。

2.根据权利要求1所述的封装结构，其特征在于，

所述补偿层的刚性小于所述第一焊盘的刚性或所述第二焊盘的刚性。

3.根据权利要求1所述的封装结构，其特征在于，

所述第一焊盘与所述第二焊盘之间具有间隙，所述补偿层位于所述间隙内。

4.根据权利要求1所述的封装结构，其特征在于，

所述第一焊盘包括面向所述第二焊盘的表面，所述表面为内凹曲面。

5.根据权利要求1所述的封装结构，其特征在于，

所述第一绝缘层还容纳所述补偿层。

6.根据权利要求1所述的封装结构，其特征在于，

所述第一绝缘层接触所述补偿层的侧表面。

7.根据权利要求1所述的封装结构，其特征在于，

所述第一绝缘层的材料不是氧化物。

8.根据权利要求1所述的封装结构，其特征在于，

所述补偿层的熔点小于所述第一焊盘的熔点和所述第二焊盘的熔点。

9.根据权利要求1所述的封装结构，其特征在于，

所述第一焊盘的宽度在朝向所述第二焊盘的方向上逐渐增加。

10.根据权利要求1所述的封装结构，其特征在于，

所述补偿层的宽度大于所述第一焊盘的宽度。

Images