[go: up one dir, main page]

CN218827096U - 一种封装结构 - Google Patents

一种封装结构 Download PDF

Info

Publication number
CN218827096U
CN218827096U CN202222915605.6U CN202222915605U CN218827096U CN 218827096 U CN218827096 U CN 218827096U CN 202222915605 U CN202222915605 U CN 202222915605U CN 218827096 U CN218827096 U CN 218827096U
Authority
CN
China
Prior art keywords
chip
pin
lead frame
insulating
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222915605.6U
Other languages
English (en)
Inventor
赖振楠
吴奕盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosin Global Electronics Co Ltd
Original Assignee
Hosin Global Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosin Global Electronics Co Ltd filed Critical Hosin Global Electronics Co Ltd
Priority to CN202222915605.6U priority Critical patent/CN218827096U/zh
Application granted granted Critical
Publication of CN218827096U publication Critical patent/CN218827096U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请公开了一种封装结构,涉及芯片封装技术领域。封装结构包括引线框架、第一芯片和第二芯片;所述引线框架包括彼此相间隔的第一连接部、若干第二连接部和若干第三连接部;所述第一芯片包括第一引脚和若干第二引脚,所述第一引脚与所述第一连接部连接,所述若干第二引脚一一对应地连接于所述若干第二连接部;及所述第二芯片包括第三引脚和若干第四引脚,所述第三引脚与所述第一连接部连接,所述若干第四引脚一一对应地与所述若干第三连接部连接,所述第二芯片通过所述第一连接部与所述第一芯片互连以进行信号传输。本申请提供的封装结构,可缩短第一芯片和第二芯片之间的信号传输距离。

Description

一种封装结构
技术领域
本申请涉及芯片封装技术领域,尤其涉及一种封装结构。
背景技术
随着半导体及集成电路技术的发展,电子电路设计和制造也都朝着尺寸更小、集成密度更高的方向发展,其中,多芯片封装是电子电路设计和制造过程中的重要一部分。在相关技术中,可通过系统化封装(System in a Package,SIP)或系统单芯片(System onChip,SOC)技术,将多个功率芯片、数字集成电路芯片、微小型片式元器件等组装在封装基板上,并集成于一个封装体中。
然而,现有的封装体中,功率芯片与逻辑芯片之间的互连需要通过基板上以及印刷电路板等结构配合实现,具有较长的信号传输距离,影响功率芯片与逻辑芯片之间的信号传输效率。
实用新型内容
本申请提供了一种封装结构,用于缩短第一芯片和第二芯片之间的信号传输距离。
本申请提供了一种封装结构,包括:
引线框架,所述引线框架包括彼此相间隔的第一连接部、若干第二连接部和若干第三连接部;
第一芯片,所述第一芯片包括第一引脚和若干第二引脚,所述第一引脚与所述第一连接部连接,所述若干第二引脚一一对应地连接于所述若干第二连接部;及
第二芯片,所述第二芯片包括第三引脚和若干第四引脚,所述第三引脚与所述第一连接部连接,所述若干第四引脚一一对应地与所述若干第三连接部连接,所述第二芯片通过所述第一连接部与所述第一芯片互连以进行信号传输。
鉴于以上技术方案,第一芯片和第二芯片之间可直接通过引线框架中的第一连接部实现数据互连,无需再通过印刷线路板等结构。从而,可明显缩短第一芯片和第二芯片之间的信号传输距离,提升第一芯片和第二芯片之间的信号传输效率。
在一些可能的实施方式中,所述第二芯片设置有所述第三引脚和所述若干第四引脚的一侧表面朝向所述引线框架,所述第三引脚通过导电块连接于所述第一连接部,所述第四引脚通过导电块连接于所述第三连接部。
在一些可能的实施方式中,所述第二芯片设置有所述第三引脚和所述第四引脚的一侧表面背离所述引线框架,所述第三引脚通过引线与所述第一连接部间接连接,所述第四引脚也通过引线与所述第三连接部间接连接。
在一些可能的实施方式中,所述第一连接部、所述若干第二连接部和所述若干第三连接部彼此相间隔处,填充有第一绝缘胶体。
在一些可能的实施方式中,所述封装结构还包括至少一屏蔽罩;
所述屏蔽罩罩设所述第一芯片,所述屏蔽罩与所述第一芯片外侧壁间隔设置,且所述屏蔽罩与所述引线框架接触表面粘接有第二绝缘胶体;和/或
所述屏蔽罩罩设所述第二芯片,所述屏蔽罩与所述第二芯片外侧壁间隔设置,且所述屏蔽罩与所述引线框架接触表面粘接有第二绝缘胶体。
在一些可能的实施方式中,所述封装结构还包括至少一屏蔽罩;
当所述屏蔽罩罩设所述第一芯片时,所述屏蔽罩与所述第一芯片远离所述引线框架的一侧之间设置有第三绝缘胶体;和/或
当所述屏蔽罩罩设所述第二芯片时,所述屏蔽罩与所述第二芯片远离所述引线框架的一侧之间设置有第三绝缘胶体。
在一些可能的实施方式中,所述封装结构还包括第四绝缘胶体;
所述第四绝缘胶体设置于所述引线框架靠近所述第一芯片的一侧,所述第四绝缘胶体包覆所述第一芯片和所述第二芯片。
在一些可能的实施方式中,所述第四绝缘胶体包括绝缘胶和绝缘的导热介质,所述导热介质混合于所述绝缘胶中。
在一些可能的实施方式中,所述第四绝缘胶体包覆所述第一芯片与所述第二芯片外表面一侧设有多个鳍片部,所述多个鳍片部彼此相间隔。
在一些可能的实施方式中,所述封装结构还包括散热件,所述散热件设置于所述第四绝缘胶体远离所述引线框架的一侧。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1示出了一些实施例中封装结构的部分剖面结构示意图;
图2示出了另一些实施例中封装结构的部分剖面结构示意图;
图3示出了一些实施例中封装结构的剖面结构示意图;
图4示出了另一些实施例中封装结构的剖面结构示意图。
主要元件符号说明:
1000-封装结构;100-引线框架;110-第一连接部;120-第二连接部;130-第三连接部;200-第一芯片;210-第一引脚;220-第二引脚;221-漏极引脚;222-源极引脚;300-第二芯片;310-第三引脚;320-第四引脚;410-引线;420-导电片;430-导电块;500-屏蔽罩;610-第一绝缘胶体;620-第二绝缘胶体;630-第三绝缘胶体;640-第四绝缘胶体;6401-鳍片部;700-散热件;710-翅片。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在现有芯片的封装结构中,通常是将两芯片分别连接于基板,并使基板上对应的金属触点连接于印刷电路板,通过印刷电路板实现两芯片之间的互连。当两芯片之间进行信号传输时,需要经过较长的传输距离,影响两芯片之间的信号传输效率。
基于此,有必要提供一种新的芯片封装解决方案,解决现有芯片封装结构中,信号传输距离长,影响两芯片之间的信号传输效率的技术问题。
如图1和图2所示,实施例中,封装结构1000可包括引线框架100、第一芯片200和第二芯片300。其中,第一芯片200和第二芯片300均键合连接于引线框架100。
具体地,引线框架100可包括彼此相互间隔的第一连接部110、若干第二连接部120和若干第三连接部130。第一芯片200包括一第一引脚210和若干第二引脚220。第一引脚210可键合连接于引线框架100的第一连接部110。若干第二引脚220可一一对应地键合连接于若干第二连接部120。另外,第二芯片300可包括一第三引脚310和若干第四引脚320。第三引脚310也可键合连接于引线框架100的第一连接部110。若干第四引脚320可一一对应地键合连接于若干第三连接部130。
相应地,第一引脚210和第三引脚310可通过第一连接部110电连接,并可实现信号传输。可以理解的是,第一芯片200和第二芯片300之间可通过引线框架100的第一连接部110实现数据互连,以进行信号传输。
本申请中,第一芯片200与第二芯片300之间可直接通过引线框架100中的第一连接部110实现连接,极大程度的缩短了第一芯片200与第二芯片300之间的信号传输距离,也可提升第一芯片200与第二芯片300之间的信号传输效率。当第一芯片200或第二芯片300作为执行端时,也可提升执行端的响应速度,提升对应产品的性能。同时,也可利于封装结构1000的高密度设置。
如图1所示,进一步地,引线框架100可由金属片材冲压而成,例如铜片材或合金铜片材等。具体地,可根据引线框架100所连接芯片的需求,在引线框架100的特定位置形成对应的连接部,以用于连接芯片的引脚。
在一些实施例中,第一芯片200可以是变压芯片、变频芯片或变流芯片等功率芯片。实施例中,封装结构1000可包括一个、两个或四个等数量的第一芯片200。当封装结构1000包括多个第一芯片200时,多个第一芯片200的设置方式可类似。需要说明的是,本实施例中,以封装结构1000包括一第一芯片200为例进行详细说明。
另外,在一些实施例中,第一芯片200可是具有三引脚的晶体管,例如,场效应晶体管等。在另一些实施例中,第一芯片200也可是二极管等。
如图1所示,第一芯片200的第一引脚210可以是栅极引脚。第一芯片200设置有第一引脚210的一侧可靠近引线框架100。且,第一引脚210可键合连接于引线框架100的第一连接部110。
实施例中,第一芯片200还可包括两第二引脚220,即漏极引脚221和源极引脚222。相对应地,引线框架100还包括两个第二连接部120。漏极引脚221和源极引脚222可分别配置一第二连接部120,即漏极引脚221和源极引脚222可分别与一第二连接部120键合连接,以便于实现漏极引脚221和源极引脚222与外部线路的连接,形成电气回路。其中,漏极引脚221可位于第一芯片200背离引线框架100的一侧。在一些实施例中,漏极引脚221可通过一导电片420与相对应的第二连接部120间接连接。源极引脚222可位于第一芯片200靠近引线框架100的一侧,源极引脚222可通过焊接等方式直接连接于相对应的第二连接部120。
如图1和图2所示,在一些实施例中,第二芯片300可以是中央处理器、图形处理器或微处理器等逻辑芯片。相应地,第二芯片300可包括多个引脚,其中一引脚可与第一芯片200通过第一连接部110间接连接,并可进行信号传输。为方便描述,第二芯片300中与第一芯片200连接的引脚可记为第三引脚310,第二芯片300中的其他引脚可记为第四引脚320。
如图1所示,在一些实施例中,第二芯片300可通过倒装方式键合连接于引线框架100。即,第二芯片300设置有第三引脚310和第四引脚320的一侧可靠近引线框架100。第三引脚310和第四引脚320均可通过导电块430连接于相对应的连接部。其中,导电块430可以是铜块或锡块等具有导电性能的块状结构。
如图2所示,在另一些实施例中,第二芯片300也可通过正装方式键合连接于引线框架100。具体地,第二芯片300设置有第三引脚310和第四引脚320的一侧可背离引线框架100。第三引脚310和每一第四引脚320均可通过一引线410间接连接于引线框架100中相对应的连接部。
如图1所示,实施例中,第三引脚310可键合连接于引线框架100的第一连接部110。由此,第一芯片200与第二芯片300之间可通过第一连接部110实现连接,并可进行信号传输。相较于现有技术,本申请可明显缩短第一芯片200和第二芯片300之间的信号传输距离,提升第一芯片200和第二芯片300之间的信号传输效率,进而可提升第一芯片200的响应速度。
另外,引线框架100中第三连接部130的数量可与第四引脚320的数量相同。实施例中,每一第四引脚320均可配置一第三连接部130,第四引脚320可键合连接于相对应地第三连接部130。从而,可便于第二芯片300与外部线路连接,以形成电气回路。
如图1所示,进一步地,封装结构1000还包括第一绝缘胶体610。第一绝缘胶体610可填充于引线框架100中相邻两连接部之间的间隔处。从而,可由第一绝缘胶体610实现相邻两连接部之间的绝缘保护,同时,也可使引线框架100形成一整体结构。实施例中,第一绝缘胶体610可与引线框架100等厚。
如图2所示,在另一些实施例中,当第二芯片300正装于引线框架100时,第二芯片300可粘接于对应位置的第一绝缘胶体610,并可由第一绝缘胶体610为第二芯片300提供固定及支撑作用,提升第二芯片300封装过程中的稳定性,进而也可方便后续的焊接引线410等操作。
在一些实施例中,第一绝缘胶体610可由包括但不限于环氧树脂AB胶或紫外线固化胶等绝缘胶制成。
如图3所示,在一些实施例中,封装结构1000还包括至少一屏蔽罩500,可由屏蔽罩500实现第一芯片200与第二芯片300之间的电磁屏蔽,减少第一芯片200与第二芯片300之间的电磁干扰。特别是当第一芯片200为大功率芯片时,可明显改善第一芯片200与第二芯片300之间的电磁干扰,降低对传输信号的干扰,提升传输信号的完好性。可以理解的是,屏蔽罩500可由金属材料制成。
示例性地,在一些实施例中,封装结构1000可包括一屏蔽罩500。屏蔽罩500可罩设于第一芯片200远离引线框架100的一侧,且屏蔽罩500与第一芯片200的外侧壁相间隔,即不接触。
当然,在一些实施例中,屏蔽罩500靠近引线框架100的一端可通过第二绝缘胶体620粘接于引线框架100的对应位置。从而,可实现将屏蔽罩500固定于引线框架100。同时,第二绝缘胶体620也可实现屏蔽罩500与引线框架100中对应位置连接部之间的绝缘,防止出现短路等问题。在一些实施例中,第二绝缘胶体620可由包括但不限于环氧树脂AB胶或紫外线固化胶等绝缘胶制成。
在另一些实施例中,屏蔽罩500也可罩设于第二芯片300远离引线框架100的一侧(图未示出),且屏蔽罩500也可与第二芯片300的外侧壁相间隔。
当然,在另一些实施例中,封装结构1000可包括两屏蔽罩500,第一芯片200和第二芯片300远离引线框架100的一侧均可罩设一屏蔽罩500(图未示出)。
如图1和图3所示,屏蔽罩500与第一芯片200之间可设置有第三绝缘胶体630填充。可以理解的是,第一芯片200远离引线框架100的一侧覆有与漏极引脚221连接的导电片420。第三绝缘胶体630远离屏蔽罩500的一侧可粘接于导电片420远离漏极引脚221的一侧。从而,可由第三绝缘胶体630进一步固定屏蔽罩500,并为屏蔽罩500提供支撑作用,提升屏蔽罩500安装的稳定性。同时,也可由第三绝缘胶体630实现屏蔽罩500与导电片420之间的绝缘保护。
在一些实施例中,第三绝缘胶体630可由包括但不限于环氧树脂AB胶或紫外线固化胶等绝缘胶制成。
如图3所示,封装结构1000还包括第四绝缘胶体640,可用于封装第一芯片200和第二芯片300,为第一芯片200和第二芯片300提供防水、防潮、防震、防尘、散热、保密等保护。从而,可提升第一芯片200和第二芯片300工作过程中的稳定性及可靠性,延长第一芯片200和第二芯片300的使用寿命。
实施例中,第四绝缘胶体640可设置于引线框架100靠近第一芯片200的一侧,且第四绝缘胶体640可同时包覆第一芯片200和第二芯片300。在一些实施例中,屏蔽罩500内的其他空置空间可由第四绝缘胶体640填充,可进一步增加屏蔽罩500的稳固性。
在一些实施例中,第四绝缘胶体640可包括绝缘胶以及绝缘的导热介质。其中,导热介质可均匀混合于绝缘胶中,以提升第四绝缘胶体640整体的导热系数。从而,第四绝缘胶体640可将第一芯片200和第二芯片300工作过程中产生的热量迅速向外传递散失,以减少第一芯片200和第二芯片300上的热量积累。进而,可进一步提升第一芯片200和第二芯片300工作时的稳定性和可靠性,延长第一芯片200和第二芯片300使用寿命。
在一些实施例中,绝缘胶可由包括但不限于环氧树脂AB胶或紫外线固化胶等绝缘胶制成。导热介质可由包括但不限于氮化硅或碳化硅等材料制成。
在另一些实施例中,第二绝缘胶体620、第三绝缘胶体630和第一绝缘胶体610的制成成分,可与第四绝缘胶体640相同。
当然,在另一些实施例中,第四绝缘胶体640也可仅包括绝缘胶。
如图3所示,在一些实施例中,第四绝缘胶体640包覆第一芯片200和第二芯片300外表面一侧设有多个鳍片部6401,可以理解的是,多个鳍片部6401位于第四绝缘胶体640远离引线框架100的一侧,多个鳍片部6401可相互间隔。相应地,相邻两鳍片部6401之间可形成空气流道,可增加空气与第四绝缘胶体640的接触面积,加快第四绝缘胶体640中热量的散失。进而,也可进一步加快第一芯片200和第二芯片300的热量散失。
在另一些实施例中,第四绝缘胶体640远离引线框架100的一侧可为平面结构(图未示)。
如图4所示,在另一些实施例中,第四绝缘胶体640远离引线框架100的一侧可为平面结构。封装结构1000还可包括散热件700,散热件700可设置于第四绝缘胶体640远离引线框架100的一侧。其中,散热件700可由铜等具有较大导热系数的材料制成。相应地,第四绝缘胶体640中的热量可通过散热件700快速向外散失。另外,散热件700远离第四绝缘胶体640的一侧可包括多个相间隔的翅片710,可增加散热件700与空气的接触面积。进而,可进一步提升散热件700的散热速率,降低第一芯片200和第二芯片300的热量积累。
综上,实施例中提供的封装结构1000,通过通过引线框架100实现第一芯片200和第二芯片300之间的互连,可有效缩短第一芯片200和第二芯片300之间的信号传输距离。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本申请的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (9)

1.一种封装结构,其特征在于,包括:
引线框架,所述引线框架包括彼此相间隔的第一连接部、若干第二连接部和若干第三连接部;
第一芯片,所述第一芯片包括第一引脚和若干第二引脚,所述第一引脚与所述第一连接部连接,所述若干第二引脚一一对应地连接于所述若干第二连接部;及
第二芯片,所述第二芯片包括第三引脚和若干第四引脚,所述第三引脚与所述第一连接部连接,所述若干第四引脚一一对应地与所述若干第三连接部连接,所述第二芯片通过所述第一连接部与所述第一芯片互连以进行信号传输。
2.根据权利要求1所述的封装结构,其特征在于,所述第二芯片设置有所述第三引脚和所述若干第四引脚的一侧表面朝向所述引线框架,所述第三引脚通过导电块连接于所述第一连接部,所述第四引脚通过导电块连接于所述第三连接部。
3.根据权利要求1所述的封装结构,其特征在于,所述第二芯片设置有所述第三引脚和所述第四引脚的一侧表面背离所述引线框架,所述第三引脚通过引线与所述第一连接部间接连接,所述第四引脚也通过引线与所述第三连接部间接连接。
4.根据权利要求1至3任一项所述的封装结构,其特征在于,所述第一连接部、所述若干第二连接部和所述若干第三连接部彼此相间隔处,填充有第一绝缘胶体。
5.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括至少一屏蔽罩;
所述屏蔽罩罩设所述第一芯片,所述屏蔽罩与所述第一芯片外侧壁间隔设置,且所述屏蔽罩与所述引线框架接触表面粘接有第二绝缘胶体;和/或
所述屏蔽罩罩设所述第二芯片,所述屏蔽罩与所述第二芯片外侧壁间隔设置,且所述屏蔽罩与所述引线框架接触表面粘接有第二绝缘胶体。
6.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括至少一屏蔽罩;
当所述屏蔽罩罩设所述第一芯片时,所述屏蔽罩与所述第一芯片远离所述引线框架的一侧之间设置有第三绝缘胶体;和/或
当所述屏蔽罩罩设所述第二芯片时,所述屏蔽罩与所述第二芯片远离所述引线框架的一侧之间设置有第三绝缘胶体。
7.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括第四绝缘胶体;
所述第四绝缘胶体设置于所述引线框架靠近所述第一芯片的一侧,所述第四绝缘胶体包覆所述第一芯片和所述第二芯片。
8.根据权利要求7所述的封装结构,其特征在于,所述第四绝缘胶体包覆所述第一芯片与所述第二芯片外表面一侧设有多个鳍片部,所述多个鳍片部彼此相间隔。
9.根据权利要求7所述的封装结构,其特征在于,所述封装结构还包括散热件,所述散热件设置于所述第四绝缘胶体远离所述引线框架的一侧。
CN202222915605.6U 2022-11-02 2022-11-02 一种封装结构 Active CN218827096U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222915605.6U CN218827096U (zh) 2022-11-02 2022-11-02 一种封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222915605.6U CN218827096U (zh) 2022-11-02 2022-11-02 一种封装结构

Publications (1)

Publication Number Publication Date
CN218827096U true CN218827096U (zh) 2023-04-07

Family

ID=87270476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222915605.6U Active CN218827096U (zh) 2022-11-02 2022-11-02 一种封装结构

Country Status (1)

Country Link
CN (1) CN218827096U (zh)

Similar Documents

Publication Publication Date Title
CN102280418B (zh) 带有散热装置的半导体封装
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US11387159B2 (en) Chip package
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
US20070284715A1 (en) System-in-package device
EP3792969B1 (en) Semiconductor package having liquid-cooling lid
CN110707081A (zh) 用于系统级封装的散热结构
CN102468249A (zh) 功率封装模块及制造该功率封装模块的方法
CN219286398U (zh) 功率半导体封装结构
US20250349656A1 (en) Apparatus including direct-contact heat paths and methods of manufacturing the same
CN113764396B (zh) 基于重布线层的半导体封装结构及其封装方法
TW201916279A (zh) 晶片封裝
CN101322450A (zh) 具有内部散热结构的ic封装
CN112366188B (zh) 一种具有散热齿片的半导体器件封装结构及封装方法
CN218827096U (zh) 一种封装结构
CN100417312C (zh) 具有改善散热结构的印刷电路板及电子装置
CN211265455U (zh) 智能功率模块及空调器
CN210443552U (zh) 用于系统级封装的散热结构
CN221805513U (zh) 一种大功率器件
CN222653962U (zh) 功率模块和功率设备
CN223450885U (zh) 一种集成电路芯片封装结构
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
CN211980602U (zh) 一种具有底部散热板的高散热半导体产品及电子产品

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant